Documentation/devicetree/bindings/usb/exynos-usb.txt

   1 Samsung Exynos SoC USB controller
   2
   3 The USB devices interface with USB controllers on Exynos SOCs.
   4 The device node has following properties.
   5
   6 EHCI
   7 Required properties:
   8  - compatible: should be "samsung,exynos4210-ehci" for USB 2.0
   9    EHCI controller in host mode.
  10  - reg: physical base address of the controller and length of memory mapped
  11    region.
  12  - interrupts: interrupt number to the cpu.
  13  - clocks: from common clock binding: handle to usb clock.
  14  - clock-names: from common clock binding: Shall be "usbhost".
  15
  16 Optional properties:
  17  - samsung,vbus-gpio:  if present, specifies the GPIO that
  18    needs to be pulled up for the bus to be powered.
  19
  20 Example:
  21
  22         usb@12110000 {
  23                 compatible = "samsung,exynos4210-ehci";
  24                 reg = <0x12110000 0x100>;
  25                 interrupts = <0 71 0>;
  26                 samsung,vbus-gpio = <&gpx2 6 1 3 3>;
  27
  28                 clocks = <&clock 285>;
  29                 clock-names = "usbhost";
  30         };
  31
  32 OHCI
  33 Required properties:
  34  - compatible: should be "samsung,exynos4210-ohci" for USB 2.0
  35    OHCI companion controller in host mode.
  36  - reg: physical base address of the controller and length of memory mapped
  37    region.
  38  - interrupts: interrupt number to the cpu.
  39  - clocks: from common clock binding: handle to usb clock.
  40  - clock-names: from common clock binding: Shall be "usbhost".
  41  - port: if in the SoC there are OHCI phys, they should be listed here.
  42    One phy per port. Each port should have following entries:
  43         - reg: port number on OHCI controller, e.g
  44                On Exynos5250, port 0 is USB2.0 otg phy
  45                               port 1 is HSIC phy0
  46                               port 2 is HSIC phy1
  47         - phys: from the *Generic PHY* bindings, specifying phy used by port.
  48
  49 Example:
  50         usb@12120000 {
  51                 compatible = "samsung,exynos4210-ohci";
  52                 reg = <0x12120000 0x100>;
  53                 interrupts = <0 71 0>;
  54
  55                 clocks = <&clock 285>;
  56                 clock-names = "usbhost";
  57
  58                 #address-cells = <1>;
  59                 #size-cells = <0>;
  60                 port@0 {
  61                     reg = <0>;
  62                     phys = <&usb2phy 1>;
  63                     status = "disabled";
  64                 };
  65
  66         };
  67
  68 DWC3
  69 Required properties:
  70  - compatible: should be "samsung,exynos5250-dwusb3" for USB 3.0 DWC3
  71                controller.
  72  - #address-cells, #size-cells : should be '1' if the device has sub-nodes
  73                                  with 'reg' property.
  74  - ranges: allows valid 1:1 translation between child's address space and
  75            parent's address space
  76  - clocks: Clock IDs array as required by the controller.
  77  - clock-names: names of clocks correseponding to IDs in the clock property
  78
  79 Sub-nodes:
  80 The dwc3 core should be added as subnode to Exynos dwc3 glue.
  81 - dwc3 :
  82    The binding details of dwc3 can be found in:
  83    Documentation/devicetree/bindings/usb/dwc3.txt
  84
  85 Example:
  86         usb@12000000 {
  87                 compatible = "samsung,exynos5250-dwusb3";
  88                 clocks = <&clock 286>;
  89                 clock-names = "usbdrd30";
  90                 #address-cells = <1>;
  91                 #size-cells = <1>;
  92                 ranges;
  93
  94                 dwc3 {
  95                         compatible = "synopsys,dwc3";
  96                         reg = <0x12000000 0x10000>;
  97                         interrupts = <0 72 0>;
  98                         usb-phy = <&usb2_phy &usb3_phy>;
  99                 };
 100         };