arch/microblaze/pci/pci-common.c

   1 /*
   2  * Contains common pci routines for ALL ppc platform
   3  * (based on pci_32.c and pci_64.c)
   4  *
   5  * Port for PPC64 David Engebretsen, IBM Corp.
   6  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   7  *
   8  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   9  *   Rework, based on alpha PCI code.
  10  *
  11  * Common pmac/prep/chrp pci routines. -- Cort
  12  *
  13  * This program is free software; you can redistribute it and/or
  14  * modify it under the terms of the GNU General Public License
  15  * as published by the Free Software Foundation; either version
  16  * 2 of the License, or (at your option) any later version.
  17  */
  18
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/string.h>
  22 #include <linux/init.h>
  23 #include <linux/bootmem.h>
  24 #include <linux/mm.h>
  25 #include <linux/list.h>
  26 #include <linux/syscalls.h>
  27 #include <linux/irq.h>
  28 #include <linux/vmalloc.h>
  29 #include <linux/slab.h>
  30 #include <linux/of.h>
  31 #include <linux/of_address.h>
  32 #include <linux/of_irq.h>
  33 #include <linux/of_pci.h>
  34 #include <linux/export.h>
  35
  36 #include <asm/processor.h>
  37 #include <linux/io.h>
  38 #include <asm/pci-bridge.h>
  39 #include <asm/byteorder.h>
  40
  41 static DEFINE_SPINLOCK(hose_spinlock);
  42 LIST_HEAD(hose_list);
  43
  44 /* XXX kill that some day ... */
  45 static int global_phb_number;           /* Global phb counter */
  46
  47 /* ISA Memory physical address */
  48 resource_size_t isa_mem_base;
  49
  50 unsigned long isa_io_base;
  51 static int pci_bus_count;
  52
  53 struct pci_controller *pcibios_alloc_controller(struct device_node *dev)
  54 {
  55         struct pci_controller *phb;
  56
  57         phb = zalloc_maybe_bootmem(sizeof(struct pci_controller), GFP_KERNEL);
  58         if (!phb)
  59                 return NULL;
  60         spin_lock(&hose_spinlock);
  61         phb->global_number = global_phb_number++;
  62         list_add_tail(&phb->list_node, &hose_list);
  63         spin_unlock(&hose_spinlock);
  64         phb->dn = dev;
  65         phb->is_dynamic = mem_init_done;
  66         return phb;
  67 }
  68
  69 void pcibios_free_controller(struct pci_controller *phb)
  70 {
  71         spin_lock(&hose_spinlock);
  72         list_del(&phb->list_node);
  73         spin_unlock(&hose_spinlock);
  74
  75         if (phb->is_dynamic)
  76                 kfree(phb);
  77 }
  78
  79 static resource_size_t pcibios_io_size(const struct pci_controller *hose)
  80 {
  81         return resource_size(&hose->io_resource);
  82 }
  83
  84 int pcibios_vaddr_is_ioport(void __iomem *address)
  85 {
  86         int ret = 0;
  87         struct pci_controller *hose;
  88         resource_size_t size;
  89
  90         spin_lock(&hose_spinlock);
  91         list_for_each_entry(hose, &hose_list, list_node) {
  92                 size = pcibios_io_size(hose);
  93                 if (address >= hose->io_base_virt &&
  94                     address < (hose->io_base_virt + size)) {
  95                         ret = 1;
  96                         break;
  97                 }
  98         }
  99         spin_unlock(&hose_spinlock);
 100         return ret;
 101 }
 102
 103 unsigned long pci_address_to_pio(phys_addr_t address)
 104 {
 105         struct pci_controller *hose;
 106         resource_size_t size;
 107         unsigned long ret = ~0;
 108
 109         spin_lock(&hose_spinlock);
 110         list_for_each_entry(hose, &hose_list, list_node) {
 111                 size = pcibios_io_size(hose);
 112                 if (address >= hose->io_base_phys &&
 113                     address < (hose->io_base_phys + size)) {
 114                         unsigned long base =
 115                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 116                         ret = base + (address - hose->io_base_phys);
 117                         break;
 118                 }
 119         }
 120         spin_unlock(&hose_spinlock);
 121
 122         return ret;
 123 }
 124 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 125
 126 /*
 127  * Return the domain number for this bus.
 128  */
 129 int pci_domain_nr(struct pci_bus *bus)
 130 {
 131         struct pci_controller *hose = pci_bus_to_host(bus);
 132
 133         return hose->global_number;
 134 }
 135 EXPORT_SYMBOL(pci_domain_nr);
 136
 137 /* This routine is meant to be used early during boot, when the
 138  * PCI bus numbers have not yet been assigned, and you need to
 139  * issue PCI config cycles to an OF device.
 140  * It could also be used to "fix" RTAS config cycles if you want
 141  * to set pci_assign_all_buses to 1 and still use RTAS for PCI
 142  * config cycles.
 143  */
 144 struct pci_controller *pci_find_hose_for_OF_device(struct device_node *node)
 145 {
 146         while (node) {
 147                 struct pci_controller *hose, *tmp;
 148                 list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
 149                         if (hose->dn == node)
 150                                 return hose;
 151                 node = node->parent;
 152         }
 153         return NULL;
 154 }
 155
 156 void pcibios_set_master(struct pci_dev *dev)
 157 {
 158         /* No special bus mastering setup handling */
 159 }
 160
 161 /*
 162  * Platform support for /proc/bus/pci/X/Y mmap()s,
 163  * modelled on the sparc64 implementation by Dave Miller.
 164  *  -- paulus.
 165  */
 166
 167 /*
 168  * Adjust vm_pgoff of VMA such that it is the physical page offset
 169  * corresponding to the 32-bit pci bus offset for DEV requested by the user.
 170  *
 171  * Basically, the user finds the base address for his device which he wishes
 172  * to mmap.  They read the 32-bit value from the config space base register,
 173  * add whatever PAGE_SIZE multiple offset they wish, and feed this into the
 174  * offset parameter of mmap on /proc/bus/pci/XXX for that device.
 175  *
 176  * Returns negative error code on failure, zero on success.
 177  */
 178 static struct resource *__pci_mmap_make_offset(struct pci_dev *dev,
 179                                                resource_size_t *offset,
 180                                                enum pci_mmap_state mmap_state)
 181 {
 182         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 183         unsigned long io_offset = 0;
 184         int i, res_bit;
 185
 186         if (!hose)
 187                 return NULL;            /* should never happen */
 188
 189         /* If memory, add on the PCI bridge address offset */
 190         if (mmap_state == pci_mmap_mem) {
 191 #if 0 /* See comment in pci_resource_to_user() for why this is disabled */
 192                 *offset += hose->pci_mem_offset;
 193 #endif
 194                 res_bit = IORESOURCE_MEM;
 195         } else {
 196                 io_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 197                 *offset += io_offset;
 198                 res_bit = IORESOURCE_IO;
 199         }
 200
 201         /*
 202          * Check that the offset requested corresponds to one of the
 203          * resources of the device.
 204          */
 205         for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 206                 struct resource *rp = &dev->resource[i];
 207                 int flags = rp->flags;
 208
 209                 /* treat ROM as memory (should be already) */
 210                 if (i == PCI_ROM_RESOURCE)
 211                         flags |= IORESOURCE_MEM;
 212
 213                 /* Active and same type? */
 214                 if ((flags & res_bit) == 0)
 215                         continue;
 216
 217                 /* In the range of this resource? */
 218                 if (*offset < (rp->start & PAGE_MASK) || *offset > rp->end)
 219                         continue;
 220
 221                 /* found it! construct the final physical address */
 222                 if (mmap_state == pci_mmap_io)
 223                         *offset += hose->io_base_phys - io_offset;
 224                 return rp;
 225         }
 226
 227         return NULL;
 228 }
 229
 230 /*
 231  * Set vm_page_prot of VMA, as appropriate for this architecture, for a pci
 232  * device mapping.
 233  */
 234 static pgprot_t __pci_mmap_set_pgprot(struct pci_dev *dev, struct resource *rp,
 235                                       pgprot_t protection,
 236                                       enum pci_mmap_state mmap_state,
 237                                       int write_combine)
 238 {
 239         pgprot_t prot = protection;
 240
 241         /* Write combine is always 0 on non-memory space mappings. On
 242          * memory space, if the user didn't pass 1, we check for a
 243          * "prefetchable" resource. This is a bit hackish, but we use
 244          * this to workaround the inability of /sysfs to provide a write
 245          * combine bit
 246          */
 247         if (mmap_state != pci_mmap_mem)
 248                 write_combine = 0;
 249         else if (write_combine == 0) {
 250                 if (rp->flags & IORESOURCE_PREFETCH)
 251                         write_combine = 1;
 252         }
 253
 254         return pgprot_noncached(prot);
 255 }
 256
 257 /*
 258  * This one is used by /dev/mem and fbdev who have no clue about the
 259  * PCI device, it tries to find the PCI device first and calls the
 260  * above routine
 261  */
 262 pgprot_t pci_phys_mem_access_prot(struct file *file,
 263                                   unsigned long pfn,
 264                                   unsigned long size,
 265                                   pgprot_t prot)
 266 {
 267         struct pci_dev *pdev = NULL;
 268         struct resource *found = NULL;
 269         resource_size_t offset = ((resource_size_t)pfn) << PAGE_SHIFT;
 270         int i;
 271
 272         if (page_is_ram(pfn))
 273                 return prot;
 274
 275         prot = pgprot_noncached(prot);
 276         for_each_pci_dev(pdev) {
 277                 for (i = 0; i <= PCI_ROM_RESOURCE; i++) {
 278                         struct resource *rp = &pdev->resource[i];
 279                         int flags = rp->flags;
 280
 281                         /* Active and same type? */
 282                         if ((flags & IORESOURCE_MEM) == 0)
 283                                 continue;
 284                         /* In the range of this resource? */
 285                         if (offset < (rp->start & PAGE_MASK) ||
 286                             offset > rp->end)
 287                                 continue;
 288                         found = rp;
 289                         break;
 290                 }
 291                 if (found)
 292                         break;
 293         }
 294         if (found) {
 295                 if (found->flags & IORESOURCE_PREFETCH)
 296                         prot = pgprot_noncached_wc(prot);
 297                 pci_dev_put(pdev);
 298         }
 299
 300         pr_debug("PCI: Non-PCI map for %llx, prot: %lx\n",
 301                  (unsigned long long)offset, pgprot_val(prot));
 302
 303         return prot;
 304 }
 305
 306 /*
 307  * Perform the actual remap of the pages for a PCI device mapping, as
 308  * appropriate for this architecture.  The region in the process to map
 309  * is described by vm_start and vm_end members of VMA, the base physical
 310  * address is found in vm_pgoff.
 311  * The pci device structure is provided so that architectures may make mapping
 312  * decisions on a per-device or per-bus basis.
 313  *
 314  * Returns a negative error code on failure, zero on success.
 315  */
 316 int pci_mmap_page_range(struct pci_dev *dev, struct vm_area_struct *vma,
 317                         enum pci_mmap_state mmap_state, int write_combine)
 318 {
 319         resource_size_t offset =
 320                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 321         struct resource *rp;
 322         int ret;
 323
 324         rp = __pci_mmap_make_offset(dev, &offset, mmap_state);
 325         if (rp == NULL)
 326                 return -EINVAL;
 327
 328         vma->vm_pgoff = offset >> PAGE_SHIFT;
 329         vma->vm_page_prot = __pci_mmap_set_pgprot(dev, rp,
 330                                                   vma->vm_page_prot,
 331                                                   mmap_state, write_combine);
 332
 333         ret = remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 334                                vma->vm_end - vma->vm_start, vma->vm_page_prot);
 335
 336         return ret;
 337 }
 338
 339 /* This provides legacy IO read access on a bus */
 340 int pci_legacy_read(struct pci_bus *bus, loff_t port, u32 *val, size_t size)
 341 {
 342         unsigned long offset;
 343         struct pci_controller *hose = pci_bus_to_host(bus);
 344         struct resource *rp = &hose->io_resource;
 345         void __iomem *addr;
 346
 347         /* Check if port can be supported by that bus. We only check
 348          * the ranges of the PHB though, not the bus itself as the rules
 349          * for forwarding legacy cycles down bridges are not our problem
 350          * here. So if the host bridge supports it, we do it.
 351          */
 352         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 353         offset += port;
 354
 355         if (!(rp->flags & IORESOURCE_IO))
 356                 return -ENXIO;
 357         if (offset < rp->start || (offset + size) > rp->end)
 358                 return -ENXIO;
 359         addr = hose->io_base_virt + port;
 360
 361         switch (size) {
 362         case 1:
 363                 *((u8 *)val) = in_8(addr);
 364                 return 1;
 365         case 2:
 366                 if (port & 1)
 367                         return -EINVAL;
 368                 *((u16 *)val) = in_le16(addr);
 369                 return 2;
 370         case 4:
 371                 if (port & 3)
 372                         return -EINVAL;
 373                 *((u32 *)val) = in_le32(addr);
 374                 return 4;
 375         }
 376         return -EINVAL;
 377 }
 378
 379 /* This provides legacy IO write access on a bus */
 380 int pci_legacy_write(struct pci_bus *bus, loff_t port, u32 val, size_t size)
 381 {
 382         unsigned long offset;
 383         struct pci_controller *hose = pci_bus_to_host(bus);
 384         struct resource *rp = &hose->io_resource;
 385         void __iomem *addr;
 386
 387         /* Check if port can be supported by that bus. We only check
 388          * the ranges of the PHB though, not the bus itself as the rules
 389          * for forwarding legacy cycles down bridges are not our problem
 390          * here. So if the host bridge supports it, we do it.
 391          */
 392         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 393         offset += port;
 394
 395         if (!(rp->flags & IORESOURCE_IO))
 396                 return -ENXIO;
 397         if (offset < rp->start || (offset + size) > rp->end)
 398                 return -ENXIO;
 399         addr = hose->io_base_virt + port;
 400
 401         /* WARNING: The generic code is idiotic. It gets passed a pointer
 402          * to what can be a 1, 2 or 4 byte quantity and always reads that
 403          * as a u32, which means that we have to correct the location of
 404          * the data read within those 32 bits for size 1 and 2
 405          */
 406         switch (size) {
 407         case 1:
 408                 out_8(addr, val >> 24);
 409                 return 1;
 410         case 2:
 411                 if (port & 1)
 412                         return -EINVAL;
 413                 out_le16(addr, val >> 16);
 414                 return 2;
 415         case 4:
 416                 if (port & 3)
 417                         return -EINVAL;
 418                 out_le32(addr, val);
 419                 return 4;
 420         }
 421         return -EINVAL;
 422 }
 423
 424 /* This provides legacy IO or memory mmap access on a bus */
 425 int pci_mmap_legacy_page_range(struct pci_bus *bus,
 426                                struct vm_area_struct *vma,
 427                                enum pci_mmap_state mmap_state)
 428 {
 429         struct pci_controller *hose = pci_bus_to_host(bus);
 430         resource_size_t offset =
 431                 ((resource_size_t)vma->vm_pgoff) << PAGE_SHIFT;
 432         resource_size_t size = vma->vm_end - vma->vm_start;
 433         struct resource *rp;
 434
 435         pr_debug("pci_mmap_legacy_page_range(%04x:%02x, %s @%llx..%llx)\n",
 436                  pci_domain_nr(bus), bus->number,
 437                  mmap_state == pci_mmap_mem ? "MEM" : "IO",
 438                  (unsigned long long)offset,
 439                  (unsigned long long)(offset + size - 1));
 440
 441         if (mmap_state == pci_mmap_mem) {
 442                 /* Hack alert !
 443                  *
 444                  * Because X is lame and can fail starting if it gets an error
 445                  * trying to mmap legacy_mem (instead of just moving on without
 446                  * legacy memory access) we fake it here by giving it anonymous
 447                  * memory, effectively behaving just like /dev/zero
 448                  */
 449                 if ((offset + size) > hose->isa_mem_size) {
 450 #ifdef CONFIG_MMU
 451                         pr_debug("Process %s (pid:%d) mapped non-existing PCI",
 452                                 current->comm, current->pid);
 453                         pr_debug("legacy memory for 0%04x:%02x\n",
 454                                 pci_domain_nr(bus), bus->number);
 455 #endif
 456                         if (vma->vm_flags & VM_SHARED)
 457                                 return shmem_zero_setup(vma);
 458                         return 0;
 459                 }
 460                 offset += hose->isa_mem_phys;
 461         } else {
 462                 unsigned long io_offset = (unsigned long)hose->io_base_virt -
 463                                                                 _IO_BASE;
 464                 unsigned long roffset = offset + io_offset;
 465                 rp = &hose->io_resource;
 466                 if (!(rp->flags & IORESOURCE_IO))
 467                         return -ENXIO;
 468                 if (roffset < rp->start || (roffset + size) > rp->end)
 469                         return -ENXIO;
 470                 offset += hose->io_base_phys;
 471         }
 472         pr_debug(" -> mapping phys %llx\n", (unsigned long long)offset);
 473
 474         vma->vm_pgoff = offset >> PAGE_SHIFT;
 475         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 476         return remap_pfn_range(vma, vma->vm_start, vma->vm_pgoff,
 477                                vma->vm_end - vma->vm_start,
 478                                vma->vm_page_prot);
 479 }
 480
 481 void pci_resource_to_user(const struct pci_dev *dev, int bar,
 482                           const struct resource *rsrc,
 483                           resource_size_t *start, resource_size_t *end)
 484 {
 485         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 486         resource_size_t offset = 0;
 487
 488         if (hose == NULL)
 489                 return;
 490
 491         if (rsrc->flags & IORESOURCE_IO)
 492                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 493
 494         /* We pass a fully fixed up address to userland for MMIO instead of
 495          * a BAR value because X is lame and expects to be able to use that
 496          * to pass to /dev/mem !
 497          *
 498          * That means that we'll have potentially 64 bits values where some
 499          * userland apps only expect 32 (like X itself since it thinks only
 500          * Sparc has 64 bits MMIO) but if we don't do that, we break it on
 501          * 32 bits CHRPs :-(
 502          *
 503          * Hopefully, the sysfs insterface is immune to that gunk. Once X
 504          * has been fixed (and the fix spread enough), we can re-enable the
 505          * 2 lines below and pass down a BAR value to userland. In that case
 506          * we'll also have to re-enable the matching code in
 507          * __pci_mmap_make_offset().
 508          *
 509          * BenH.
 510          */
 511 #if 0
 512         else if (rsrc->flags & IORESOURCE_MEM)
 513                 offset = hose->pci_mem_offset;
 514 #endif
 515
 516         *start = rsrc->start - offset;
 517         *end = rsrc->end - offset;
 518 }
 519
 520 /**
 521  * pci_process_bridge_OF_ranges - Parse PCI bridge resources from device tree
 522  * @hose: newly allocated pci_controller to be setup
 523  * @dev: device node of the host bridge
 524  * @primary: set if primary bus (32 bits only, soon to be deprecated)
 525  *
 526  * This function will parse the "ranges" property of a PCI host bridge device
 527  * node and setup the resource mapping of a pci controller based on its
 528  * content.
 529  *
 530  * Life would be boring if it wasn't for a few issues that we have to deal
 531  * with here:
 532  *
 533  *   - We can only cope with one IO space range and up to 3 Memory space
 534  *     ranges. However, some machines (thanks Apple !) tend to split their
 535  *     space into lots of small contiguous ranges. So we have to coalesce.
 536  *
 537  *   - We can only cope with all memory ranges having the same offset
 538  *     between CPU addresses and PCI addresses. Unfortunately, some bridges
 539  *     are setup for a large 1:1 mapping along with a small "window" which
 540  *     maps PCI address 0 to some arbitrary high address of the CPU space in
 541  *     order to give access to the ISA memory hole.
 542  *     The way out of here that I've chosen for now is to always set the
 543  *     offset based on the first resource found, then override it if we
 544  *     have a different offset and the previous was set by an ISA hole.
 545  *
 546  *   - Some busses have IO space not starting at 0, which causes trouble with
 547  *     the way we do our IO resource renumbering. The code somewhat deals with
 548  *     it for 64 bits but I would expect problems on 32 bits.
 549  *
 550  *   - Some 32 bits platforms such as 4xx can have physical space larger than
 551  *     32 bits so we need to use 64 bits values for the parsing
 552  */
 553 void pci_process_bridge_OF_ranges(struct pci_controller *hose,
 554                                   struct device_node *dev, int primary)
 555 {
 556         int memno = 0, isa_hole = -1;
 557         unsigned long long isa_mb = 0;
 558         struct resource *res;
 559         struct of_pci_range range;
 560         struct of_pci_range_parser parser;
 561
 562         pr_info("PCI host bridge %s %s ranges:\n",
 563                dev->full_name, primary ? "(primary)" : "");
 564
 565         /* Check for ranges property */
 566         if (of_pci_range_parser_init(&parser, dev))
 567                 return;
 568
 569         pr_debug("Parsing ranges property...\n");
 570         for_each_of_pci_range(&parser, &range) {
 571                 /* Read next ranges element */
 572                 pr_debug("pci_space: 0x%08x pci_addr:0x%016llx ",
 573                                 range.pci_space, range.pci_addr);
 574                 pr_debug("cpu_addr:0x%016llx size:0x%016llx\n",
 575                                         range.cpu_addr, range.size);
 576
 577                 /* If we failed translation or got a zero-sized region
 578                  * (some FW try to feed us with non sensical zero sized regions
 579                  * such as power3 which look like some kind of attempt
 580                  * at exposing the VGA memory hole)
 581                  */
 582                 if (range.cpu_addr == OF_BAD_ADDR || range.size == 0)
 583                         continue;
 584
 585                 /* Act based on address space type */
 586                 res = NULL;
 587                 switch (range.flags & IORESOURCE_TYPE_BITS) {
 588                 case IORESOURCE_IO:
 589                         pr_info("  IO 0x%016llx..0x%016llx -> 0x%016llx\n",
 590                                 range.cpu_addr, range.cpu_addr + range.size - 1,
 591                                 range.pci_addr);
 592
 593                         /* We support only one IO range */
 594                         if (hose->pci_io_size) {
 595                                 pr_info(" \\--> Skipped (too many) !\n");
 596                                 continue;
 597                         }
 598                         /* On 32 bits, limit I/O space to 16MB */
 599                         if (range.size > 0x01000000)
 600                                 range.size = 0x01000000;
 601
 602                         /* 32 bits needs to map IOs here */
 603                         hose->io_base_virt = ioremap(range.cpu_addr,
 604                                                 range.size);
 605
 606                         /* Expect trouble if pci_addr is not 0 */
 607                         if (primary)
 608                                 isa_io_base =
 609                                         (unsigned long)hose->io_base_virt;
 610                         /* pci_io_size and io_base_phys always represent IO
 611                          * space starting at 0 so we factor in pci_addr
 612                          */
 613                         hose->pci_io_size = range.pci_addr + range.size;
 614                         hose->io_base_phys = range.cpu_addr - range.pci_addr;
 615
 616                         /* Build resource */
 617                         res = &hose->io_resource;
 618                         range.cpu_addr = range.pci_addr;
 619
 620                         break;
 621                 case IORESOURCE_MEM:
 622                         pr_info(" MEM 0x%016llx..0x%016llx -> 0x%016llx %s\n",
 623                                 range.cpu_addr, range.cpu_addr + range.size - 1,
 624                                 range.pci_addr,
 625                                 (range.pci_space & 0x40000000) ?
 626                                 "Prefetch" : "");
 627
 628                         /* We support only 3 memory ranges */
 629                         if (memno >= 3) {
 630                                 pr_info(" \\--> Skipped (too many) !\n");
 631                                 continue;
 632                         }
 633                         /* Handles ISA memory hole space here */
 634                         if (range.pci_addr == 0) {
 635                                 isa_mb = range.cpu_addr;
 636                                 isa_hole = memno;
 637                                 if (primary || isa_mem_base == 0)
 638                                         isa_mem_base = range.cpu_addr;
 639                                 hose->isa_mem_phys = range.cpu_addr;
 640                                 hose->isa_mem_size = range.size;
 641                         }
 642
 643                         /* We get the PCI/Mem offset from the first range or
 644                          * the, current one if the offset came from an ISA
 645                          * hole. If they don't match, bugger.
 646                          */
 647                         if (memno == 0 ||
 648                             (isa_hole >= 0 && range.pci_addr != 0 &&
 649                              hose->pci_mem_offset == isa_mb))
 650                                 hose->pci_mem_offset = range.cpu_addr -
 651                                                         range.pci_addr;
 652                         else if (range.pci_addr != 0 &&
 653                                  hose->pci_mem_offset != range.cpu_addr -
 654                                                         range.pci_addr) {
 655                                 pr_info(" \\--> Skipped (offset mismatch) !\n");
 656                                 continue;
 657                         }
 658
 659                         /* Build resource */
 660                         res = &hose->mem_resources[memno++];
 661                         break;
 662                 }
 663                 if (res != NULL)
 664                         of_pci_range_to_resource(&range, dev, res);
 665         }
 666
 667         /* If there's an ISA hole and the pci_mem_offset is -not- matching
 668          * the ISA hole offset, then we need to remove the ISA hole from
 669          * the resource list for that brige
 670          */
 671         if (isa_hole >= 0 && hose->pci_mem_offset != isa_mb) {
 672                 unsigned int next = isa_hole + 1;
 673                 pr_info(" Removing ISA hole at 0x%016llx\n", isa_mb);
 674                 if (next < memno)
 675                         memmove(&hose->mem_resources[isa_hole],
 676                                 &hose->mem_resources[next],
 677                                 sizeof(struct resource) * (memno - next));
 678                 hose->mem_resources[--memno].flags = 0;
 679         }
 680 }
 681
 682 /* Decide whether to display the domain number in /proc */
 683 int pci_proc_domain(struct pci_bus *bus)
 684 {
 685         return 0;
 686 }
 687
 688 /* This header fixup will do the resource fixup for all devices as they are
 689  * probed, but not for bridge ranges
 690  */
 691 static void pcibios_fixup_resources(struct pci_dev *dev)
 692 {
 693         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 694         int i;
 695
 696         if (!hose) {
 697                 pr_err("No host bridge for PCI dev %s !\n",
 698                        pci_name(dev));
 699                 return;
 700         }
 701         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++) {
 702                 struct resource *res = dev->resource + i;
 703                 if (!res->flags)
 704                         continue;
 705                 if (res->start == 0) {
 706                         pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]",
 707                                  pci_name(dev), i,
 708                                  (unsigned long long)res->start,
 709                                  (unsigned long long)res->end,
 710                                  (unsigned int)res->flags);
 711                         pr_debug("is unassigned\n");
 712                         res->end -= res->start;
 713                         res->start = 0;
 714                         res->flags |= IORESOURCE_UNSET;
 715                         continue;
 716                 }
 717
 718                 pr_debug("PCI:%s Resource %d %016llx-%016llx [%x]\n",
 719                          pci_name(dev), i,
 720                          (unsigned long long)res->start,
 721                          (unsigned long long)res->end,
 722                          (unsigned int)res->flags);
 723         }
 724 }
 725 DECLARE_PCI_FIXUP_HEADER(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_resources);
 726
 727 /* This function tries to figure out if a bridge resource has been initialized
 728  * by the firmware or not. It doesn't have to be absolutely bullet proof, but
 729  * things go more smoothly when it gets it right. It should covers cases such
 730  * as Apple "closed" bridge resources and bare-metal pSeries unassigned bridges
 731  */
 732 static int pcibios_uninitialized_bridge_resource(struct pci_bus *bus,
 733                                                  struct resource *res)
 734 {
 735         struct pci_controller *hose = pci_bus_to_host(bus);
 736         struct pci_dev *dev = bus->self;
 737         resource_size_t offset;
 738         u16 command;
 739         int i;
 740
 741         /* Job is a bit different between memory and IO */
 742         if (res->flags & IORESOURCE_MEM) {
 743                 /* If the BAR is non-0 (res != pci_mem_offset) then it's
 744                  * probably been initialized by somebody
 745                  */
 746                 if (res->start != hose->pci_mem_offset)
 747                         return 0;
 748
 749                 /* The BAR is 0, let's check if memory decoding is enabled on
 750                  * the bridge. If not, we consider it unassigned
 751                  */
 752                 pci_read_config_word(dev, PCI_COMMAND, &command);
 753                 if ((command & PCI_COMMAND_MEMORY) == 0)
 754                         return 1;
 755
 756                 /* Memory decoding is enabled and the BAR is 0. If any of
 757                  * the bridge resources covers that starting address (0 then
 758                  * it's good enough for us for memory
 759                  */
 760                 for (i = 0; i < 3; i++) {
 761                         if ((hose->mem_resources[i].flags & IORESOURCE_MEM) &&
 762                            hose->mem_resources[i].start == hose->pci_mem_offset)
 763                                 return 0;
 764                 }
 765
 766                 /* Well, it starts at 0 and we know it will collide so we may as
 767                  * well consider it as unassigned. That covers the Apple case.
 768                  */
 769                 return 1;
 770         } else {
 771                 /* If the BAR is non-0, then we consider it assigned */
 772                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 773                 if (((res->start - offset) & 0xfffffffful) != 0)
 774                         return 0;
 775
 776                 /* Here, we are a bit different than memory as typically IO
 777                  * space starting at low addresses -is- valid. What we do
 778                  * instead if that we consider as unassigned anything that
 779                  * doesn't have IO enabled in the PCI command register,
 780                  * and that's it.
 781                  */
 782                 pci_read_config_word(dev, PCI_COMMAND, &command);
 783                 if (command & PCI_COMMAND_IO)
 784                         return 0;
 785
 786                 /* It's starting at 0 and IO is disabled in the bridge, consider
 787                  * it unassigned
 788                  */
 789                 return 1;
 790         }
 791 }
 792
 793 /* Fixup resources of a PCI<->PCI bridge */
 794 static void pcibios_fixup_bridge(struct pci_bus *bus)
 795 {
 796         struct resource *res;
 797         int i;
 798
 799         struct pci_dev *dev = bus->self;
 800
 801         pci_bus_for_each_resource(bus, res, i) {
 802                 if (!res)
 803                         continue;
 804                 if (!res->flags)
 805                         continue;
 806                 if (i >= 3 && bus->self->transparent)
 807                         continue;
 808
 809                 pr_debug("PCI:%s Bus rsrc %d %016llx-%016llx [%x] fixup...\n",
 810                          pci_name(dev), i,
 811                          (unsigned long long)res->start,
 812                          (unsigned long long)res->end,
 813                          (unsigned int)res->flags);
 814
 815                 /* Try to detect uninitialized P2P bridge resources,
 816                  * and clear them out so they get re-assigned later
 817                  */
 818                 if (pcibios_uninitialized_bridge_resource(bus, res)) {
 819                         res->flags = 0;
 820                         pr_debug("PCI:%s            (unassigned)\n",
 821                                                                 pci_name(dev));
 822                 } else {
 823                         pr_debug("PCI:%s            %016llx-%016llx\n",
 824                                  pci_name(dev),
 825                                  (unsigned long long)res->start,
 826                                  (unsigned long long)res->end);
 827                 }
 828         }
 829 }
 830
 831 void pcibios_setup_bus_self(struct pci_bus *bus)
 832 {
 833         /* Fix up the bus resources for P2P bridges */
 834         if (bus->self != NULL)
 835                 pcibios_fixup_bridge(bus);
 836 }
 837
 838 void pcibios_setup_bus_devices(struct pci_bus *bus)
 839 {
 840         struct pci_dev *dev;
 841
 842         pr_debug("PCI: Fixup bus devices %d (%s)\n",
 843                  bus->number, bus->self ? pci_name(bus->self) : "PHB");
 844
 845         list_for_each_entry(dev, &bus->devices, bus_list) {
 846                 /* Setup OF node pointer in archdata */
 847                 dev->dev.of_node = pci_device_to_OF_node(dev);
 848
 849                 /* Fixup NUMA node as it may not be setup yet by the generic
 850                  * code and is needed by the DMA init
 851                  */
 852                 set_dev_node(&dev->dev, pcibus_to_node(dev->bus));
 853
 854                 /* Read default IRQs and fixup if necessary */
 855                 dev->irq = of_irq_parse_and_map_pci(dev, 0, 0);
 856         }
 857 }
 858
 859 void pcibios_fixup_bus(struct pci_bus *bus)
 860 {
 861         /* When called from the generic PCI probe, read PCI<->PCI bridge
 862          * bases. This is -not- called when generating the PCI tree from
 863          * the OF device-tree.
 864          */
 865         if (bus->self != NULL)
 866                 pci_read_bridge_bases(bus);
 867
 868         /* Now fixup the bus bus */
 869         pcibios_setup_bus_self(bus);
 870
 871         /* Now fixup devices on that bus */
 872         pcibios_setup_bus_devices(bus);
 873 }
 874 EXPORT_SYMBOL(pcibios_fixup_bus);
 875
 876 static int skip_isa_ioresource_align(struct pci_dev *dev)
 877 {
 878         return 0;
 879 }
 880
 881 /*
 882  * We need to avoid collisions with `mirrored' VGA ports
 883  * and other strange ISA hardware, so we always want the
 884  * addresses to be allocated in the 0x000-0x0ff region
 885  * modulo 0x400.
 886  *
 887  * Why? Because some silly external IO cards only decode
 888  * the low 10 bits of the IO address. The 0x00-0xff region
 889  * is reserved for motherboard devices that decode all 16
 890  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 891  * but we want to try to avoid allocating at 0x2900-0x2bff
 892  * which might have be mirrored at 0x0100-0x03ff..
 893  */
 894 resource_size_t pcibios_align_resource(void *data, const struct resource *res,
 895                                 resource_size_t size, resource_size_t align)
 896 {
 897         struct pci_dev *dev = data;
 898         resource_size_t start = res->start;
 899
 900         if (res->flags & IORESOURCE_IO) {
 901                 if (skip_isa_ioresource_align(dev))
 902                         return start;
 903                 if (start & 0x300)
 904                         start = (start + 0x3ff) & ~0x3ff;
 905         }
 906
 907         return start;
 908 }
 909 EXPORT_SYMBOL(pcibios_align_resource);
 910
 911 /*
 912  * Reparent resource children of pr that conflict with res
 913  * under res, and make res replace those children.
 914  */
 915 static int __init reparent_resources(struct resource *parent,
 916                                      struct resource *res)
 917 {
 918         struct resource *p, **pp;
 919         struct resource **firstpp = NULL;
 920
 921         for (pp = &parent->child; (p = *pp) != NULL; pp = &p->sibling) {
 922                 if (p->end < res->start)
 923                         continue;
 924                 if (res->end < p->start)
 925                         break;
 926                 if (p->start < res->start || p->end > res->end)
 927                         return -1;      /* not completely contained */
 928                 if (firstpp == NULL)
 929                         firstpp = pp;
 930         }
 931         if (firstpp == NULL)
 932                 return -1;      /* didn't find any conflicting entries? */
 933         res->parent = parent;
 934         res->child = *firstpp;
 935         res->sibling = *pp;
 936         *firstpp = res;
 937         *pp = NULL;
 938         for (p = res->child; p != NULL; p = p->sibling) {
 939                 p->parent = res;
 940                 pr_debug("PCI: Reparented %s [%llx..%llx] under %s\n",
 941                          p->name,
 942                          (unsigned long long)p->start,
 943                          (unsigned long long)p->end, res->name);
 944         }
 945         return 0;
 946 }
 947
 948 /*
 949  *  Handle resources of PCI devices.  If the world were perfect, we could
 950  *  just allocate all the resource regions and do nothing more.  It isn't.
 951  *  On the other hand, we cannot just re-allocate all devices, as it would
 952  *  require us to know lots of host bridge internals.  So we attempt to
 953  *  keep as much of the original configuration as possible, but tweak it
 954  *  when it's found to be wrong.
 955  *
 956  *  Known BIOS problems we have to work around:
 957  *      - I/O or memory regions not configured
 958  *      - regions configured, but not enabled in the command register
 959  *      - bogus I/O addresses above 64K used
 960  *      - expansion ROMs left enabled (this may sound harmless, but given
 961  *        the fact the PCI specs explicitly allow address decoders to be
 962  *        shared between expansion ROMs and other resource regions, it's
 963  *        at least dangerous)
 964  *
 965  *  Our solution:
 966  *      (1) Allocate resources for all buses behind PCI-to-PCI bridges.
 967  *          This gives us fixed barriers on where we can allocate.
 968  *      (2) Allocate resources for all enabled devices.  If there is
 969  *          a collision, just mark the resource as unallocated. Also
 970  *          disable expansion ROMs during this step.
 971  *      (3) Try to allocate resources for disabled devices.  If the
 972  *          resources were assigned correctly, everything goes well,
 973  *          if they weren't, they won't disturb allocation of other
 974  *          resources.
 975  *      (4) Assign new addresses to resources which were either
 976  *          not configured at all or misconfigured.  If explicitly
 977  *          requested by the user, configure expansion ROM address
 978  *          as well.
 979  */
 980
 981 static void pcibios_allocate_bus_resources(struct pci_bus *bus)
 982 {
 983         struct pci_bus *b;
 984         int i;
 985         struct resource *res, *pr;
 986
 987         pr_debug("PCI: Allocating bus resources for %04x:%02x...\n",
 988                  pci_domain_nr(bus), bus->number);
 989
 990         pci_bus_for_each_resource(bus, res, i) {
 991                 if (!res || !res->flags
 992                     || res->start > res->end || res->parent)
 993                         continue;
 994                 if (bus->parent == NULL)
 995                         pr = (res->flags & IORESOURCE_IO) ?
 996                                 &ioport_resource : &iomem_resource;
 997                 else {
 998                         /* Don't bother with non-root busses when
 999                          * re-assigning all resources. We clear the
1000                          * resource flags as if they were colliding
1001                          * and as such ensure proper re-allocation
1002                          * later.
1003                          */
1004                         pr = pci_find_parent_resource(bus->self, res);
1005                         if (pr == res) {
1006                                 /* this happens when the generic PCI
1007                                  * code (wrongly) decides that this
1008                                  * bridge is transparent  -- paulus
1009                                  */
1010                                 continue;
1011                         }
1012                 }
1013
1014                 pr_debug("PCI: %s (bus %d) bridge rsrc %d: %016llx-%016llx ",
1015                          bus->self ? pci_name(bus->self) : "PHB",
1016                          bus->number, i,
1017                          (unsigned long long)res->start,
1018                          (unsigned long long)res->end);
1019                 pr_debug("[0x%x], parent %p (%s)\n",
1020                          (unsigned int)res->flags,
1021                          pr, (pr && pr->name) ? pr->name : "nil");
1022
1023                 if (pr && !(pr->flags & IORESOURCE_UNSET)) {
1024                         if (request_resource(pr, res) == 0)
1025                                 continue;
1026                         /*
1027                          * Must be a conflict with an existing entry.
1028                          * Move that entry (or entries) under the
1029                          * bridge resource and try again.
1030                          */
1031                         if (reparent_resources(pr, res) == 0)
1032                                 continue;
1033                 }
1034                 pr_warn("PCI: Cannot allocate resource region ");
1035                 pr_cont("%d of PCI bridge %d, will remap\n", i, bus->number);
1036                 res->start = res->end = 0;
1037                 res->flags = 0;
1038         }
1039
1040         list_for_each_entry(b, &bus->children, node)
1041                 pcibios_allocate_bus_resources(b);
1042 }
1043
1044 static inline void alloc_resource(struct pci_dev *dev, int idx)
1045 {
1046         struct resource *pr, *r = &dev->resource[idx];
1047
1048         pr_debug("PCI: Allocating %s: Resource %d: %016llx..%016llx [%x]\n",
1049                  pci_name(dev), idx,
1050                  (unsigned long long)r->start,
1051                  (unsigned long long)r->end,
1052                  (unsigned int)r->flags);
1053
1054         pr = pci_find_parent_resource(dev, r);
1055         if (!pr || (pr->flags & IORESOURCE_UNSET) ||
1056             request_resource(pr, r) < 0) {
1057                 pr_warn("PCI: Cannot allocate resource region %d ", idx);
1058                 pr_cont("of device %s, will remap\n", pci_name(dev));
1059                 if (pr)
1060                         pr_debug("PCI:  parent is %p: %016llx-%016llx [%x]\n",
1061                                  pr,
1062                                  (unsigned long long)pr->start,
1063                                  (unsigned long long)pr->end,
1064                                  (unsigned int)pr->flags);
1065                 /* We'll assign a new address later */
1066                 r->flags |= IORESOURCE_UNSET;
1067                 r->end -= r->start;
1068                 r->start = 0;
1069         }
1070 }
1071
1072 static void __init pcibios_allocate_resources(int pass)
1073 {
1074         struct pci_dev *dev = NULL;
1075         int idx, disabled;
1076         u16 command;
1077         struct resource *r;
1078
1079         for_each_pci_dev(dev) {
1080                 pci_read_config_word(dev, PCI_COMMAND, &command);
1081                 for (idx = 0; idx <= PCI_ROM_RESOURCE; idx++) {
1082                         r = &dev->resource[idx];
1083                         if (r->parent)          /* Already allocated */
1084                                 continue;
1085                         if (!r->flags || (r->flags & IORESOURCE_UNSET))
1086                                 continue;       /* Not assigned at all */
1087                         /* We only allocate ROMs on pass 1 just in case they
1088                          * have been screwed up by firmware
1089                          */
1090                         if (idx == PCI_ROM_RESOURCE)
1091                                 disabled = 1;
1092                         if (r->flags & IORESOURCE_IO)
1093                                 disabled = !(command & PCI_COMMAND_IO);
1094                         else
1095                                 disabled = !(command & PCI_COMMAND_MEMORY);
1096                         if (pass == disabled)
1097                                 alloc_resource(dev, idx);
1098                 }
1099                 if (pass)
1100                         continue;
1101                 r = &dev->resource[PCI_ROM_RESOURCE];
1102                 if (r->flags) {
1103                         /* Turn the ROM off, leave the resource region,
1104                          * but keep it unregistered.
1105                          */
1106                         u32 reg;
1107                         pci_read_config_dword(dev, dev->rom_base_reg, &reg);
1108                         if (reg & PCI_ROM_ADDRESS_ENABLE) {
1109                                 pr_debug("PCI: Switching off ROM of %s\n",
1110                                          pci_name(dev));
1111                                 r->flags &= ~IORESOURCE_ROM_ENABLE;
1112                                 pci_write_config_dword(dev, dev->rom_base_reg,
1113                                                 reg & ~PCI_ROM_ADDRESS_ENABLE);
1114                         }
1115                 }
1116         }
1117 }
1118
1119 static void __init pcibios_reserve_legacy_regions(struct pci_bus *bus)
1120 {
1121         struct pci_controller *hose = pci_bus_to_host(bus);
1122         resource_size_t offset;
1123         struct resource *res, *pres;
1124         int i;
1125
1126         pr_debug("Reserving legacy ranges for domain %04x\n",
1127                                                         pci_domain_nr(bus));
1128
1129         /* Check for IO */
1130         if (!(hose->io_resource.flags & IORESOURCE_IO))
1131                 goto no_io;
1132         offset = (unsigned long)hose->io_base_virt - _IO_BASE;
1133         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1134         BUG_ON(res == NULL);
1135         res->name = "Legacy IO";
1136         res->flags = IORESOURCE_IO;
1137         res->start = offset;
1138         res->end = (offset + 0xfff) & 0xfffffffful;
1139         pr_debug("Candidate legacy IO: %pR\n", res);
1140         if (request_resource(&hose->io_resource, res)) {
1141                 pr_debug("PCI %04x:%02x Cannot reserve Legacy IO %pR\n",
1142                        pci_domain_nr(bus), bus->number, res);
1143                 kfree(res);
1144         }
1145
1146  no_io:
1147         /* Check for memory */
1148         offset = hose->pci_mem_offset;
1149         pr_debug("hose mem offset: %016llx\n", (unsigned long long)offset);
1150         for (i = 0; i < 3; i++) {
1151                 pres = &hose->mem_resources[i];
1152                 if (!(pres->flags & IORESOURCE_MEM))
1153                         continue;
1154                 pr_debug("hose mem res: %pR\n", pres);
1155                 if ((pres->start - offset) <= 0xa0000 &&
1156                     (pres->end - offset) >= 0xbffff)
1157                         break;
1158         }
1159         if (i >= 3)
1160                 return;
1161         res = kzalloc(sizeof(struct resource), GFP_KERNEL);
1162         BUG_ON(res == NULL);
1163         res->name = "Legacy VGA memory";
1164         res->flags = IORESOURCE_MEM;
1165         res->start = 0xa0000 + offset;
1166         res->end = 0xbffff + offset;
1167         pr_debug("Candidate VGA memory: %pR\n", res);
1168         if (request_resource(pres, res)) {
1169                 pr_debug("PCI %04x:%02x Cannot reserve VGA memory %pR\n",
1170                        pci_domain_nr(bus), bus->number, res);
1171                 kfree(res);
1172         }
1173 }
1174
1175 void __init pcibios_resource_survey(void)
1176 {
1177         struct pci_bus *b;
1178
1179         /* Allocate and assign resources. If we re-assign everything, then
1180          * we skip the allocate phase
1181          */
1182         list_for_each_entry(b, &pci_root_buses, node)
1183                 pcibios_allocate_bus_resources(b);
1184
1185         pcibios_allocate_resources(0);
1186         pcibios_allocate_resources(1);
1187
1188         /* Before we start assigning unassigned resource, we try to reserve
1189          * the low IO area and the VGA memory area if they intersect the
1190          * bus available resources to avoid allocating things on top of them
1191          */
1192         list_for_each_entry(b, &pci_root_buses, node)
1193                 pcibios_reserve_legacy_regions(b);
1194
1195         /* Now proceed to assigning things that were left unassigned */
1196         pr_debug("PCI: Assigning unassigned resources...\n");
1197         pci_assign_unassigned_resources();
1198 }
1199
1200 /* This is used by the PCI hotplug driver to allocate resource
1201  * of newly plugged busses. We can try to consolidate with the
1202  * rest of the code later, for now, keep it as-is as our main
1203  * resource allocation function doesn't deal with sub-trees yet.
1204  */
1205 void pcibios_claim_one_bus(struct pci_bus *bus)
1206 {
1207         struct pci_dev *dev;
1208         struct pci_bus *child_bus;
1209
1210         list_for_each_entry(dev, &bus->devices, bus_list) {
1211                 int i;
1212
1213                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
1214                         struct resource *r = &dev->resource[i];
1215
1216                         if (r->parent || !r->start || !r->flags)
1217                                 continue;
1218
1219                         pr_debug("PCI: Claiming %s: ", pci_name(dev));
1220                         pr_debug("Resource %d: %016llx..%016llx [%x]\n",
1221                                  i, (unsigned long long)r->start,
1222                                  (unsigned long long)r->end,
1223                                  (unsigned int)r->flags);
1224
1225                         pci_claim_resource(dev, i);
1226                 }
1227         }
1228
1229         list_for_each_entry(child_bus, &bus->children, node)
1230                 pcibios_claim_one_bus(child_bus);
1231 }
1232 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
1233
1234
1235 /* pcibios_finish_adding_to_bus
1236  *
1237  * This is to be called by the hotplug code after devices have been
1238  * added to a bus, this include calling it for a PHB that is just
1239  * being added
1240  */
1241 void pcibios_finish_adding_to_bus(struct pci_bus *bus)
1242 {
1243         pr_debug("PCI: Finishing adding to hotplug bus %04x:%02x\n",
1244                  pci_domain_nr(bus), bus->number);
1245
1246         /* Allocate bus and devices resources */
1247         pcibios_allocate_bus_resources(bus);
1248         pcibios_claim_one_bus(bus);
1249
1250         /* Add new devices to global lists.  Register in proc, sysfs. */
1251         pci_bus_add_devices(bus);
1252
1253         /* Fixup EEH */
1254         /* eeh_add_device_tree_late(bus); */
1255 }
1256 EXPORT_SYMBOL_GPL(pcibios_finish_adding_to_bus);
1257
1258 static void pcibios_setup_phb_resources(struct pci_controller *hose,
1259                                         struct list_head *resources)
1260 {
1261         unsigned long io_offset;
1262         struct resource *res;
1263         int i;
1264
1265         /* Hookup PHB IO resource */
1266         res = &hose->io_resource;
1267
1268         /* Fixup IO space offset */
1269         io_offset = (unsigned long)hose->io_base_virt - isa_io_base;
1270         res->start = (res->start + io_offset) & 0xffffffffu;
1271         res->end = (res->end + io_offset) & 0xffffffffu;
1272
1273         if (!res->flags) {
1274                 pr_warn("PCI: I/O resource not set for host ");
1275                 pr_cont("bridge %s (domain %d)\n",
1276                         hose->dn->full_name, hose->global_number);
1277                 /* Workaround for lack of IO resource only on 32-bit */
1278                 res->start = (unsigned long)hose->io_base_virt - isa_io_base;
1279                 res->end = res->start + IO_SPACE_LIMIT;
1280                 res->flags = IORESOURCE_IO;
1281         }
1282         pci_add_resource_offset(resources, res,
1283                 (__force resource_size_t)(hose->io_base_virt - _IO_BASE));
1284
1285         pr_debug("PCI: PHB IO resource    = %016llx-%016llx [%lx]\n",
1286                  (unsigned long long)res->start,
1287                  (unsigned long long)res->end,
1288                  (unsigned long)res->flags);
1289
1290         /* Hookup PHB Memory resources */
1291         for (i = 0; i < 3; ++i) {
1292                 res = &hose->mem_resources[i];
1293                 if (!res->flags) {
1294                         if (i > 0)
1295                                 continue;
1296                         pr_err("PCI: Memory resource 0 not set for ");
1297                         pr_cont("host bridge %s (domain %d)\n",
1298                                 hose->dn->full_name, hose->global_number);
1299
1300                         /* Workaround for lack of MEM resource only on 32-bit */
1301                         res->start = hose->pci_mem_offset;
1302                         res->end = (resource_size_t)-1LL;
1303                         res->flags = IORESOURCE_MEM;
1304
1305                 }
1306                 pci_add_resource_offset(resources, res, hose->pci_mem_offset);
1307
1308                 pr_debug("PCI: PHB MEM resource %d = %016llx-%016llx [%lx]\n",
1309                         i, (unsigned long long)res->start,
1310                         (unsigned long long)res->end,
1311                         (unsigned long)res->flags);
1312         }
1313
1314         pr_debug("PCI: PHB MEM offset     = %016llx\n",
1315                  (unsigned long long)hose->pci_mem_offset);
1316         pr_debug("PCI: PHB IO  offset     = %08lx\n",
1317                  (unsigned long)hose->io_base_virt - _IO_BASE);
1318 }
1319
1320 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus)
1321 {
1322         struct pci_controller *hose = bus->sysdata;
1323
1324         return of_node_get(hose->dn);
1325 }
1326
1327 static void pcibios_scan_phb(struct pci_controller *hose)
1328 {
1329         LIST_HEAD(resources);
1330         struct pci_bus *bus;
1331         struct device_node *node = hose->dn;
1332
1333         pr_debug("PCI: Scanning PHB %s\n", of_node_full_name(node));
1334
1335         pcibios_setup_phb_resources(hose, &resources);
1336
1337         bus = pci_scan_root_bus(hose->parent, hose->first_busno,
1338                                 hose->ops, hose, &resources);
1339         if (bus == NULL) {
1340                 pr_err("Failed to create bus for PCI domain %04x\n",
1341                        hose->global_number);
1342                 pci_free_resource_list(&resources);
1343                 return;
1344         }
1345         bus->busn_res.start = hose->first_busno;
1346         hose->bus = bus;
1347
1348         hose->last_busno = bus->busn_res.end;
1349 }
1350
1351 static int __init pcibios_init(void)
1352 {
1353         struct pci_controller *hose, *tmp;
1354         int next_busno = 0;
1355
1356         pr_info("PCI: Probing PCI hardware\n");
1357
1358         /* Scan all of the recorded PCI controllers.  */
1359         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
1360                 hose->last_busno = 0xff;
1361                 pcibios_scan_phb(hose);
1362                 if (next_busno <= hose->last_busno)
1363                         next_busno = hose->last_busno + 1;
1364         }
1365         pci_bus_count = next_busno;
1366
1367         /* Call common code to handle resource allocation */
1368         pcibios_resource_survey();
1369
1370         return 0;
1371 }
1372
1373 subsys_initcall(pcibios_init);
1374
1375 static struct pci_controller *pci_bus_to_hose(int bus)
1376 {
1377         struct pci_controller *hose, *tmp;
1378
1379         list_for_each_entry_safe(hose, tmp, &hose_list, list_node)
1380                 if (bus >= hose->first_busno && bus <= hose->last_busno)
1381                         return hose;
1382         return NULL;
1383 }
1384
1385 /* Provide information on locations of various I/O regions in physical
1386  * memory.  Do this on a per-card basis so that we choose the right
1387  * root bridge.
1388  * Note that the returned IO or memory base is a physical address
1389  */
1390
1391 long sys_pciconfig_iobase(long which, unsigned long bus, unsigned long devfn)
1392 {
1393         struct pci_controller *hose;
1394         long result = -EOPNOTSUPP;
1395
1396         hose = pci_bus_to_hose(bus);
1397         if (!hose)
1398                 return -ENODEV;
1399
1400         switch (which) {
1401         case IOBASE_BRIDGE_NUMBER:
1402                 return (long)hose->first_busno;
1403         case IOBASE_MEMORY:
1404                 return (long)hose->pci_mem_offset;
1405         case IOBASE_IO:
1406                 return (long)hose->io_base_phys;
1407         case IOBASE_ISA_IO:
1408                 return (long)isa_io_base;
1409         case IOBASE_ISA_MEM:
1410                 return (long)isa_mem_base;
1411         }
1412
1413         return result;
1414 }
1415
1416 /*
1417  * Null PCI config access functions, for the case when we can't
1418  * find a hose.
1419  */
1420 #define NULL_PCI_OP(rw, size, type)                                     \
1421 static int                                                              \
1422 null_##rw##_config_##size(struct pci_dev *dev, int offset, type val)    \
1423 {                                                                       \
1424         return PCIBIOS_DEVICE_NOT_FOUND;                                \
1425 }
1426
1427 static int
1428 null_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
1429                  int len, u32 *val)
1430 {
1431         return PCIBIOS_DEVICE_NOT_FOUND;
1432 }
1433
1434 static int
1435 null_write_config(struct pci_bus *bus, unsigned int devfn, int offset,
1436                   int len, u32 val)
1437 {
1438         return PCIBIOS_DEVICE_NOT_FOUND;
1439 }
1440
1441 static struct pci_ops null_pci_ops = {
1442         .read = null_read_config,
1443         .write = null_write_config,
1444 };
1445
1446 /*
1447  * These functions are used early on before PCI scanning is done
1448  * and all of the pci_dev and pci_bus structures have been created.
1449  */
1450 static struct pci_bus *
1451 fake_pci_bus(struct pci_controller *hose, int busnr)
1452 {
1453         static struct pci_bus bus;
1454
1455         if (!hose)
1456                 pr_err("Can't find hose for PCI bus %d!\n", busnr);
1457
1458         bus.number = busnr;
1459         bus.sysdata = hose;
1460         bus.ops = hose ? hose->ops : &null_pci_ops;
1461         return &bus;
1462 }
1463
1464 #define EARLY_PCI_OP(rw, size, type)                                    \
1465 int early_##rw##_config_##size(struct pci_controller *hose, int bus,    \
1466                                int devfn, int offset, type value)       \
1467 {                                                                       \
1468         return pci_bus_##rw##_config_##size(fake_pci_bus(hose, bus),    \
1469                                             devfn, offset, value);      \
1470 }
1471
1472 EARLY_PCI_OP(read, byte, u8 *)
1473 EARLY_PCI_OP(read, word, u16 *)
1474 EARLY_PCI_OP(read, dword, u32 *)
1475 EARLY_PCI_OP(write, byte, u8)
1476 EARLY_PCI_OP(write, word, u16)
1477 EARLY_PCI_OP(write, dword, u32)
1478
1479 int early_find_capability(struct pci_controller *hose, int bus, int devfn,
1480                           int cap)
1481 {
1482         return pci_bus_find_capability(fake_pci_bus(hose, bus), devfn, cap);
1483 }
1484