arch/mips/au1000/common/dma.c

   1 /*
   2  *
   3  * BRIEF MODULE DESCRIPTION
   4  *      A DMA channel allocator for Au1000. API is modeled loosely off of
   5  *      linux/kernel/dma.c.
   6  *
   7  * Copyright 2000 MontaVista Software Inc.
   8  * Author: MontaVista Software, Inc.
   9  *              stevel@mvista.com or source@mvista.com
  10  * Copyright (C) 2005 Ralf Baechle (ralf@linux-mips.org)
  11  *
  12  *  This program is free software; you can redistribute  it and/or modify it
  13  *  under  the terms of  the GNU General  Public License as published by the
  14  *  Free Software Foundation;  either version 2 of the  License, or (at your
  15  *  option) any later version.
  16  *
  17  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  18  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  19  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  20  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  21  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  22  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  23  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  24  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  25  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  26  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  27  *
  28  *  You should have received a copy of the  GNU General Public License along
  29  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  30  *  675 Mass Ave, Cambridge, MA 02139, USA.
  31  *
  32  */
  33 #include <linux/module.h>
  34 #include <linux/kernel.h>
  35 #include <linux/errno.h>
  36 #include <linux/spinlock.h>
  37 #include <linux/interrupt.h>
  38
  39 #include <asm/mach-au1x00/au1000.h>
  40 #include <asm/mach-au1x00/au1000_dma.h>
  41
  42 #if defined(CONFIG_SOC_AU1000) || defined(CONFIG_SOC_AU1500) || defined(CONFIG_SOC_AU1100)
  43 /*
  44  * A note on resource allocation:
  45  *
  46  * All drivers needing DMA channels, should allocate and release them
  47  * through the public routines `request_dma()' and `free_dma()'.
  48  *
  49  * In order to avoid problems, all processes should allocate resources in
  50  * the same sequence and release them in the reverse order.
  51  *
  52  * So, when allocating DMAs and IRQs, first allocate the DMA, then the IRQ.
  53  * When releasing them, first release the IRQ, then release the DMA. The
  54  * main reason for this order is that, if you are requesting the DMA buffer
  55  * done interrupt, you won't know the irq number until the DMA channel is
  56  * returned from request_dma.
  57  */
  58
  59
  60 DEFINE_SPINLOCK(au1000_dma_spin_lock);
  61
  62 struct dma_chan au1000_dma_table[NUM_AU1000_DMA_CHANNELS] = {
  63       {.dev_id = -1,},
  64       {.dev_id = -1,},
  65       {.dev_id = -1,},
  66       {.dev_id = -1,},
  67       {.dev_id = -1,},
  68       {.dev_id = -1,},
  69       {.dev_id = -1,},
  70       {.dev_id = -1,}
  71 };
  72 EXPORT_SYMBOL(au1000_dma_table);
  73
  74 // Device FIFO addresses and default DMA modes
  75 static const struct dma_dev {
  76         unsigned int fifo_addr;
  77         unsigned int dma_mode;
  78 } dma_dev_table[DMA_NUM_DEV] = {
  79         {UART0_ADDR + UART_TX, 0},
  80         {UART0_ADDR + UART_RX, 0},
  81         {0, 0},
  82         {0, 0},
  83         {AC97C_DATA, DMA_DW16 },          // coherent
  84         {AC97C_DATA, DMA_DR | DMA_DW16 }, // coherent
  85         {UART3_ADDR + UART_TX, DMA_DW8 | DMA_NC},
  86         {UART3_ADDR + UART_RX, DMA_DR | DMA_DW8 | DMA_NC},
  87         {USBD_EP0RD, DMA_DR | DMA_DW8 | DMA_NC},
  88         {USBD_EP0WR, DMA_DW8 | DMA_NC},
  89         {USBD_EP2WR, DMA_DW8 | DMA_NC},
  90         {USBD_EP3WR, DMA_DW8 | DMA_NC},
  91         {USBD_EP4RD, DMA_DR | DMA_DW8 | DMA_NC},
  92         {USBD_EP5RD, DMA_DR | DMA_DW8 | DMA_NC},
  93         {I2S_DATA, DMA_DW32 | DMA_NC},
  94         {I2S_DATA, DMA_DR | DMA_DW32 | DMA_NC}
  95 };
  96
  97 int au1000_dma_read_proc(char *buf, char **start, off_t fpos,
  98                          int length, int *eof, void *data)
  99 {
 100         int i, len = 0;
 101         struct dma_chan *chan;
 102
 103         for (i = 0; i < NUM_AU1000_DMA_CHANNELS; i++) {
 104                 if ((chan = get_dma_chan(i)) != NULL) {
 105                         len += sprintf(buf + len, "%2d: %s\n",
 106                                        i, chan->dev_str);
 107                 }
 108         }
 109
 110         if (fpos >= len) {
 111                 *start = buf;
 112                 *eof = 1;
 113                 return 0;
 114         }
 115         *start = buf + fpos;
 116         if ((len -= fpos) > length)
 117                 return length;
 118         *eof = 1;
 119         return len;
 120 }
 121
 122 // Device FIFO addresses and default DMA modes - 2nd bank
 123 static const struct dma_dev dma_dev_table_bank2[DMA_NUM_DEV_BANK2] = {
 124         {SD0_XMIT_FIFO, DMA_DS | DMA_DW8},              // coherent
 125         {SD0_RECV_FIFO, DMA_DS | DMA_DR | DMA_DW8},     // coherent
 126         {SD1_XMIT_FIFO, DMA_DS | DMA_DW8},              // coherent
 127         {SD1_RECV_FIFO, DMA_DS | DMA_DR | DMA_DW8}      // coherent
 128 };
 129
 130 void dump_au1000_dma_channel(unsigned int dmanr)
 131 {
 132         struct dma_chan *chan;
 133
 134         if (dmanr >= NUM_AU1000_DMA_CHANNELS)
 135                 return;
 136         chan = &au1000_dma_table[dmanr];
 137
 138         printk(KERN_INFO "Au1000 DMA%d Register Dump:\n", dmanr);
 139         printk(KERN_INFO "  mode = 0x%08x\n",
 140                au_readl(chan->io + DMA_MODE_SET));
 141         printk(KERN_INFO "  addr = 0x%08x\n",
 142                au_readl(chan->io + DMA_PERIPHERAL_ADDR));
 143         printk(KERN_INFO "  start0 = 0x%08x\n",
 144                au_readl(chan->io + DMA_BUFFER0_START));
 145         printk(KERN_INFO "  start1 = 0x%08x\n",
 146                au_readl(chan->io + DMA_BUFFER1_START));
 147         printk(KERN_INFO "  count0 = 0x%08x\n",
 148                au_readl(chan->io + DMA_BUFFER0_COUNT));
 149         printk(KERN_INFO "  count1 = 0x%08x\n",
 150                au_readl(chan->io + DMA_BUFFER1_COUNT));
 151 }
 152
 153
 154 /*
 155  * Finds a free channel, and binds the requested device to it.
 156  * Returns the allocated channel number, or negative on error.
 157  * Requests the DMA done IRQ if irqhandler != NULL.
 158  */
 159 int request_au1000_dma(int dev_id, const char *dev_str,
 160                        irq_handler_t irqhandler,
 161                        unsigned long irqflags,
 162                        void *irq_dev_id)
 163 {
 164         struct dma_chan *chan;
 165         const struct dma_dev *dev;
 166         int i, ret;
 167
 168 #if defined(CONFIG_SOC_AU1100)
 169         if (dev_id < 0 || dev_id >= (DMA_NUM_DEV + DMA_NUM_DEV_BANK2))
 170                 return -EINVAL;
 171 #else
 172         if (dev_id < 0 || dev_id >= DMA_NUM_DEV)
 173                 return -EINVAL;
 174 #endif
 175
 176         for (i = 0; i < NUM_AU1000_DMA_CHANNELS; i++) {
 177                 if (au1000_dma_table[i].dev_id < 0)
 178                         break;
 179         }
 180         if (i == NUM_AU1000_DMA_CHANNELS)
 181                 return -ENODEV;
 182
 183         chan = &au1000_dma_table[i];
 184
 185         if (dev_id >= DMA_NUM_DEV) {
 186                 dev_id -= DMA_NUM_DEV;
 187                 dev = &dma_dev_table_bank2[dev_id];
 188         } else {
 189                 dev = &dma_dev_table[dev_id];
 190         }
 191
 192         if (irqhandler) {
 193                 chan->irq = AU1000_DMA_INT_BASE + i;
 194                 chan->irq_dev = irq_dev_id;
 195                 if ((ret = request_irq(chan->irq, irqhandler, irqflags,
 196                                        dev_str, chan->irq_dev))) {
 197                         chan->irq = 0;
 198                         chan->irq_dev = NULL;
 199                         return ret;
 200                 }
 201         } else {
 202                 chan->irq = 0;
 203                 chan->irq_dev = NULL;
 204         }
 205
 206         // fill it in
 207         chan->io = DMA_CHANNEL_BASE + i * DMA_CHANNEL_LEN;
 208         chan->dev_id = dev_id;
 209         chan->dev_str = dev_str;
 210         chan->fifo_addr = dev->fifo_addr;
 211         chan->mode = dev->dma_mode;
 212
 213         /* initialize the channel before returning */
 214         init_dma(i);
 215
 216         return i;
 217 }
 218 EXPORT_SYMBOL(request_au1000_dma);
 219
 220 void free_au1000_dma(unsigned int dmanr)
 221 {
 222         struct dma_chan *chan = get_dma_chan(dmanr);
 223         if (!chan) {
 224                 printk("Trying to free DMA%d\n", dmanr);
 225                 return;
 226         }
 227
 228         disable_dma(dmanr);
 229         if (chan->irq)
 230                 free_irq(chan->irq, chan->irq_dev);
 231
 232         chan->irq = 0;
 233         chan->irq_dev = NULL;
 234         chan->dev_id = -1;
 235 }
 236 EXPORT_SYMBOL(free_au1000_dma);
 237
 238 #endif // AU1000 AU1500 AU1100