arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/debugfs.h>
  24 #include <linux/scatterlist.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/iommu-helper.h>
  27 #include <linux/iommu.h>
  28 #include <asm/proto.h>
  29 #include <asm/iommu.h>
  30 #include <asm/gart.h>
  31 #include <asm/amd_iommu_types.h>
  32 #include <asm/amd_iommu.h>
  33
  34 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  35
  36 #define EXIT_LOOP_COUNT 10000000
  37
  38 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  39
  40 /* A list of preallocated protection domains */
  41 static LIST_HEAD(iommu_pd_list);
  42 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  43
  44 #ifdef CONFIG_IOMMU_API
  45 static struct iommu_ops amd_iommu_ops;
  46 #endif
  47
  48 /*
  49  * general struct to manage commands send to an IOMMU
  50  */
  51 struct iommu_cmd {
  52         u32 data[4];
  53 };
  54
  55 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  56                              struct unity_map_entry *e);
  57 static struct dma_ops_domain *find_protection_domain(u16 devid);
  58 static u64* alloc_pte(struct protection_domain *dom,
  59                       unsigned long address, u64
  60                       **pte_page, gfp_t gfp);
  61 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
  62                                       unsigned long start_page,
  63                                       unsigned int pages);
  64 static void reset_iommu_command_buffer(struct amd_iommu *iommu);
  65
  66 #ifndef BUS_NOTIFY_UNBOUND_DRIVER
  67 #define BUS_NOTIFY_UNBOUND_DRIVER 0x0005
  68 #endif
  69
  70 #ifdef CONFIG_AMD_IOMMU_STATS
  71
  72 /*
  73  * Initialization code for statistics collection
  74  */
  75
  76 DECLARE_STATS_COUNTER(compl_wait);
  77 DECLARE_STATS_COUNTER(cnt_map_single);
  78 DECLARE_STATS_COUNTER(cnt_unmap_single);
  79 DECLARE_STATS_COUNTER(cnt_map_sg);
  80 DECLARE_STATS_COUNTER(cnt_unmap_sg);
  81 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
  82 DECLARE_STATS_COUNTER(cnt_free_coherent);
  83 DECLARE_STATS_COUNTER(cross_page);
  84 DECLARE_STATS_COUNTER(domain_flush_single);
  85 DECLARE_STATS_COUNTER(domain_flush_all);
  86 DECLARE_STATS_COUNTER(alloced_io_mem);
  87 DECLARE_STATS_COUNTER(total_map_requests);
  88
  89 static struct dentry *stats_dir;
  90 static struct dentry *de_isolate;
  91 static struct dentry *de_fflush;
  92
  93 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
  94 {
  95         if (stats_dir == NULL)
  96                 return;
  97
  98         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
  99                                        &cnt->value);
 100 }
 101
 102 static void amd_iommu_stats_init(void)
 103 {
 104         stats_dir = debugfs_create_dir("amd-iommu", NULL);
 105         if (stats_dir == NULL)
 106                 return;
 107
 108         de_isolate = debugfs_create_bool("isolation", 0444, stats_dir,
 109                                          (u32 *)&amd_iommu_isolate);
 110
 111         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
 112                                          (u32 *)&amd_iommu_unmap_flush);
 113
 114         amd_iommu_stats_add(&compl_wait);
 115         amd_iommu_stats_add(&cnt_map_single);
 116         amd_iommu_stats_add(&cnt_unmap_single);
 117         amd_iommu_stats_add(&cnt_map_sg);
 118         amd_iommu_stats_add(&cnt_unmap_sg);
 119         amd_iommu_stats_add(&cnt_alloc_coherent);
 120         amd_iommu_stats_add(&cnt_free_coherent);
 121         amd_iommu_stats_add(&cross_page);
 122         amd_iommu_stats_add(&domain_flush_single);
 123         amd_iommu_stats_add(&domain_flush_all);
 124         amd_iommu_stats_add(&alloced_io_mem);
 125         amd_iommu_stats_add(&total_map_requests);
 126 }
 127
 128 #endif
 129
 130 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
 131 static int iommu_has_npcache(struct amd_iommu *iommu)
 132 {
 133         return iommu->cap & (1UL << IOMMU_CAP_NPCACHE);
 134 }
 135
 136 /****************************************************************************
 137  *
 138  * Interrupt handling functions
 139  *
 140  ****************************************************************************/
 141
 142 static void dump_dte_entry(u16 devid)
 143 {
 144         int i;
 145
 146         for (i = 0; i < 8; ++i)
 147                 pr_err("AMD-Vi: DTE[%d]: %08x\n", i,
 148                         amd_iommu_dev_table[devid].data[i]);
 149 }
 150
 151 static void dump_command(unsigned long phys_addr)
 152 {
 153         struct iommu_cmd *cmd = phys_to_virt(phys_addr);
 154         int i;
 155
 156         for (i = 0; i < 4; ++i)
 157                 pr_err("AMD-Vi: CMD[%d]: %08x\n", i, cmd->data[i]);
 158 }
 159
 160 static void iommu_print_event(struct amd_iommu *iommu, void *__evt)
 161 {
 162         u32 *event = __evt;
 163         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
 164         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
 165         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
 166         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
 167         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
 168
 169         printk(KERN_ERR "AMD IOMMU: Event logged [");
 170
 171         switch (type) {
 172         case EVENT_TYPE_ILL_DEV:
 173                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
 174                        "address=0x%016llx flags=0x%04x]\n",
 175                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 176                        address, flags);
 177                 dump_dte_entry(devid);
 178                 break;
 179         case EVENT_TYPE_IO_FAULT:
 180                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
 181                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 182                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 183                        domid, address, flags);
 184                 break;
 185         case EVENT_TYPE_DEV_TAB_ERR:
 186                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 187                        "address=0x%016llx flags=0x%04x]\n",
 188                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 189                        address, flags);
 190                 break;
 191         case EVENT_TYPE_PAGE_TAB_ERR:
 192                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 193                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 194                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 195                        domid, address, flags);
 196                 break;
 197         case EVENT_TYPE_ILL_CMD:
 198                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 199                 reset_iommu_command_buffer(iommu);
 200                 dump_command(address);
 201                 break;
 202         case EVENT_TYPE_CMD_HARD_ERR:
 203                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 204                        "flags=0x%04x]\n", address, flags);
 205                 break;
 206         case EVENT_TYPE_IOTLB_INV_TO:
 207                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 208                        "address=0x%016llx]\n",
 209                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 210                        address);
 211                 break;
 212         case EVENT_TYPE_INV_DEV_REQ:
 213                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 214                        "address=0x%016llx flags=0x%04x]\n",
 215                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 216                        address, flags);
 217                 break;
 218         default:
 219                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 220         }
 221 }
 222
 223 static void iommu_poll_events(struct amd_iommu *iommu)
 224 {
 225         u32 head, tail;
 226         unsigned long flags;
 227
 228         spin_lock_irqsave(&iommu->lock, flags);
 229
 230         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 231         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 232
 233         while (head != tail) {
 234                 iommu_print_event(iommu, iommu->evt_buf + head);
 235                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 236         }
 237
 238         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 239
 240         spin_unlock_irqrestore(&iommu->lock, flags);
 241 }
 242
 243 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 244 {
 245         struct amd_iommu *iommu;
 246
 247         for_each_iommu(iommu)
 248                 iommu_poll_events(iommu);
 249
 250         return IRQ_HANDLED;
 251 }
 252
 253 /****************************************************************************
 254  *
 255  * IOMMU command queuing functions
 256  *
 257  ****************************************************************************/
 258
 259 /*
 260  * Writes the command to the IOMMUs command buffer and informs the
 261  * hardware about the new command. Must be called with iommu->lock held.
 262  */
 263 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 264 {
 265         u32 tail, head;
 266         u8 *target;
 267
 268         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 269         target = iommu->cmd_buf + tail;
 270         memcpy_toio(target, cmd, sizeof(*cmd));
 271         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 272         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 273         if (tail == head)
 274                 return -ENOMEM;
 275         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 276
 277         return 0;
 278 }
 279
 280 /*
 281  * General queuing function for commands. Takes iommu->lock and calls
 282  * __iommu_queue_command().
 283  */
 284 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 285 {
 286         unsigned long flags;
 287         int ret;
 288
 289         spin_lock_irqsave(&iommu->lock, flags);
 290         ret = __iommu_queue_command(iommu, cmd);
 291         if (!ret)
 292                 iommu->need_sync = true;
 293         spin_unlock_irqrestore(&iommu->lock, flags);
 294
 295         return ret;
 296 }
 297
 298 /*
 299  * This function waits until an IOMMU has completed a completion
 300  * wait command
 301  */
 302 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 303 {
 304         int ready = 0;
 305         unsigned status = 0;
 306         unsigned long i = 0;
 307
 308         INC_STATS_COUNTER(compl_wait);
 309
 310         while (!ready && (i < EXIT_LOOP_COUNT)) {
 311                 ++i;
 312                 /* wait for the bit to become one */
 313                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 314                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 315         }
 316
 317         /* set bit back to zero */
 318         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 319         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 320
 321         if (unlikely(i == EXIT_LOOP_COUNT)) {
 322                 spin_unlock(&iommu->lock);
 323                 reset_iommu_command_buffer(iommu);
 324                 spin_lock(&iommu->lock);
 325         }
 326 }
 327
 328 /*
 329  * This function queues a completion wait command into the command
 330  * buffer of an IOMMU
 331  */
 332 static int __iommu_completion_wait(struct amd_iommu *iommu)
 333 {
 334         struct iommu_cmd cmd;
 335
 336          memset(&cmd, 0, sizeof(cmd));
 337          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 338          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 339
 340          return __iommu_queue_command(iommu, &cmd);
 341 }
 342
 343 /*
 344  * This function is called whenever we need to ensure that the IOMMU has
 345  * completed execution of all commands we sent. It sends a
 346  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 347  * us about that by writing a value to a physical address we pass with
 348  * the command.
 349  */
 350 static int iommu_completion_wait(struct amd_iommu *iommu)
 351 {
 352         int ret = 0;
 353         unsigned long flags;
 354
 355         spin_lock_irqsave(&iommu->lock, flags);
 356
 357         if (!iommu->need_sync)
 358                 goto out;
 359
 360         ret = __iommu_completion_wait(iommu);
 361
 362         iommu->need_sync = false;
 363
 364         if (ret)
 365                 goto out;
 366
 367         __iommu_wait_for_completion(iommu);
 368
 369 out:
 370         spin_unlock_irqrestore(&iommu->lock, flags);
 371
 372         return 0;
 373 }
 374
 375 /*
 376  * Command send function for invalidating a device table entry
 377  */
 378 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 379 {
 380         struct iommu_cmd cmd;
 381         int ret;
 382
 383         BUG_ON(iommu == NULL);
 384
 385         memset(&cmd, 0, sizeof(cmd));
 386         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 387         cmd.data[0] = devid;
 388
 389         ret = iommu_queue_command(iommu, &cmd);
 390
 391         return ret;
 392 }
 393
 394 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 395                                           u16 domid, int pde, int s)
 396 {
 397         memset(cmd, 0, sizeof(*cmd));
 398         address &= PAGE_MASK;
 399         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 400         cmd->data[1] |= domid;
 401         cmd->data[2] = lower_32_bits(address);
 402         cmd->data[3] = upper_32_bits(address);
 403         if (s) /* size bit - we flush more than one 4kb page */
 404                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 405         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 406                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 407 }
 408
 409 /*
 410  * Generic command send function for invalidaing TLB entries
 411  */
 412 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 413                 u64 address, u16 domid, int pde, int s)
 414 {
 415         struct iommu_cmd cmd;
 416         int ret;
 417
 418         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
 419
 420         ret = iommu_queue_command(iommu, &cmd);
 421
 422         return ret;
 423 }
 424
 425 /*
 426  * TLB invalidation function which is called from the mapping functions.
 427  * It invalidates a single PTE if the range to flush is within a single
 428  * page. Otherwise it flushes the whole TLB of the IOMMU.
 429  */
 430 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 431                 u64 address, size_t size)
 432 {
 433         int s = 0;
 434         unsigned pages = iommu_num_pages(address, size, PAGE_SIZE);
 435
 436         address &= PAGE_MASK;
 437
 438         if (pages > 1) {
 439                 /*
 440                  * If we have to flush more than one page, flush all
 441                  * TLB entries for this domain
 442                  */
 443                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 444                 s = 1;
 445         }
 446
 447         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 448
 449         return 0;
 450 }
 451
 452 /* Flush the whole IO/TLB for a given protection domain */
 453 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 454 {
 455         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 456
 457         INC_STATS_COUNTER(domain_flush_single);
 458
 459         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 460 }
 461
 462 /* Flush the whole IO/TLB for a given protection domain - including PDE */
 463 static void iommu_flush_tlb_pde(struct amd_iommu *iommu, u16 domid)
 464 {
 465        u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 466
 467        INC_STATS_COUNTER(domain_flush_single);
 468
 469        iommu_queue_inv_iommu_pages(iommu, address, domid, 1, 1);
 470 }
 471
 472 /*
 473  * This function flushes one domain on one IOMMU
 474  */
 475 static void flush_domain_on_iommu(struct amd_iommu *iommu, u16 domid)
 476 {
 477         struct iommu_cmd cmd;
 478         unsigned long flags;
 479
 480         __iommu_build_inv_iommu_pages(&cmd, CMD_INV_IOMMU_ALL_PAGES_ADDRESS,
 481                                       domid, 1, 1);
 482
 483         spin_lock_irqsave(&iommu->lock, flags);
 484         __iommu_queue_command(iommu, &cmd);
 485         __iommu_completion_wait(iommu);
 486         __iommu_wait_for_completion(iommu);
 487         spin_unlock_irqrestore(&iommu->lock, flags);
 488 }
 489
 490 static void flush_all_domains_on_iommu(struct amd_iommu *iommu)
 491 {
 492         int i;
 493
 494         for (i = 1; i < MAX_DOMAIN_ID; ++i) {
 495                 if (!test_bit(i, amd_iommu_pd_alloc_bitmap))
 496                         continue;
 497                 flush_domain_on_iommu(iommu, i);
 498         }
 499
 500 }
 501
 502 /*
 503  * This function is used to flush the IO/TLB for a given protection domain
 504  * on every IOMMU in the system
 505  */
 506 static void iommu_flush_domain(u16 domid)
 507 {
 508         struct amd_iommu *iommu;
 509
 510         INC_STATS_COUNTER(domain_flush_all);
 511
 512         for_each_iommu(iommu)
 513                 flush_domain_on_iommu(iommu, domid);
 514 }
 515
 516 void amd_iommu_flush_all_domains(void)
 517 {
 518         struct amd_iommu *iommu;
 519
 520         for_each_iommu(iommu)
 521                 flush_all_domains_on_iommu(iommu);
 522 }
 523
 524 static void flush_all_devices_for_iommu(struct amd_iommu *iommu)
 525 {
 526         int i;
 527
 528         for (i = 0; i <= amd_iommu_last_bdf; ++i) {
 529                 if (iommu != amd_iommu_rlookup_table[i])
 530                         continue;
 531
 532                 iommu_queue_inv_dev_entry(iommu, i);
 533                 iommu_completion_wait(iommu);
 534         }
 535 }
 536
 537 void amd_iommu_flush_all_devices(void)
 538 {
 539         struct amd_iommu *iommu;
 540         int i;
 541
 542         for (i = 0; i <= amd_iommu_last_bdf; ++i) {
 543                 if (amd_iommu_pd_table[i] == NULL)
 544                         continue;
 545
 546                 iommu = amd_iommu_rlookup_table[i];
 547                 if (!iommu)
 548                         continue;
 549
 550                 iommu_queue_inv_dev_entry(iommu, i);
 551                 iommu_completion_wait(iommu);
 552         }
 553 }
 554
 555 static void reset_iommu_command_buffer(struct amd_iommu *iommu)
 556 {
 557         pr_err("AMD-Vi: Resetting IOMMU command buffer\n");
 558
 559         if (iommu->reset_in_progress)
 560                 panic("AMD-Vi: ILLEGAL_COMMAND_ERROR while resetting command buffer\n");
 561
 562         iommu->reset_in_progress = true;
 563
 564         amd_iommu_reset_cmd_buffer(iommu);
 565         flush_all_devices_for_iommu(iommu);
 566         flush_all_domains_on_iommu(iommu);
 567
 568         iommu->reset_in_progress = false;
 569 }
 570
 571 /****************************************************************************
 572  *
 573  * The functions below are used the create the page table mappings for
 574  * unity mapped regions.
 575  *
 576  ****************************************************************************/
 577
 578 /*
 579  * Generic mapping functions. It maps a physical address into a DMA
 580  * address space. It allocates the page table pages if necessary.
 581  * In the future it can be extended to a generic mapping function
 582  * supporting all features of AMD IOMMU page tables like level skipping
 583  * and full 64 bit address spaces.
 584  */
 585 static int iommu_map_page(struct protection_domain *dom,
 586                           unsigned long bus_addr,
 587                           unsigned long phys_addr,
 588                           int prot)
 589 {
 590         u64 __pte, *pte;
 591
 592         bus_addr  = PAGE_ALIGN(bus_addr);
 593         phys_addr = PAGE_ALIGN(phys_addr);
 594
 595         /* only support 512GB address spaces for now */
 596         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 597                 return -EINVAL;
 598
 599         pte = alloc_pte(dom, bus_addr, NULL, GFP_KERNEL);
 600
 601         if (IOMMU_PTE_PRESENT(*pte))
 602                 return -EBUSY;
 603
 604         __pte = phys_addr | IOMMU_PTE_P;
 605         if (prot & IOMMU_PROT_IR)
 606                 __pte |= IOMMU_PTE_IR;
 607         if (prot & IOMMU_PROT_IW)
 608                 __pte |= IOMMU_PTE_IW;
 609
 610         *pte = __pte;
 611
 612         return 0;
 613 }
 614
 615 static void iommu_unmap_page(struct protection_domain *dom,
 616                              unsigned long bus_addr)
 617 {
 618         u64 *pte;
 619
 620         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 621
 622         if (!IOMMU_PTE_PRESENT(*pte))
 623                 return;
 624
 625         pte = IOMMU_PTE_PAGE(*pte);
 626         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 627
 628         if (!IOMMU_PTE_PRESENT(*pte))
 629                 return;
 630
 631         pte = IOMMU_PTE_PAGE(*pte);
 632         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 633
 634         *pte = 0;
 635 }
 636
 637 /*
 638  * This function checks if a specific unity mapping entry is needed for
 639  * this specific IOMMU.
 640  */
 641 static int iommu_for_unity_map(struct amd_iommu *iommu,
 642                                struct unity_map_entry *entry)
 643 {
 644         u16 bdf, i;
 645
 646         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 647                 bdf = amd_iommu_alias_table[i];
 648                 if (amd_iommu_rlookup_table[bdf] == iommu)
 649                         return 1;
 650         }
 651
 652         return 0;
 653 }
 654
 655 /*
 656  * Init the unity mappings for a specific IOMMU in the system
 657  *
 658  * Basically iterates over all unity mapping entries and applies them to
 659  * the default domain DMA of that IOMMU if necessary.
 660  */
 661 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 662 {
 663         struct unity_map_entry *entry;
 664         int ret;
 665
 666         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 667                 if (!iommu_for_unity_map(iommu, entry))
 668                         continue;
 669                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 670                 if (ret)
 671                         return ret;
 672         }
 673
 674         return 0;
 675 }
 676
 677 /*
 678  * This function actually applies the mapping to the page table of the
 679  * dma_ops domain.
 680  */
 681 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 682                              struct unity_map_entry *e)
 683 {
 684         u64 addr;
 685         int ret;
 686
 687         for (addr = e->address_start; addr < e->address_end;
 688              addr += PAGE_SIZE) {
 689                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot);
 690                 if (ret)
 691                         return ret;
 692                 /*
 693                  * if unity mapping is in aperture range mark the page
 694                  * as allocated in the aperture
 695                  */
 696                 if (addr < dma_dom->aperture_size)
 697                         __set_bit(addr >> PAGE_SHIFT,
 698                                   dma_dom->aperture[0]->bitmap);
 699         }
 700
 701         return 0;
 702 }
 703
 704 /*
 705  * Inits the unity mappings required for a specific device
 706  */
 707 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 708                                           u16 devid)
 709 {
 710         struct unity_map_entry *e;
 711         int ret;
 712
 713         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 714                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 715                         continue;
 716                 ret = dma_ops_unity_map(dma_dom, e);
 717                 if (ret)
 718                         return ret;
 719         }
 720
 721         return 0;
 722 }
 723
 724 /****************************************************************************
 725  *
 726  * The next functions belong to the address allocator for the dma_ops
 727  * interface functions. They work like the allocators in the other IOMMU
 728  * drivers. Its basically a bitmap which marks the allocated pages in
 729  * the aperture. Maybe it could be enhanced in the future to a more
 730  * efficient allocator.
 731  *
 732  ****************************************************************************/
 733
 734 /*
 735  * The address allocator core functions.
 736  *
 737  * called with domain->lock held
 738  */
 739
 740 /*
 741  * This function checks if there is a PTE for a given dma address. If
 742  * there is one, it returns the pointer to it.
 743  */
 744 static u64* fetch_pte(struct protection_domain *domain,
 745                       unsigned long address)
 746 {
 747         u64 *pte;
 748
 749         pte = &domain->pt_root[IOMMU_PTE_L2_INDEX(address)];
 750
 751         if (!IOMMU_PTE_PRESENT(*pte))
 752                 return NULL;
 753
 754         pte = IOMMU_PTE_PAGE(*pte);
 755         pte = &pte[IOMMU_PTE_L1_INDEX(address)];
 756
 757         if (!IOMMU_PTE_PRESENT(*pte))
 758                 return NULL;
 759
 760         pte = IOMMU_PTE_PAGE(*pte);
 761         pte = &pte[IOMMU_PTE_L0_INDEX(address)];
 762
 763         return pte;
 764 }
 765
 766 /*
 767  * This function is used to add a new aperture range to an existing
 768  * aperture in case of dma_ops domain allocation or address allocation
 769  * failure.
 770  */
 771 static int alloc_new_range(struct amd_iommu *iommu,
 772                            struct dma_ops_domain *dma_dom,
 773                            bool populate, gfp_t gfp)
 774 {
 775         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
 776         int i;
 777
 778 #ifdef CONFIG_IOMMU_STRESS
 779         populate = false;
 780 #endif
 781
 782         if (index >= APERTURE_MAX_RANGES)
 783                 return -ENOMEM;
 784
 785         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
 786         if (!dma_dom->aperture[index])
 787                 return -ENOMEM;
 788
 789         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
 790         if (!dma_dom->aperture[index]->bitmap)
 791                 goto out_free;
 792
 793         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
 794
 795         if (populate) {
 796                 unsigned long address = dma_dom->aperture_size;
 797                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
 798                 u64 *pte, *pte_page;
 799
 800                 for (i = 0; i < num_ptes; ++i) {
 801                         pte = alloc_pte(&dma_dom->domain, address,
 802                                         &pte_page, gfp);
 803                         if (!pte)
 804                                 goto out_free;
 805
 806                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
 807
 808                         address += APERTURE_RANGE_SIZE / 64;
 809                 }
 810         }
 811
 812         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
 813
 814         /* Intialize the exclusion range if necessary */
 815         if (iommu->exclusion_start &&
 816             iommu->exclusion_start >= dma_dom->aperture[index]->offset &&
 817             iommu->exclusion_start < dma_dom->aperture_size) {
 818                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 819                 int pages = iommu_num_pages(iommu->exclusion_start,
 820                                             iommu->exclusion_length,
 821                                             PAGE_SIZE);
 822                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 823         }
 824
 825         /*
 826          * Check for areas already mapped as present in the new aperture
 827          * range and mark those pages as reserved in the allocator. Such
 828          * mappings may already exist as a result of requested unity
 829          * mappings for devices.
 830          */
 831         for (i = dma_dom->aperture[index]->offset;
 832              i < dma_dom->aperture_size;
 833              i += PAGE_SIZE) {
 834                 u64 *pte = fetch_pte(&dma_dom->domain, i);
 835                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
 836                         continue;
 837
 838                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
 839         }
 840
 841         return 0;
 842
 843 out_free:
 844         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
 845
 846         kfree(dma_dom->aperture[index]);
 847         dma_dom->aperture[index] = NULL;
 848
 849         return -ENOMEM;
 850 }
 851
 852 static unsigned long dma_ops_area_alloc(struct device *dev,
 853                                         struct dma_ops_domain *dom,
 854                                         unsigned int pages,
 855                                         unsigned long align_mask,
 856                                         u64 dma_mask,
 857                                         unsigned long start)
 858 {
 859         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
 860         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
 861         int i = start >> APERTURE_RANGE_SHIFT;
 862         unsigned long boundary_size;
 863         unsigned long address = -1;
 864         unsigned long limit;
 865
 866         next_bit >>= PAGE_SHIFT;
 867
 868         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 869                         PAGE_SIZE) >> PAGE_SHIFT;
 870
 871         for (;i < max_index; ++i) {
 872                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
 873
 874                 if (dom->aperture[i]->offset >= dma_mask)
 875                         break;
 876
 877                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
 878                                                dma_mask >> PAGE_SHIFT);
 879
 880                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
 881                                            limit, next_bit, pages, 0,
 882                                             boundary_size, align_mask);
 883                 if (address != -1) {
 884                         address = dom->aperture[i]->offset +
 885                                   (address << PAGE_SHIFT);
 886                         dom->next_address = address + (pages << PAGE_SHIFT);
 887                         break;
 888                 }
 889
 890                 next_bit = 0;
 891         }
 892
 893         return address;
 894 }
 895
 896 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 897                                              struct dma_ops_domain *dom,
 898                                              unsigned int pages,
 899                                              unsigned long align_mask,
 900                                              u64 dma_mask)
 901 {
 902         unsigned long address;
 903
 904 #ifdef CONFIG_IOMMU_STRESS
 905         dom->next_address = 0;
 906         dom->need_flush = true;
 907 #endif
 908
 909         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
 910                                      dma_mask, dom->next_address);
 911
 912         if (address == -1) {
 913                 dom->next_address = 0;
 914                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
 915                                              dma_mask, 0);
 916                 dom->need_flush = true;
 917         }
 918
 919         if (unlikely(address == -1))
 920                 address = bad_dma_address;
 921
 922         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 923
 924         return address;
 925 }
 926
 927 /*
 928  * The address free function.
 929  *
 930  * called with domain->lock held
 931  */
 932 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 933                                    unsigned long address,
 934                                    unsigned int pages)
 935 {
 936         unsigned i = address >> APERTURE_RANGE_SHIFT;
 937         struct aperture_range *range = dom->aperture[i];
 938
 939         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
 940
 941 #ifdef CONFIG_IOMMU_STRESS
 942         if (i < 4)
 943                 return;
 944 #endif
 945
 946         if (address >= dom->next_address)
 947                 dom->need_flush = true;
 948
 949         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
 950
 951         iommu_area_free(range->bitmap, address, pages);
 952
 953 }
 954
 955 /****************************************************************************
 956  *
 957  * The next functions belong to the domain allocation. A domain is
 958  * allocated for every IOMMU as the default domain. If device isolation
 959  * is enabled, every device get its own domain. The most important thing
 960  * about domains is the page table mapping the DMA address space they
 961  * contain.
 962  *
 963  ****************************************************************************/
 964
 965 static u16 domain_id_alloc(void)
 966 {
 967         unsigned long flags;
 968         int id;
 969
 970         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 971         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 972         BUG_ON(id == 0);
 973         if (id > 0 && id < MAX_DOMAIN_ID)
 974                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 975         else
 976                 id = 0;
 977         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 978
 979         return id;
 980 }
 981
 982 static void domain_id_free(int id)
 983 {
 984         unsigned long flags;
 985
 986         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 987         if (id > 0 && id < MAX_DOMAIN_ID)
 988                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
 989         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 990 }
 991
 992 /*
 993  * Used to reserve address ranges in the aperture (e.g. for exclusion
 994  * ranges.
 995  */
 996 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 997                                       unsigned long start_page,
 998                                       unsigned int pages)
 999 {
1000         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
1001
1002         if (start_page + pages > last_page)
1003                 pages = last_page - start_page;
1004
1005         for (i = start_page; i < start_page + pages; ++i) {
1006                 int index = i / APERTURE_RANGE_PAGES;
1007                 int page  = i % APERTURE_RANGE_PAGES;
1008                 __set_bit(page, dom->aperture[index]->bitmap);
1009         }
1010 }
1011
1012 static void free_pagetable(struct protection_domain *domain)
1013 {
1014         int i, j;
1015         u64 *p1, *p2, *p3;
1016
1017         p1 = domain->pt_root;
1018
1019         if (!p1)
1020                 return;
1021
1022         for (i = 0; i < 512; ++i) {
1023                 if (!IOMMU_PTE_PRESENT(p1[i]))
1024                         continue;
1025
1026                 p2 = IOMMU_PTE_PAGE(p1[i]);
1027                 for (j = 0; j < 512; ++j) {
1028                         if (!IOMMU_PTE_PRESENT(p2[j]))
1029                                 continue;
1030                         p3 = IOMMU_PTE_PAGE(p2[j]);
1031                         free_page((unsigned long)p3);
1032                 }
1033
1034                 free_page((unsigned long)p2);
1035         }
1036
1037         free_page((unsigned long)p1);
1038
1039         domain->pt_root = NULL;
1040 }
1041
1042 /*
1043  * Free a domain, only used if something went wrong in the
1044  * allocation path and we need to free an already allocated page table
1045  */
1046 static void dma_ops_domain_free(struct dma_ops_domain *dom)
1047 {
1048         int i;
1049
1050         if (!dom)
1051                 return;
1052
1053         free_pagetable(&dom->domain);
1054
1055         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
1056                 if (!dom->aperture[i])
1057                         continue;
1058                 free_page((unsigned long)dom->aperture[i]->bitmap);
1059                 kfree(dom->aperture[i]);
1060         }
1061
1062         kfree(dom);
1063 }
1064
1065 /*
1066  * Allocates a new protection domain usable for the dma_ops functions.
1067  * It also intializes the page table and the address allocator data
1068  * structures required for the dma_ops interface
1069  */
1070 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu)
1071 {
1072         struct dma_ops_domain *dma_dom;
1073
1074         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
1075         if (!dma_dom)
1076                 return NULL;
1077
1078         spin_lock_init(&dma_dom->domain.lock);
1079
1080         dma_dom->domain.id = domain_id_alloc();
1081         if (dma_dom->domain.id == 0)
1082                 goto free_dma_dom;
1083         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
1084         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1085         dma_dom->domain.flags = PD_DMA_OPS_MASK;
1086         dma_dom->domain.priv = dma_dom;
1087         if (!dma_dom->domain.pt_root)
1088                 goto free_dma_dom;
1089
1090         dma_dom->need_flush = false;
1091         dma_dom->target_dev = 0xffff;
1092
1093         if (alloc_new_range(iommu, dma_dom, true, GFP_KERNEL))
1094                 goto free_dma_dom;
1095
1096         /*
1097          * mark the first page as allocated so we never return 0 as
1098          * a valid dma-address. So we can use 0 as error value
1099          */
1100         dma_dom->aperture[0]->bitmap[0] = 1;
1101         dma_dom->next_address = 0;
1102
1103
1104         return dma_dom;
1105
1106 free_dma_dom:
1107         dma_ops_domain_free(dma_dom);
1108
1109         return NULL;
1110 }
1111
1112 /*
1113  * little helper function to check whether a given protection domain is a
1114  * dma_ops domain
1115  */
1116 static bool dma_ops_domain(struct protection_domain *domain)
1117 {
1118         return domain->flags & PD_DMA_OPS_MASK;
1119 }
1120
1121 /*
1122  * Find out the protection domain structure for a given PCI device. This
1123  * will give us the pointer to the page table root for example.
1124  */
1125 static struct protection_domain *domain_for_device(u16 devid)
1126 {
1127         struct protection_domain *dom;
1128         unsigned long flags;
1129
1130         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1131         dom = amd_iommu_pd_table[devid];
1132         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1133
1134         return dom;
1135 }
1136
1137 /*
1138  * If a device is not yet associated with a domain, this function does
1139  * assigns it visible for the hardware
1140  */
1141 static void attach_device(struct amd_iommu *iommu,
1142                           struct protection_domain *domain,
1143                           u16 devid)
1144 {
1145         unsigned long flags;
1146         u64 pte_root = virt_to_phys(domain->pt_root);
1147
1148         domain->dev_cnt += 1;
1149
1150         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1151                     << DEV_ENTRY_MODE_SHIFT;
1152         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1153
1154         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1155         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
1156         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
1157         amd_iommu_dev_table[devid].data[2] = domain->id;
1158
1159         amd_iommu_pd_table[devid] = domain;
1160         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1161
1162        /*
1163         * We might boot into a crash-kernel here. The crashed kernel
1164         * left the caches in the IOMMU dirty. So we have to flush
1165         * here to evict all dirty stuff.
1166         */
1167         iommu_queue_inv_dev_entry(iommu, devid);
1168         iommu_flush_tlb_pde(iommu, domain->id);
1169 }
1170
1171 /*
1172  * Removes a device from a protection domain (unlocked)
1173  */
1174 static void __detach_device(struct protection_domain *domain, u16 devid)
1175 {
1176
1177         /* lock domain */
1178         spin_lock(&domain->lock);
1179
1180         /* remove domain from the lookup table */
1181         amd_iommu_pd_table[devid] = NULL;
1182
1183         /* remove entry from the device table seen by the hardware */
1184         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1185         amd_iommu_dev_table[devid].data[1] = 0;
1186         amd_iommu_dev_table[devid].data[2] = 0;
1187
1188         /* decrease reference counter */
1189         domain->dev_cnt -= 1;
1190
1191         /* ready */
1192         spin_unlock(&domain->lock);
1193 }
1194
1195 /*
1196  * Removes a device from a protection domain (with devtable_lock held)
1197  */
1198 static void detach_device(struct protection_domain *domain, u16 devid)
1199 {
1200         unsigned long flags;
1201
1202         /* lock device table */
1203         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1204         __detach_device(domain, devid);
1205         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1206 }
1207
1208 static int device_change_notifier(struct notifier_block *nb,
1209                                   unsigned long action, void *data)
1210 {
1211         struct device *dev = data;
1212         struct pci_dev *pdev = to_pci_dev(dev);
1213         u16 devid = calc_devid(pdev->bus->number, pdev->devfn);
1214         struct protection_domain *domain;
1215         struct dma_ops_domain *dma_domain;
1216         struct amd_iommu *iommu;
1217         unsigned long flags;
1218
1219         if (devid > amd_iommu_last_bdf)
1220                 goto out;
1221
1222         devid = amd_iommu_alias_table[devid];
1223
1224         iommu = amd_iommu_rlookup_table[devid];
1225         if (iommu == NULL)
1226                 goto out;
1227
1228         domain = domain_for_device(devid);
1229
1230         if (domain && !dma_ops_domain(domain))
1231                 WARN_ONCE(1, "AMD IOMMU WARNING: device %s already bound "
1232                           "to a non-dma-ops domain\n", dev_name(dev));
1233
1234         switch (action) {
1235         case BUS_NOTIFY_UNBOUND_DRIVER:
1236                 if (!domain)
1237                         goto out;
1238                 detach_device(domain, devid);
1239                 break;
1240         case BUS_NOTIFY_ADD_DEVICE:
1241                 /* allocate a protection domain if a device is added */
1242                 dma_domain = find_protection_domain(devid);
1243                 if (dma_domain)
1244                         goto out;
1245                 dma_domain = dma_ops_domain_alloc(iommu);
1246                 if (!dma_domain)
1247                         goto out;
1248                 dma_domain->target_dev = devid;
1249
1250                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1251                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1252                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1253
1254                 break;
1255         default:
1256                 goto out;
1257         }
1258
1259         iommu_queue_inv_dev_entry(iommu, devid);
1260         iommu_completion_wait(iommu);
1261
1262 out:
1263         return 0;
1264 }
1265
1266 static struct notifier_block device_nb = {
1267         .notifier_call = device_change_notifier,
1268 };
1269
1270 /*****************************************************************************
1271  *
1272  * The next functions belong to the dma_ops mapping/unmapping code.
1273  *
1274  *****************************************************************************/
1275
1276 /*
1277  * This function checks if the driver got a valid device from the caller to
1278  * avoid dereferencing invalid pointers.
1279  */
1280 static bool check_device(struct device *dev)
1281 {
1282         if (!dev || !dev->dma_mask)
1283                 return false;
1284
1285         return true;
1286 }
1287
1288 /*
1289  * In this function the list of preallocated protection domains is traversed to
1290  * find the domain for a specific device
1291  */
1292 static struct dma_ops_domain *find_protection_domain(u16 devid)
1293 {
1294         struct dma_ops_domain *entry, *ret = NULL;
1295         unsigned long flags;
1296
1297         if (list_empty(&iommu_pd_list))
1298                 return NULL;
1299
1300         spin_lock_irqsave(&iommu_pd_list_lock, flags);
1301
1302         list_for_each_entry(entry, &iommu_pd_list, list) {
1303                 if (entry->target_dev == devid) {
1304                         ret = entry;
1305                         break;
1306                 }
1307         }
1308
1309         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1310
1311         return ret;
1312 }
1313
1314 /*
1315  * In the dma_ops path we only have the struct device. This function
1316  * finds the corresponding IOMMU, the protection domain and the
1317  * requestor id for a given device.
1318  * If the device is not yet associated with a domain this is also done
1319  * in this function.
1320  */
1321 static int get_device_resources(struct device *dev,
1322                                 struct amd_iommu **iommu,
1323                                 struct protection_domain **domain,
1324                                 u16 *bdf)
1325 {
1326         struct dma_ops_domain *dma_dom;
1327         struct pci_dev *pcidev;
1328         u16 _bdf;
1329
1330         *iommu = NULL;
1331         *domain = NULL;
1332         *bdf = 0xffff;
1333
1334         if (dev->bus != &pci_bus_type)
1335                 return 0;
1336
1337         pcidev = to_pci_dev(dev);
1338         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1339
1340         /* device not translated by any IOMMU in the system? */
1341         if (_bdf > amd_iommu_last_bdf)
1342                 return 0;
1343
1344         *bdf = amd_iommu_alias_table[_bdf];
1345
1346         *iommu = amd_iommu_rlookup_table[*bdf];
1347         if (*iommu == NULL)
1348                 return 0;
1349         *domain = domain_for_device(*bdf);
1350         if (*domain == NULL) {
1351                 dma_dom = find_protection_domain(*bdf);
1352                 if (!dma_dom)
1353                         dma_dom = (*iommu)->default_dom;
1354                 *domain = &dma_dom->domain;
1355                 attach_device(*iommu, *domain, *bdf);
1356                 DUMP_printk("Using protection domain %d for device %s\n",
1357                             (*domain)->id, dev_name(dev));
1358         }
1359
1360         if (domain_for_device(_bdf) == NULL)
1361                 attach_device(*iommu, *domain, _bdf);
1362
1363         return 1;
1364 }
1365
1366 /*
1367  * If the pte_page is not yet allocated this function is called
1368  */
1369 static u64* alloc_pte(struct protection_domain *dom,
1370                       unsigned long address, u64 **pte_page, gfp_t gfp)
1371 {
1372         u64 *pte, *page;
1373
1374         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(address)];
1375
1376         if (!IOMMU_PTE_PRESENT(*pte)) {
1377                 page = (u64 *)get_zeroed_page(gfp);
1378                 if (!page)
1379                         return NULL;
1380                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
1381         }
1382
1383         pte = IOMMU_PTE_PAGE(*pte);
1384         pte = &pte[IOMMU_PTE_L1_INDEX(address)];
1385
1386         if (!IOMMU_PTE_PRESENT(*pte)) {
1387                 page = (u64 *)get_zeroed_page(gfp);
1388                 if (!page)
1389                         return NULL;
1390                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
1391         }
1392
1393         pte = IOMMU_PTE_PAGE(*pte);
1394
1395         if (pte_page)
1396                 *pte_page = pte;
1397
1398         pte = &pte[IOMMU_PTE_L0_INDEX(address)];
1399
1400         return pte;
1401 }
1402
1403 /*
1404  * This function fetches the PTE for a given address in the aperture
1405  */
1406 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1407                             unsigned long address)
1408 {
1409         struct aperture_range *aperture;
1410         u64 *pte, *pte_page;
1411
1412         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1413         if (!aperture)
1414                 return NULL;
1415
1416         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1417         if (!pte) {
1418                 pte = alloc_pte(&dom->domain, address, &pte_page, GFP_ATOMIC);
1419                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1420         } else
1421                 pte += IOMMU_PTE_L0_INDEX(address);
1422
1423         return pte;
1424 }
1425
1426 /*
1427  * This is the generic map function. It maps one 4kb page at paddr to
1428  * the given address in the DMA address space for the domain.
1429  */
1430 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
1431                                      struct dma_ops_domain *dom,
1432                                      unsigned long address,
1433                                      phys_addr_t paddr,
1434                                      int direction)
1435 {
1436         u64 *pte, __pte;
1437
1438         WARN_ON(address > dom->aperture_size);
1439
1440         paddr &= PAGE_MASK;
1441
1442         pte  = dma_ops_get_pte(dom, address);
1443         if (!pte)
1444                 return bad_dma_address;
1445
1446         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1447
1448         if (direction == DMA_TO_DEVICE)
1449                 __pte |= IOMMU_PTE_IR;
1450         else if (direction == DMA_FROM_DEVICE)
1451                 __pte |= IOMMU_PTE_IW;
1452         else if (direction == DMA_BIDIRECTIONAL)
1453                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1454
1455         WARN_ON(*pte);
1456
1457         *pte = __pte;
1458
1459         return (dma_addr_t)address;
1460 }
1461
1462 /*
1463  * The generic unmapping function for on page in the DMA address space.
1464  */
1465 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
1466                                  struct dma_ops_domain *dom,
1467                                  unsigned long address)
1468 {
1469         struct aperture_range *aperture;
1470         u64 *pte;
1471
1472         if (address >= dom->aperture_size)
1473                 return;
1474
1475         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1476         if (!aperture)
1477                 return;
1478
1479         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1480         if (!pte)
1481                 return;
1482
1483         pte += IOMMU_PTE_L0_INDEX(address);
1484
1485         WARN_ON(!*pte);
1486
1487         *pte = 0ULL;
1488 }
1489
1490 /*
1491  * This function contains common code for mapping of a physically
1492  * contiguous memory region into DMA address space. It is used by all
1493  * mapping functions provided with this IOMMU driver.
1494  * Must be called with the domain lock held.
1495  */
1496 static dma_addr_t __map_single(struct device *dev,
1497                                struct amd_iommu *iommu,
1498                                struct dma_ops_domain *dma_dom,
1499                                phys_addr_t paddr,
1500                                size_t size,
1501                                int dir,
1502                                bool align,
1503                                u64 dma_mask)
1504 {
1505         dma_addr_t offset = paddr & ~PAGE_MASK;
1506         dma_addr_t address, start, ret;
1507         unsigned int pages;
1508         unsigned long align_mask = 0;
1509         int i;
1510
1511         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1512         paddr &= PAGE_MASK;
1513
1514         INC_STATS_COUNTER(total_map_requests);
1515
1516         if (pages > 1)
1517                 INC_STATS_COUNTER(cross_page);
1518
1519         if (align)
1520                 align_mask = (1UL << get_order(size)) - 1;
1521
1522 retry:
1523         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1524                                           dma_mask);
1525         if (unlikely(address == bad_dma_address)) {
1526                 /*
1527                  * setting next_address here will let the address
1528                  * allocator only scan the new allocated range in the
1529                  * first run. This is a small optimization.
1530                  */
1531                 dma_dom->next_address = dma_dom->aperture_size;
1532
1533                 if (alloc_new_range(iommu, dma_dom, false, GFP_ATOMIC))
1534                         goto out;
1535
1536                 /*
1537                  * aperture was sucessfully enlarged by 128 MB, try
1538                  * allocation again
1539                  */
1540                 goto retry;
1541         }
1542
1543         start = address;
1544         for (i = 0; i < pages; ++i) {
1545                 ret = dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
1546                 if (ret == bad_dma_address)
1547                         goto out_unmap;
1548
1549                 paddr += PAGE_SIZE;
1550                 start += PAGE_SIZE;
1551         }
1552         address += offset;
1553
1554         ADD_STATS_COUNTER(alloced_io_mem, size);
1555
1556         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1557                 iommu_flush_tlb(iommu, dma_dom->domain.id);
1558                 dma_dom->need_flush = false;
1559         } else if (unlikely(iommu_has_npcache(iommu)))
1560                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
1561
1562 out:
1563         return address;
1564
1565 out_unmap:
1566
1567         for (--i; i >= 0; --i) {
1568                 start -= PAGE_SIZE;
1569                 dma_ops_domain_unmap(iommu, dma_dom, start);
1570         }
1571
1572         dma_ops_free_addresses(dma_dom, address, pages);
1573
1574         return bad_dma_address;
1575 }
1576
1577 /*
1578  * Does the reverse of the __map_single function. Must be called with
1579  * the domain lock held too
1580  */
1581 static void __unmap_single(struct amd_iommu *iommu,
1582                            struct dma_ops_domain *dma_dom,
1583                            dma_addr_t dma_addr,
1584                            size_t size,
1585                            int dir)
1586 {
1587         dma_addr_t i, start;
1588         unsigned int pages;
1589
1590         if ((dma_addr == bad_dma_address) ||
1591             (dma_addr + size > dma_dom->aperture_size))
1592                 return;
1593
1594         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1595         dma_addr &= PAGE_MASK;
1596         start = dma_addr;
1597
1598         for (i = 0; i < pages; ++i) {
1599                 dma_ops_domain_unmap(iommu, dma_dom, start);
1600                 start += PAGE_SIZE;
1601         }
1602
1603         SUB_STATS_COUNTER(alloced_io_mem, size);
1604
1605         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1606
1607         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1608                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
1609                 dma_dom->need_flush = false;
1610         }
1611 }
1612
1613 /*
1614  * The exported map_single function for dma_ops.
1615  */
1616 static dma_addr_t map_page(struct device *dev, struct page *page,
1617                            unsigned long offset, size_t size,
1618                            enum dma_data_direction dir,
1619                            struct dma_attrs *attrs)
1620 {
1621         unsigned long flags;
1622         struct amd_iommu *iommu;
1623         struct protection_domain *domain;
1624         u16 devid;
1625         dma_addr_t addr;
1626         u64 dma_mask;
1627         phys_addr_t paddr = page_to_phys(page) + offset;
1628
1629         INC_STATS_COUNTER(cnt_map_single);
1630
1631         if (!check_device(dev))
1632                 return bad_dma_address;
1633
1634         dma_mask = *dev->dma_mask;
1635
1636         get_device_resources(dev, &iommu, &domain, &devid);
1637
1638         if (iommu == NULL || domain == NULL)
1639                 /* device not handled by any AMD IOMMU */
1640                 return (dma_addr_t)paddr;
1641
1642         if (!dma_ops_domain(domain))
1643                 return bad_dma_address;
1644
1645         spin_lock_irqsave(&domain->lock, flags);
1646         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir, false,
1647                             dma_mask);
1648         if (addr == bad_dma_address)
1649                 goto out;
1650
1651         iommu_completion_wait(iommu);
1652
1653 out:
1654         spin_unlock_irqrestore(&domain->lock, flags);
1655
1656         return addr;
1657 }
1658
1659 /*
1660  * The exported unmap_single function for dma_ops.
1661  */
1662 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
1663                        enum dma_data_direction dir, struct dma_attrs *attrs)
1664 {
1665         unsigned long flags;
1666         struct amd_iommu *iommu;
1667         struct protection_domain *domain;
1668         u16 devid;
1669
1670         INC_STATS_COUNTER(cnt_unmap_single);
1671
1672         if (!check_device(dev) ||
1673             !get_device_resources(dev, &iommu, &domain, &devid))
1674                 /* device not handled by any AMD IOMMU */
1675                 return;
1676
1677         if (!dma_ops_domain(domain))
1678                 return;
1679
1680         spin_lock_irqsave(&domain->lock, flags);
1681
1682         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
1683
1684         iommu_completion_wait(iommu);
1685
1686         spin_unlock_irqrestore(&domain->lock, flags);
1687 }
1688
1689 /*
1690  * This is a special map_sg function which is used if we should map a
1691  * device which is not handled by an AMD IOMMU in the system.
1692  */
1693 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1694                            int nelems, int dir)
1695 {
1696         struct scatterlist *s;
1697         int i;
1698
1699         for_each_sg(sglist, s, nelems, i) {
1700                 s->dma_address = (dma_addr_t)sg_phys(s);
1701                 s->dma_length  = s->length;
1702         }
1703
1704         return nelems;
1705 }
1706
1707 /*
1708  * The exported map_sg function for dma_ops (handles scatter-gather
1709  * lists).
1710  */
1711 static int map_sg(struct device *dev, struct scatterlist *sglist,
1712                   int nelems, enum dma_data_direction dir,
1713                   struct dma_attrs *attrs)
1714 {
1715         unsigned long flags;
1716         struct amd_iommu *iommu;
1717         struct protection_domain *domain;
1718         u16 devid;
1719         int i;
1720         struct scatterlist *s;
1721         phys_addr_t paddr;
1722         int mapped_elems = 0;
1723         u64 dma_mask;
1724
1725         INC_STATS_COUNTER(cnt_map_sg);
1726
1727         if (!check_device(dev))
1728                 return 0;
1729
1730         dma_mask = *dev->dma_mask;
1731
1732         get_device_resources(dev, &iommu, &domain, &devid);
1733
1734         if (!iommu || !domain)
1735                 return map_sg_no_iommu(dev, sglist, nelems, dir);
1736
1737         if (!dma_ops_domain(domain))
1738                 return 0;
1739
1740         spin_lock_irqsave(&domain->lock, flags);
1741
1742         for_each_sg(sglist, s, nelems, i) {
1743                 paddr = sg_phys(s);
1744
1745                 s->dma_address = __map_single(dev, iommu, domain->priv,
1746                                               paddr, s->length, dir, false,
1747                                               dma_mask);
1748
1749                 if (s->dma_address) {
1750                         s->dma_length = s->length;
1751                         mapped_elems++;
1752                 } else
1753                         goto unmap;
1754         }
1755
1756         iommu_completion_wait(iommu);
1757
1758 out:
1759         spin_unlock_irqrestore(&domain->lock, flags);
1760
1761         return mapped_elems;
1762 unmap:
1763         for_each_sg(sglist, s, mapped_elems, i) {
1764                 if (s->dma_address)
1765                         __unmap_single(iommu, domain->priv, s->dma_address,
1766                                        s->dma_length, dir);
1767                 s->dma_address = s->dma_length = 0;
1768         }
1769
1770         mapped_elems = 0;
1771
1772         goto out;
1773 }
1774
1775 /*
1776  * The exported map_sg function for dma_ops (handles scatter-gather
1777  * lists).
1778  */
1779 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
1780                      int nelems, enum dma_data_direction dir,
1781                      struct dma_attrs *attrs)
1782 {
1783         unsigned long flags;
1784         struct amd_iommu *iommu;
1785         struct protection_domain *domain;
1786         struct scatterlist *s;
1787         u16 devid;
1788         int i;
1789
1790         INC_STATS_COUNTER(cnt_unmap_sg);
1791
1792         if (!check_device(dev) ||
1793             !get_device_resources(dev, &iommu, &domain, &devid))
1794                 return;
1795
1796         if (!dma_ops_domain(domain))
1797                 return;
1798
1799         spin_lock_irqsave(&domain->lock, flags);
1800
1801         for_each_sg(sglist, s, nelems, i) {
1802                 __unmap_single(iommu, domain->priv, s->dma_address,
1803                                s->dma_length, dir);
1804                 s->dma_address = s->dma_length = 0;
1805         }
1806
1807         iommu_completion_wait(iommu);
1808
1809         spin_unlock_irqrestore(&domain->lock, flags);
1810 }
1811
1812 /*
1813  * The exported alloc_coherent function for dma_ops.
1814  */
1815 static void *alloc_coherent(struct device *dev, size_t size,
1816                             dma_addr_t *dma_addr, gfp_t flag)
1817 {
1818         unsigned long flags;
1819         void *virt_addr;
1820         struct amd_iommu *iommu;
1821         struct protection_domain *domain;
1822         u16 devid;
1823         phys_addr_t paddr;
1824         u64 dma_mask = dev->coherent_dma_mask;
1825
1826         INC_STATS_COUNTER(cnt_alloc_coherent);
1827
1828         if (!check_device(dev))
1829                 return NULL;
1830
1831         if (!get_device_resources(dev, &iommu, &domain, &devid))
1832                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
1833
1834         flag |= __GFP_ZERO;
1835         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1836         if (!virt_addr)
1837                 return NULL;
1838
1839         paddr = virt_to_phys(virt_addr);
1840
1841         if (!iommu || !domain) {
1842                 *dma_addr = (dma_addr_t)paddr;
1843                 return virt_addr;
1844         }
1845
1846         if (!dma_ops_domain(domain))
1847                 goto out_free;
1848
1849         if (!dma_mask)
1850                 dma_mask = *dev->dma_mask;
1851
1852         spin_lock_irqsave(&domain->lock, flags);
1853
1854         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1855                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
1856
1857         if (*dma_addr == bad_dma_address) {
1858                 spin_unlock_irqrestore(&domain->lock, flags);
1859                 goto out_free;
1860         }
1861
1862         iommu_completion_wait(iommu);
1863
1864         spin_unlock_irqrestore(&domain->lock, flags);
1865
1866         return virt_addr;
1867
1868 out_free:
1869
1870         free_pages((unsigned long)virt_addr, get_order(size));
1871
1872         return NULL;
1873 }
1874
1875 /*
1876  * The exported free_coherent function for dma_ops.
1877  */
1878 static void free_coherent(struct device *dev, size_t size,
1879                           void *virt_addr, dma_addr_t dma_addr)
1880 {
1881         unsigned long flags;
1882         struct amd_iommu *iommu;
1883         struct protection_domain *domain;
1884         u16 devid;
1885
1886         INC_STATS_COUNTER(cnt_free_coherent);
1887
1888         if (!check_device(dev))
1889                 return;
1890
1891         get_device_resources(dev, &iommu, &domain, &devid);
1892
1893         if (!iommu || !domain)
1894                 goto free_mem;
1895
1896         if (!dma_ops_domain(domain))
1897                 goto free_mem;
1898
1899         spin_lock_irqsave(&domain->lock, flags);
1900
1901         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1902
1903         iommu_completion_wait(iommu);
1904
1905         spin_unlock_irqrestore(&domain->lock, flags);
1906
1907 free_mem:
1908         free_pages((unsigned long)virt_addr, get_order(size));
1909 }
1910
1911 /*
1912  * This function is called by the DMA layer to find out if we can handle a
1913  * particular device. It is part of the dma_ops.
1914  */
1915 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
1916 {
1917         u16 bdf;
1918         struct pci_dev *pcidev;
1919
1920         /* No device or no PCI device */
1921         if (!dev || dev->bus != &pci_bus_type)
1922                 return 0;
1923
1924         pcidev = to_pci_dev(dev);
1925
1926         bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1927
1928         /* Out of our scope? */
1929         if (bdf > amd_iommu_last_bdf)
1930                 return 0;
1931
1932         return 1;
1933 }
1934
1935 /*
1936  * The function for pre-allocating protection domains.
1937  *
1938  * If the driver core informs the DMA layer if a driver grabs a device
1939  * we don't need to preallocate the protection domains anymore.
1940  * For now we have to.
1941  */
1942 static void prealloc_protection_domains(void)
1943 {
1944         struct pci_dev *dev = NULL;
1945         struct dma_ops_domain *dma_dom;
1946         struct amd_iommu *iommu;
1947         u16 devid;
1948
1949         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1950                 devid = calc_devid(dev->bus->number, dev->devfn);
1951                 if (devid > amd_iommu_last_bdf)
1952                         continue;
1953                 devid = amd_iommu_alias_table[devid];
1954                 if (domain_for_device(devid))
1955                         continue;
1956                 iommu = amd_iommu_rlookup_table[devid];
1957                 if (!iommu)
1958                         continue;
1959                 dma_dom = dma_ops_domain_alloc(iommu);
1960                 if (!dma_dom)
1961                         continue;
1962                 init_unity_mappings_for_device(dma_dom, devid);
1963                 dma_dom->target_dev = devid;
1964
1965                 list_add_tail(&dma_dom->list, &iommu_pd_list);
1966         }
1967 }
1968
1969 static struct dma_map_ops amd_iommu_dma_ops = {
1970         .alloc_coherent = alloc_coherent,
1971         .free_coherent = free_coherent,
1972         .map_page = map_page,
1973         .unmap_page = unmap_page,
1974         .map_sg = map_sg,
1975         .unmap_sg = unmap_sg,
1976         .dma_supported = amd_iommu_dma_supported,
1977 };
1978
1979 /*
1980  * The function which clues the AMD IOMMU driver into dma_ops.
1981  */
1982 int __init amd_iommu_init_dma_ops(void)
1983 {
1984         struct amd_iommu *iommu;
1985         int ret;
1986
1987         /*
1988          * first allocate a default protection domain for every IOMMU we
1989          * found in the system. Devices not assigned to any other
1990          * protection domain will be assigned to the default one.
1991          */
1992         for_each_iommu(iommu) {
1993                 iommu->default_dom = dma_ops_domain_alloc(iommu);
1994                 if (iommu->default_dom == NULL)
1995                         return -ENOMEM;
1996                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
1997                 ret = iommu_init_unity_mappings(iommu);
1998                 if (ret)
1999                         goto free_domains;
2000         }
2001
2002         /*
2003          * If device isolation is enabled, pre-allocate the protection
2004          * domains for each device.
2005          */
2006         if (amd_iommu_isolate)
2007                 prealloc_protection_domains();
2008
2009         iommu_detected = 1;
2010         force_iommu = 1;
2011         bad_dma_address = 0;
2012 #ifdef CONFIG_GART_IOMMU
2013         gart_iommu_aperture_disabled = 1;
2014         gart_iommu_aperture = 0;
2015 #endif
2016
2017         /* Make the driver finally visible to the drivers */
2018         dma_ops = &amd_iommu_dma_ops;
2019
2020         register_iommu(&amd_iommu_ops);
2021
2022         bus_register_notifier(&pci_bus_type, &device_nb);
2023
2024         amd_iommu_stats_init();
2025
2026         return 0;
2027
2028 free_domains:
2029
2030         for_each_iommu(iommu) {
2031                 if (iommu->default_dom)
2032                         dma_ops_domain_free(iommu->default_dom);
2033         }
2034
2035         return ret;
2036 }
2037
2038 /*****************************************************************************
2039  *
2040  * The following functions belong to the exported interface of AMD IOMMU
2041  *
2042  * This interface allows access to lower level functions of the IOMMU
2043  * like protection domain handling and assignement of devices to domains
2044  * which is not possible with the dma_ops interface.
2045  *
2046  *****************************************************************************/
2047
2048 static void cleanup_domain(struct protection_domain *domain)
2049 {
2050         unsigned long flags;
2051         u16 devid;
2052
2053         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
2054
2055         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid)
2056                 if (amd_iommu_pd_table[devid] == domain)
2057                         __detach_device(domain, devid);
2058
2059         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
2060 }
2061
2062 static int amd_iommu_domain_init(struct iommu_domain *dom)
2063 {
2064         struct protection_domain *domain;
2065
2066         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
2067         if (!domain)
2068                 return -ENOMEM;
2069
2070         spin_lock_init(&domain->lock);
2071         domain->mode = PAGE_MODE_3_LEVEL;
2072         domain->id = domain_id_alloc();
2073         if (!domain->id)
2074                 goto out_free;
2075         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
2076         if (!domain->pt_root)
2077                 goto out_free;
2078
2079         dom->priv = domain;
2080
2081         return 0;
2082
2083 out_free:
2084         kfree(domain);
2085
2086         return -ENOMEM;
2087 }
2088
2089 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
2090 {
2091         struct protection_domain *domain = dom->priv;
2092
2093         if (!domain)
2094                 return;
2095
2096         if (domain->dev_cnt > 0)
2097                 cleanup_domain(domain);
2098
2099         BUG_ON(domain->dev_cnt != 0);
2100
2101         free_pagetable(domain);
2102
2103         domain_id_free(domain->id);
2104
2105         kfree(domain);
2106
2107         dom->priv = NULL;
2108 }
2109
2110 static void amd_iommu_detach_device(struct iommu_domain *dom,
2111                                     struct device *dev)
2112 {
2113         struct protection_domain *domain = dom->priv;
2114         struct amd_iommu *iommu;
2115         struct pci_dev *pdev;
2116         u16 devid;
2117
2118         if (dev->bus != &pci_bus_type)
2119                 return;
2120
2121         pdev = to_pci_dev(dev);
2122
2123         devid = calc_devid(pdev->bus->number, pdev->devfn);
2124
2125         if (devid > 0)
2126                 detach_device(domain, devid);
2127
2128         iommu = amd_iommu_rlookup_table[devid];
2129         if (!iommu)
2130                 return;
2131
2132         iommu_queue_inv_dev_entry(iommu, devid);
2133         iommu_completion_wait(iommu);
2134 }
2135
2136 static int amd_iommu_attach_device(struct iommu_domain *dom,
2137                                    struct device *dev)
2138 {
2139         struct protection_domain *domain = dom->priv;
2140         struct protection_domain *old_domain;
2141         struct amd_iommu *iommu;
2142         struct pci_dev *pdev;
2143         u16 devid;
2144
2145         if (dev->bus != &pci_bus_type)
2146                 return -EINVAL;
2147
2148         pdev = to_pci_dev(dev);
2149
2150         devid = calc_devid(pdev->bus->number, pdev->devfn);
2151
2152         if (devid >= amd_iommu_last_bdf ||
2153                         devid != amd_iommu_alias_table[devid])
2154                 return -EINVAL;
2155
2156         iommu = amd_iommu_rlookup_table[devid];
2157         if (!iommu)
2158                 return -EINVAL;
2159
2160         old_domain = domain_for_device(devid);
2161         if (old_domain)
2162                 detach_device(old_domain, devid);
2163
2164         attach_device(iommu, domain, devid);
2165
2166         iommu_completion_wait(iommu);
2167
2168         return 0;
2169 }
2170
2171 static int amd_iommu_map_range(struct iommu_domain *dom,
2172                                unsigned long iova, phys_addr_t paddr,
2173                                size_t size, int iommu_prot)
2174 {
2175         struct protection_domain *domain = dom->priv;
2176         unsigned long i,  npages = iommu_num_pages(paddr, size, PAGE_SIZE);
2177         int prot = 0;
2178         int ret;
2179
2180         if (iommu_prot & IOMMU_READ)
2181                 prot |= IOMMU_PROT_IR;
2182         if (iommu_prot & IOMMU_WRITE)
2183                 prot |= IOMMU_PROT_IW;
2184
2185         iova  &= PAGE_MASK;
2186         paddr &= PAGE_MASK;
2187
2188         for (i = 0; i < npages; ++i) {
2189                 ret = iommu_map_page(domain, iova, paddr, prot);
2190                 if (ret)
2191                         return ret;
2192
2193                 iova  += PAGE_SIZE;
2194                 paddr += PAGE_SIZE;
2195         }
2196
2197         return 0;
2198 }
2199
2200 static void amd_iommu_unmap_range(struct iommu_domain *dom,
2201                                   unsigned long iova, size_t size)
2202 {
2203
2204         struct protection_domain *domain = dom->priv;
2205         unsigned long i,  npages = iommu_num_pages(iova, size, PAGE_SIZE);
2206
2207         iova  &= PAGE_MASK;
2208
2209         for (i = 0; i < npages; ++i) {
2210                 iommu_unmap_page(domain, iova);
2211                 iova  += PAGE_SIZE;
2212         }
2213
2214         iommu_flush_domain(domain->id);
2215 }
2216
2217 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2218                                           unsigned long iova)
2219 {
2220         struct protection_domain *domain = dom->priv;
2221         unsigned long offset = iova & ~PAGE_MASK;
2222         phys_addr_t paddr;
2223         u64 *pte;
2224
2225         pte = &domain->pt_root[IOMMU_PTE_L2_INDEX(iova)];
2226
2227         if (!IOMMU_PTE_PRESENT(*pte))
2228                 return 0;
2229
2230         pte = IOMMU_PTE_PAGE(*pte);
2231         pte = &pte[IOMMU_PTE_L1_INDEX(iova)];
2232
2233         if (!IOMMU_PTE_PRESENT(*pte))
2234                 return 0;
2235
2236         pte = IOMMU_PTE_PAGE(*pte);
2237         pte = &pte[IOMMU_PTE_L0_INDEX(iova)];
2238
2239         if (!IOMMU_PTE_PRESENT(*pte))
2240                 return 0;
2241
2242         paddr  = *pte & IOMMU_PAGE_MASK;
2243         paddr |= offset;
2244
2245         return paddr;
2246 }
2247
2248 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2249                                     unsigned long cap)
2250 {
2251         return 0;
2252 }
2253
2254 static struct iommu_ops amd_iommu_ops = {
2255         .domain_init = amd_iommu_domain_init,
2256         .domain_destroy = amd_iommu_domain_destroy,
2257         .attach_dev = amd_iommu_attach_device,
2258         .detach_dev = amd_iommu_detach_device,
2259         .map = amd_iommu_map_range,
2260         .unmap = amd_iommu_unmap_range,
2261         .iova_to_phys = amd_iommu_iova_to_phys,
2262         .domain_has_cap = amd_iommu_domain_has_cap,
2263 };
2264