arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/debugfs.h>
  24 #include <linux/scatterlist.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/iommu-helper.h>
  27 #include <linux/iommu.h>
  28 #include <asm/proto.h>
  29 #include <asm/iommu.h>
  30 #include <asm/gart.h>
  31 #include <asm/amd_iommu_types.h>
  32 #include <asm/amd_iommu.h>
  33
  34 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  35
  36 #define EXIT_LOOP_COUNT 10000000
  37
  38 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  39
  40 /* A list of preallocated protection domains */
  41 static LIST_HEAD(iommu_pd_list);
  42 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  43
  44 #ifdef CONFIG_IOMMU_API
  45 static struct iommu_ops amd_iommu_ops;
  46 #endif
  47
  48 /*
  49  * general struct to manage commands send to an IOMMU
  50  */
  51 struct iommu_cmd {
  52         u32 data[4];
  53 };
  54
  55 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  56                              struct unity_map_entry *e);
  57 static struct dma_ops_domain *find_protection_domain(u16 devid);
  58 static u64* alloc_pte(struct protection_domain *dom,
  59                       unsigned long address, u64
  60                       **pte_page, gfp_t gfp);
  61 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
  62                                       unsigned long start_page,
  63                                       unsigned int pages);
  64
  65 #ifdef CONFIG_AMD_IOMMU_STATS
  66
  67 /*
  68  * Initialization code for statistics collection
  69  */
  70
  71 DECLARE_STATS_COUNTER(compl_wait);
  72 DECLARE_STATS_COUNTER(cnt_map_single);
  73 DECLARE_STATS_COUNTER(cnt_unmap_single);
  74 DECLARE_STATS_COUNTER(cnt_map_sg);
  75 DECLARE_STATS_COUNTER(cnt_unmap_sg);
  76 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
  77 DECLARE_STATS_COUNTER(cnt_free_coherent);
  78 DECLARE_STATS_COUNTER(cross_page);
  79 DECLARE_STATS_COUNTER(domain_flush_single);
  80 DECLARE_STATS_COUNTER(domain_flush_all);
  81 DECLARE_STATS_COUNTER(alloced_io_mem);
  82 DECLARE_STATS_COUNTER(total_map_requests);
  83
  84 static struct dentry *stats_dir;
  85 static struct dentry *de_isolate;
  86 static struct dentry *de_fflush;
  87
  88 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
  89 {
  90         if (stats_dir == NULL)
  91                 return;
  92
  93         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
  94                                        &cnt->value);
  95 }
  96
  97 static void amd_iommu_stats_init(void)
  98 {
  99         stats_dir = debugfs_create_dir("amd-iommu", NULL);
 100         if (stats_dir == NULL)
 101                 return;
 102
 103         de_isolate = debugfs_create_bool("isolation", 0444, stats_dir,
 104                                          (u32 *)&amd_iommu_isolate);
 105
 106         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
 107                                          (u32 *)&amd_iommu_unmap_flush);
 108
 109         amd_iommu_stats_add(&compl_wait);
 110         amd_iommu_stats_add(&cnt_map_single);
 111         amd_iommu_stats_add(&cnt_unmap_single);
 112         amd_iommu_stats_add(&cnt_map_sg);
 113         amd_iommu_stats_add(&cnt_unmap_sg);
 114         amd_iommu_stats_add(&cnt_alloc_coherent);
 115         amd_iommu_stats_add(&cnt_free_coherent);
 116         amd_iommu_stats_add(&cross_page);
 117         amd_iommu_stats_add(&domain_flush_single);
 118         amd_iommu_stats_add(&domain_flush_all);
 119         amd_iommu_stats_add(&alloced_io_mem);
 120         amd_iommu_stats_add(&total_map_requests);
 121 }
 122
 123 #endif
 124
 125 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
 126 static int iommu_has_npcache(struct amd_iommu *iommu)
 127 {
 128         return iommu->cap & (1UL << IOMMU_CAP_NPCACHE);
 129 }
 130
 131 /****************************************************************************
 132  *
 133  * Interrupt handling functions
 134  *
 135  ****************************************************************************/
 136
 137 static void iommu_print_event(void *__evt)
 138 {
 139         u32 *event = __evt;
 140         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
 141         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
 142         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
 143         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
 144         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
 145
 146         printk(KERN_ERR "AMD IOMMU: Event logged [");
 147
 148         switch (type) {
 149         case EVENT_TYPE_ILL_DEV:
 150                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
 151                        "address=0x%016llx flags=0x%04x]\n",
 152                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 153                        address, flags);
 154                 break;
 155         case EVENT_TYPE_IO_FAULT:
 156                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
 157                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 158                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 159                        domid, address, flags);
 160                 break;
 161         case EVENT_TYPE_DEV_TAB_ERR:
 162                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 163                        "address=0x%016llx flags=0x%04x]\n",
 164                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 165                        address, flags);
 166                 break;
 167         case EVENT_TYPE_PAGE_TAB_ERR:
 168                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 169                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 170                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 171                        domid, address, flags);
 172                 break;
 173         case EVENT_TYPE_ILL_CMD:
 174                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 175                 break;
 176         case EVENT_TYPE_CMD_HARD_ERR:
 177                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 178                        "flags=0x%04x]\n", address, flags);
 179                 break;
 180         case EVENT_TYPE_IOTLB_INV_TO:
 181                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 182                        "address=0x%016llx]\n",
 183                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 184                        address);
 185                 break;
 186         case EVENT_TYPE_INV_DEV_REQ:
 187                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 188                        "address=0x%016llx flags=0x%04x]\n",
 189                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 190                        address, flags);
 191                 break;
 192         default:
 193                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 194         }
 195 }
 196
 197 static void iommu_poll_events(struct amd_iommu *iommu)
 198 {
 199         u32 head, tail;
 200         unsigned long flags;
 201
 202         spin_lock_irqsave(&iommu->lock, flags);
 203
 204         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 205         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 206
 207         while (head != tail) {
 208                 iommu_print_event(iommu->evt_buf + head);
 209                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 210         }
 211
 212         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 213
 214         spin_unlock_irqrestore(&iommu->lock, flags);
 215 }
 216
 217 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 218 {
 219         struct amd_iommu *iommu;
 220
 221         list_for_each_entry(iommu, &amd_iommu_list, list)
 222                 iommu_poll_events(iommu);
 223
 224         return IRQ_HANDLED;
 225 }
 226
 227 /****************************************************************************
 228  *
 229  * IOMMU command queuing functions
 230  *
 231  ****************************************************************************/
 232
 233 /*
 234  * Writes the command to the IOMMUs command buffer and informs the
 235  * hardware about the new command. Must be called with iommu->lock held.
 236  */
 237 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 238 {
 239         u32 tail, head;
 240         u8 *target;
 241
 242         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 243         target = iommu->cmd_buf + tail;
 244         memcpy_toio(target, cmd, sizeof(*cmd));
 245         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 246         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 247         if (tail == head)
 248                 return -ENOMEM;
 249         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 250
 251         return 0;
 252 }
 253
 254 /*
 255  * General queuing function for commands. Takes iommu->lock and calls
 256  * __iommu_queue_command().
 257  */
 258 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 259 {
 260         unsigned long flags;
 261         int ret;
 262
 263         spin_lock_irqsave(&iommu->lock, flags);
 264         ret = __iommu_queue_command(iommu, cmd);
 265         if (!ret)
 266                 iommu->need_sync = true;
 267         spin_unlock_irqrestore(&iommu->lock, flags);
 268
 269         return ret;
 270 }
 271
 272 /*
 273  * This function waits until an IOMMU has completed a completion
 274  * wait command
 275  */
 276 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 277 {
 278         int ready = 0;
 279         unsigned status = 0;
 280         unsigned long i = 0;
 281
 282         INC_STATS_COUNTER(compl_wait);
 283
 284         while (!ready && (i < EXIT_LOOP_COUNT)) {
 285                 ++i;
 286                 /* wait for the bit to become one */
 287                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 288                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 289         }
 290
 291         /* set bit back to zero */
 292         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 293         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 294
 295         if (unlikely(i == EXIT_LOOP_COUNT))
 296                 panic("AMD IOMMU: Completion wait loop failed\n");
 297 }
 298
 299 /*
 300  * This function queues a completion wait command into the command
 301  * buffer of an IOMMU
 302  */
 303 static int __iommu_completion_wait(struct amd_iommu *iommu)
 304 {
 305         struct iommu_cmd cmd;
 306
 307          memset(&cmd, 0, sizeof(cmd));
 308          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 309          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 310
 311          return __iommu_queue_command(iommu, &cmd);
 312 }
 313
 314 /*
 315  * This function is called whenever we need to ensure that the IOMMU has
 316  * completed execution of all commands we sent. It sends a
 317  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 318  * us about that by writing a value to a physical address we pass with
 319  * the command.
 320  */
 321 static int iommu_completion_wait(struct amd_iommu *iommu)
 322 {
 323         int ret = 0;
 324         unsigned long flags;
 325
 326         spin_lock_irqsave(&iommu->lock, flags);
 327
 328         if (!iommu->need_sync)
 329                 goto out;
 330
 331         ret = __iommu_completion_wait(iommu);
 332
 333         iommu->need_sync = false;
 334
 335         if (ret)
 336                 goto out;
 337
 338         __iommu_wait_for_completion(iommu);
 339
 340 out:
 341         spin_unlock_irqrestore(&iommu->lock, flags);
 342
 343         return 0;
 344 }
 345
 346 /*
 347  * Command send function for invalidating a device table entry
 348  */
 349 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 350 {
 351         struct iommu_cmd cmd;
 352         int ret;
 353
 354         BUG_ON(iommu == NULL);
 355
 356         memset(&cmd, 0, sizeof(cmd));
 357         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 358         cmd.data[0] = devid;
 359
 360         ret = iommu_queue_command(iommu, &cmd);
 361
 362         return ret;
 363 }
 364
 365 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 366                                           u16 domid, int pde, int s)
 367 {
 368         memset(cmd, 0, sizeof(*cmd));
 369         address &= PAGE_MASK;
 370         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 371         cmd->data[1] |= domid;
 372         cmd->data[2] = lower_32_bits(address);
 373         cmd->data[3] = upper_32_bits(address);
 374         if (s) /* size bit - we flush more than one 4kb page */
 375                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 376         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 377                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 378 }
 379
 380 /*
 381  * Generic command send function for invalidaing TLB entries
 382  */
 383 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 384                 u64 address, u16 domid, int pde, int s)
 385 {
 386         struct iommu_cmd cmd;
 387         int ret;
 388
 389         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
 390
 391         ret = iommu_queue_command(iommu, &cmd);
 392
 393         return ret;
 394 }
 395
 396 /*
 397  * TLB invalidation function which is called from the mapping functions.
 398  * It invalidates a single PTE if the range to flush is within a single
 399  * page. Otherwise it flushes the whole TLB of the IOMMU.
 400  */
 401 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 402                 u64 address, size_t size)
 403 {
 404         int s = 0;
 405         unsigned pages = iommu_num_pages(address, size, PAGE_SIZE);
 406
 407         address &= PAGE_MASK;
 408
 409         if (pages > 1) {
 410                 /*
 411                  * If we have to flush more than one page, flush all
 412                  * TLB entries for this domain
 413                  */
 414                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 415                 s = 1;
 416         }
 417
 418         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 419
 420         return 0;
 421 }
 422
 423 /* Flush the whole IO/TLB for a given protection domain */
 424 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 425 {
 426         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 427
 428         INC_STATS_COUNTER(domain_flush_single);
 429
 430         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 431 }
 432
 433 /*
 434  * This function is used to flush the IO/TLB for a given protection domain
 435  * on every IOMMU in the system
 436  */
 437 static void iommu_flush_domain(u16 domid)
 438 {
 439         unsigned long flags;
 440         struct amd_iommu *iommu;
 441         struct iommu_cmd cmd;
 442
 443         INC_STATS_COUNTER(domain_flush_all);
 444
 445         __iommu_build_inv_iommu_pages(&cmd, CMD_INV_IOMMU_ALL_PAGES_ADDRESS,
 446                                       domid, 1, 1);
 447
 448         list_for_each_entry(iommu, &amd_iommu_list, list) {
 449                 spin_lock_irqsave(&iommu->lock, flags);
 450                 __iommu_queue_command(iommu, &cmd);
 451                 __iommu_completion_wait(iommu);
 452                 __iommu_wait_for_completion(iommu);
 453                 spin_unlock_irqrestore(&iommu->lock, flags);
 454         }
 455 }
 456
 457 /****************************************************************************
 458  *
 459  * The functions below are used the create the page table mappings for
 460  * unity mapped regions.
 461  *
 462  ****************************************************************************/
 463
 464 /*
 465  * Generic mapping functions. It maps a physical address into a DMA
 466  * address space. It allocates the page table pages if necessary.
 467  * In the future it can be extended to a generic mapping function
 468  * supporting all features of AMD IOMMU page tables like level skipping
 469  * and full 64 bit address spaces.
 470  */
 471 static int iommu_map_page(struct protection_domain *dom,
 472                           unsigned long bus_addr,
 473                           unsigned long phys_addr,
 474                           int prot)
 475 {
 476         u64 __pte, *pte;
 477
 478         bus_addr  = PAGE_ALIGN(bus_addr);
 479         phys_addr = PAGE_ALIGN(phys_addr);
 480
 481         /* only support 512GB address spaces for now */
 482         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 483                 return -EINVAL;
 484
 485         pte = alloc_pte(dom, bus_addr, NULL, GFP_KERNEL);
 486
 487         if (IOMMU_PTE_PRESENT(*pte))
 488                 return -EBUSY;
 489
 490         __pte = phys_addr | IOMMU_PTE_P;
 491         if (prot & IOMMU_PROT_IR)
 492                 __pte |= IOMMU_PTE_IR;
 493         if (prot & IOMMU_PROT_IW)
 494                 __pte |= IOMMU_PTE_IW;
 495
 496         *pte = __pte;
 497
 498         return 0;
 499 }
 500
 501 static void iommu_unmap_page(struct protection_domain *dom,
 502                              unsigned long bus_addr)
 503 {
 504         u64 *pte;
 505
 506         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 507
 508         if (!IOMMU_PTE_PRESENT(*pte))
 509                 return;
 510
 511         pte = IOMMU_PTE_PAGE(*pte);
 512         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 513
 514         if (!IOMMU_PTE_PRESENT(*pte))
 515                 return;
 516
 517         pte = IOMMU_PTE_PAGE(*pte);
 518         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 519
 520         *pte = 0;
 521 }
 522
 523 /*
 524  * This function checks if a specific unity mapping entry is needed for
 525  * this specific IOMMU.
 526  */
 527 static int iommu_for_unity_map(struct amd_iommu *iommu,
 528                                struct unity_map_entry *entry)
 529 {
 530         u16 bdf, i;
 531
 532         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 533                 bdf = amd_iommu_alias_table[i];
 534                 if (amd_iommu_rlookup_table[bdf] == iommu)
 535                         return 1;
 536         }
 537
 538         return 0;
 539 }
 540
 541 /*
 542  * Init the unity mappings for a specific IOMMU in the system
 543  *
 544  * Basically iterates over all unity mapping entries and applies them to
 545  * the default domain DMA of that IOMMU if necessary.
 546  */
 547 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 548 {
 549         struct unity_map_entry *entry;
 550         int ret;
 551
 552         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 553                 if (!iommu_for_unity_map(iommu, entry))
 554                         continue;
 555                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 556                 if (ret)
 557                         return ret;
 558         }
 559
 560         return 0;
 561 }
 562
 563 /*
 564  * This function actually applies the mapping to the page table of the
 565  * dma_ops domain.
 566  */
 567 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 568                              struct unity_map_entry *e)
 569 {
 570         u64 addr;
 571         int ret;
 572
 573         for (addr = e->address_start; addr < e->address_end;
 574              addr += PAGE_SIZE) {
 575                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot);
 576                 if (ret)
 577                         return ret;
 578                 /*
 579                  * if unity mapping is in aperture range mark the page
 580                  * as allocated in the aperture
 581                  */
 582                 if (addr < dma_dom->aperture_size)
 583                         __set_bit(addr >> PAGE_SHIFT,
 584                                   dma_dom->aperture[0]->bitmap);
 585         }
 586
 587         return 0;
 588 }
 589
 590 /*
 591  * Inits the unity mappings required for a specific device
 592  */
 593 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 594                                           u16 devid)
 595 {
 596         struct unity_map_entry *e;
 597         int ret;
 598
 599         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 600                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 601                         continue;
 602                 ret = dma_ops_unity_map(dma_dom, e);
 603                 if (ret)
 604                         return ret;
 605         }
 606
 607         return 0;
 608 }
 609
 610 /****************************************************************************
 611  *
 612  * The next functions belong to the address allocator for the dma_ops
 613  * interface functions. They work like the allocators in the other IOMMU
 614  * drivers. Its basically a bitmap which marks the allocated pages in
 615  * the aperture. Maybe it could be enhanced in the future to a more
 616  * efficient allocator.
 617  *
 618  ****************************************************************************/
 619
 620 /*
 621  * The address allocator core functions.
 622  *
 623  * called with domain->lock held
 624  */
 625
 626 /*
 627  * This function checks if there is a PTE for a given dma address. If
 628  * there is one, it returns the pointer to it.
 629  */
 630 static u64* fetch_pte(struct protection_domain *domain,
 631                       unsigned long address)
 632 {
 633         u64 *pte;
 634
 635         pte = &domain->pt_root[IOMMU_PTE_L2_INDEX(address)];
 636
 637         if (!IOMMU_PTE_PRESENT(*pte))
 638                 return NULL;
 639
 640         pte = IOMMU_PTE_PAGE(*pte);
 641         pte = &pte[IOMMU_PTE_L1_INDEX(address)];
 642
 643         if (!IOMMU_PTE_PRESENT(*pte))
 644                 return NULL;
 645
 646         pte = IOMMU_PTE_PAGE(*pte);
 647         pte = &pte[IOMMU_PTE_L0_INDEX(address)];
 648
 649         return pte;
 650 }
 651
 652 /*
 653  * This function is used to add a new aperture range to an existing
 654  * aperture in case of dma_ops domain allocation or address allocation
 655  * failure.
 656  */
 657 static int alloc_new_range(struct amd_iommu *iommu,
 658                            struct dma_ops_domain *dma_dom,
 659                            bool populate, gfp_t gfp)
 660 {
 661         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
 662         int i;
 663
 664         if (index >= APERTURE_MAX_RANGES)
 665                 return -ENOMEM;
 666
 667         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
 668         if (!dma_dom->aperture[index])
 669                 return -ENOMEM;
 670
 671         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
 672         if (!dma_dom->aperture[index]->bitmap)
 673                 goto out_free;
 674
 675         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
 676
 677         if (populate) {
 678                 unsigned long address = dma_dom->aperture_size;
 679                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
 680                 u64 *pte, *pte_page;
 681
 682                 for (i = 0; i < num_ptes; ++i) {
 683                         pte = alloc_pte(&dma_dom->domain, address,
 684                                         &pte_page, gfp);
 685                         if (!pte)
 686                                 goto out_free;
 687
 688                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
 689
 690                         address += APERTURE_RANGE_SIZE / 64;
 691                 }
 692         }
 693
 694         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
 695
 696         /* Intialize the exclusion range if necessary */
 697         if (iommu->exclusion_start &&
 698             iommu->exclusion_start >= dma_dom->aperture[index]->offset &&
 699             iommu->exclusion_start < dma_dom->aperture_size) {
 700                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 701                 int pages = iommu_num_pages(iommu->exclusion_start,
 702                                             iommu->exclusion_length,
 703                                             PAGE_SIZE);
 704                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 705         }
 706
 707         /*
 708          * Check for areas already mapped as present in the new aperture
 709          * range and mark those pages as reserved in the allocator. Such
 710          * mappings may already exist as a result of requested unity
 711          * mappings for devices.
 712          */
 713         for (i = dma_dom->aperture[index]->offset;
 714              i < dma_dom->aperture_size;
 715              i += PAGE_SIZE) {
 716                 u64 *pte = fetch_pte(&dma_dom->domain, i);
 717                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
 718                         continue;
 719
 720                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
 721         }
 722
 723         return 0;
 724
 725 out_free:
 726         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
 727
 728         kfree(dma_dom->aperture[index]);
 729         dma_dom->aperture[index] = NULL;
 730
 731         return -ENOMEM;
 732 }
 733
 734 static unsigned long dma_ops_area_alloc(struct device *dev,
 735                                         struct dma_ops_domain *dom,
 736                                         unsigned int pages,
 737                                         unsigned long align_mask,
 738                                         u64 dma_mask,
 739                                         unsigned long start)
 740 {
 741         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
 742         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
 743         int i = start >> APERTURE_RANGE_SHIFT;
 744         unsigned long boundary_size;
 745         unsigned long address = -1;
 746         unsigned long limit;
 747
 748         next_bit >>= PAGE_SHIFT;
 749
 750         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 751                         PAGE_SIZE) >> PAGE_SHIFT;
 752
 753         for (;i < max_index; ++i) {
 754                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
 755
 756                 if (dom->aperture[i]->offset >= dma_mask)
 757                         break;
 758
 759                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
 760                                                dma_mask >> PAGE_SHIFT);
 761
 762                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
 763                                            limit, next_bit, pages, 0,
 764                                             boundary_size, align_mask);
 765                 if (address != -1) {
 766                         address = dom->aperture[i]->offset +
 767                                   (address << PAGE_SHIFT);
 768                         dom->next_address = address + (pages << PAGE_SHIFT);
 769                         break;
 770                 }
 771
 772                 next_bit = 0;
 773         }
 774
 775         return address;
 776 }
 777
 778 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 779                                              struct dma_ops_domain *dom,
 780                                              unsigned int pages,
 781                                              unsigned long align_mask,
 782                                              u64 dma_mask)
 783 {
 784         unsigned long address;
 785
 786         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
 787                                      dma_mask, dom->next_address);
 788
 789         if (address == -1) {
 790                 dom->next_address = 0;
 791                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
 792                                              dma_mask, 0);
 793                 dom->need_flush = true;
 794         }
 795
 796         if (unlikely(address == -1))
 797                 address = bad_dma_address;
 798
 799         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 800
 801         return address;
 802 }
 803
 804 /*
 805  * The address free function.
 806  *
 807  * called with domain->lock held
 808  */
 809 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 810                                    unsigned long address,
 811                                    unsigned int pages)
 812 {
 813         unsigned i = address >> APERTURE_RANGE_SHIFT;
 814         struct aperture_range *range = dom->aperture[i];
 815
 816         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
 817
 818         if (address >= dom->next_address)
 819                 dom->need_flush = true;
 820
 821         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
 822
 823         iommu_area_free(range->bitmap, address, pages);
 824
 825 }
 826
 827 /****************************************************************************
 828  *
 829  * The next functions belong to the domain allocation. A domain is
 830  * allocated for every IOMMU as the default domain. If device isolation
 831  * is enabled, every device get its own domain. The most important thing
 832  * about domains is the page table mapping the DMA address space they
 833  * contain.
 834  *
 835  ****************************************************************************/
 836
 837 static u16 domain_id_alloc(void)
 838 {
 839         unsigned long flags;
 840         int id;
 841
 842         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 843         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 844         BUG_ON(id == 0);
 845         if (id > 0 && id < MAX_DOMAIN_ID)
 846                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 847         else
 848                 id = 0;
 849         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 850
 851         return id;
 852 }
 853
 854 static void domain_id_free(int id)
 855 {
 856         unsigned long flags;
 857
 858         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 859         if (id > 0 && id < MAX_DOMAIN_ID)
 860                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
 861         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 862 }
 863
 864 /*
 865  * Used to reserve address ranges in the aperture (e.g. for exclusion
 866  * ranges.
 867  */
 868 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 869                                       unsigned long start_page,
 870                                       unsigned int pages)
 871 {
 872         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
 873
 874         if (start_page + pages > last_page)
 875                 pages = last_page - start_page;
 876
 877         for (i = start_page; i < start_page + pages; ++i) {
 878                 int index = i / APERTURE_RANGE_PAGES;
 879                 int page  = i % APERTURE_RANGE_PAGES;
 880                 __set_bit(page, dom->aperture[index]->bitmap);
 881         }
 882 }
 883
 884 static void free_pagetable(struct protection_domain *domain)
 885 {
 886         int i, j;
 887         u64 *p1, *p2, *p3;
 888
 889         p1 = domain->pt_root;
 890
 891         if (!p1)
 892                 return;
 893
 894         for (i = 0; i < 512; ++i) {
 895                 if (!IOMMU_PTE_PRESENT(p1[i]))
 896                         continue;
 897
 898                 p2 = IOMMU_PTE_PAGE(p1[i]);
 899                 for (j = 0; j < 512; ++j) {
 900                         if (!IOMMU_PTE_PRESENT(p2[j]))
 901                                 continue;
 902                         p3 = IOMMU_PTE_PAGE(p2[j]);
 903                         free_page((unsigned long)p3);
 904                 }
 905
 906                 free_page((unsigned long)p2);
 907         }
 908
 909         free_page((unsigned long)p1);
 910
 911         domain->pt_root = NULL;
 912 }
 913
 914 /*
 915  * Free a domain, only used if something went wrong in the
 916  * allocation path and we need to free an already allocated page table
 917  */
 918 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 919 {
 920         int i;
 921
 922         if (!dom)
 923                 return;
 924
 925         free_pagetable(&dom->domain);
 926
 927         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
 928                 if (!dom->aperture[i])
 929                         continue;
 930                 free_page((unsigned long)dom->aperture[i]->bitmap);
 931                 kfree(dom->aperture[i]);
 932         }
 933
 934         kfree(dom);
 935 }
 936
 937 /*
 938  * Allocates a new protection domain usable for the dma_ops functions.
 939  * It also intializes the page table and the address allocator data
 940  * structures required for the dma_ops interface
 941  */
 942 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 943                                                    unsigned order)
 944 {
 945         struct dma_ops_domain *dma_dom;
 946
 947         /*
 948          * Currently the DMA aperture must be between 32 MB and 1GB in size
 949          */
 950         if ((order < 25) || (order > 30))
 951                 return NULL;
 952
 953         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 954         if (!dma_dom)
 955                 return NULL;
 956
 957         spin_lock_init(&dma_dom->domain.lock);
 958
 959         dma_dom->domain.id = domain_id_alloc();
 960         if (dma_dom->domain.id == 0)
 961                 goto free_dma_dom;
 962         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 963         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 964         dma_dom->domain.flags = PD_DMA_OPS_MASK;
 965         dma_dom->domain.priv = dma_dom;
 966         if (!dma_dom->domain.pt_root)
 967                 goto free_dma_dom;
 968
 969         dma_dom->need_flush = false;
 970         dma_dom->target_dev = 0xffff;
 971
 972         if (alloc_new_range(iommu, dma_dom, true, GFP_KERNEL))
 973                 goto free_dma_dom;
 974
 975         /*
 976          * mark the first page as allocated so we never return 0 as
 977          * a valid dma-address. So we can use 0 as error value
 978          */
 979         dma_dom->aperture[0]->bitmap[0] = 1;
 980         dma_dom->next_address = 0;
 981
 982
 983         return dma_dom;
 984
 985 free_dma_dom:
 986         dma_ops_domain_free(dma_dom);
 987
 988         return NULL;
 989 }
 990
 991 /*
 992  * little helper function to check whether a given protection domain is a
 993  * dma_ops domain
 994  */
 995 static bool dma_ops_domain(struct protection_domain *domain)
 996 {
 997         return domain->flags & PD_DMA_OPS_MASK;
 998 }
 999
1000 /*
1001  * Find out the protection domain structure for a given PCI device. This
1002  * will give us the pointer to the page table root for example.
1003  */
1004 static struct protection_domain *domain_for_device(u16 devid)
1005 {
1006         struct protection_domain *dom;
1007         unsigned long flags;
1008
1009         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1010         dom = amd_iommu_pd_table[devid];
1011         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1012
1013         return dom;
1014 }
1015
1016 /*
1017  * If a device is not yet associated with a domain, this function does
1018  * assigns it visible for the hardware
1019  */
1020 static void attach_device(struct amd_iommu *iommu,
1021                           struct protection_domain *domain,
1022                           u16 devid)
1023 {
1024         unsigned long flags;
1025         u64 pte_root = virt_to_phys(domain->pt_root);
1026
1027         domain->dev_cnt += 1;
1028
1029         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1030                     << DEV_ENTRY_MODE_SHIFT;
1031         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1032
1033         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1034         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
1035         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
1036         amd_iommu_dev_table[devid].data[2] = domain->id;
1037
1038         amd_iommu_pd_table[devid] = domain;
1039         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1040
1041         iommu_queue_inv_dev_entry(iommu, devid);
1042 }
1043
1044 /*
1045  * Removes a device from a protection domain (unlocked)
1046  */
1047 static void __detach_device(struct protection_domain *domain, u16 devid)
1048 {
1049
1050         /* lock domain */
1051         spin_lock(&domain->lock);
1052
1053         /* remove domain from the lookup table */
1054         amd_iommu_pd_table[devid] = NULL;
1055
1056         /* remove entry from the device table seen by the hardware */
1057         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1058         amd_iommu_dev_table[devid].data[1] = 0;
1059         amd_iommu_dev_table[devid].data[2] = 0;
1060
1061         /* decrease reference counter */
1062         domain->dev_cnt -= 1;
1063
1064         /* ready */
1065         spin_unlock(&domain->lock);
1066 }
1067
1068 /*
1069  * Removes a device from a protection domain (with devtable_lock held)
1070  */
1071 static void detach_device(struct protection_domain *domain, u16 devid)
1072 {
1073         unsigned long flags;
1074
1075         /* lock device table */
1076         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1077         __detach_device(domain, devid);
1078         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1079 }
1080
1081 static int device_change_notifier(struct notifier_block *nb,
1082                                   unsigned long action, void *data)
1083 {
1084         struct device *dev = data;
1085         struct pci_dev *pdev = to_pci_dev(dev);
1086         u16 devid = calc_devid(pdev->bus->number, pdev->devfn);
1087         struct protection_domain *domain;
1088         struct dma_ops_domain *dma_domain;
1089         struct amd_iommu *iommu;
1090         int order = amd_iommu_aperture_order;
1091         unsigned long flags;
1092
1093         if (devid > amd_iommu_last_bdf)
1094                 goto out;
1095
1096         devid = amd_iommu_alias_table[devid];
1097
1098         iommu = amd_iommu_rlookup_table[devid];
1099         if (iommu == NULL)
1100                 goto out;
1101
1102         domain = domain_for_device(devid);
1103
1104         if (domain && !dma_ops_domain(domain))
1105                 WARN_ONCE(1, "AMD IOMMU WARNING: device %s already bound "
1106                           "to a non-dma-ops domain\n", dev_name(dev));
1107
1108         switch (action) {
1109         case BUS_NOTIFY_BOUND_DRIVER:
1110                 if (domain)
1111                         goto out;
1112                 dma_domain = find_protection_domain(devid);
1113                 if (!dma_domain)
1114                         dma_domain = iommu->default_dom;
1115                 attach_device(iommu, &dma_domain->domain, devid);
1116                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
1117                        "device %s\n", dma_domain->domain.id, dev_name(dev));
1118                 break;
1119         case BUS_NOTIFY_UNBIND_DRIVER:
1120                 if (!domain)
1121                         goto out;
1122                 detach_device(domain, devid);
1123                 break;
1124         case BUS_NOTIFY_ADD_DEVICE:
1125                 /* allocate a protection domain if a device is added */
1126                 dma_domain = find_protection_domain(devid);
1127                 if (dma_domain)
1128                         goto out;
1129                 dma_domain = dma_ops_domain_alloc(iommu, order);
1130                 if (!dma_domain)
1131                         goto out;
1132                 dma_domain->target_dev = devid;
1133
1134                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1135                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1136                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1137
1138                 break;
1139         default:
1140                 goto out;
1141         }
1142
1143         iommu_queue_inv_dev_entry(iommu, devid);
1144         iommu_completion_wait(iommu);
1145
1146 out:
1147         return 0;
1148 }
1149
1150 struct notifier_block device_nb = {
1151         .notifier_call = device_change_notifier,
1152 };
1153
1154 /*****************************************************************************
1155  *
1156  * The next functions belong to the dma_ops mapping/unmapping code.
1157  *
1158  *****************************************************************************/
1159
1160 /*
1161  * This function checks if the driver got a valid device from the caller to
1162  * avoid dereferencing invalid pointers.
1163  */
1164 static bool check_device(struct device *dev)
1165 {
1166         if (!dev || !dev->dma_mask)
1167                 return false;
1168
1169         return true;
1170 }
1171
1172 /*
1173  * In this function the list of preallocated protection domains is traversed to
1174  * find the domain for a specific device
1175  */
1176 static struct dma_ops_domain *find_protection_domain(u16 devid)
1177 {
1178         struct dma_ops_domain *entry, *ret = NULL;
1179         unsigned long flags;
1180
1181         if (list_empty(&iommu_pd_list))
1182                 return NULL;
1183
1184         spin_lock_irqsave(&iommu_pd_list_lock, flags);
1185
1186         list_for_each_entry(entry, &iommu_pd_list, list) {
1187                 if (entry->target_dev == devid) {
1188                         ret = entry;
1189                         break;
1190                 }
1191         }
1192
1193         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1194
1195         return ret;
1196 }
1197
1198 /*
1199  * In the dma_ops path we only have the struct device. This function
1200  * finds the corresponding IOMMU, the protection domain and the
1201  * requestor id for a given device.
1202  * If the device is not yet associated with a domain this is also done
1203  * in this function.
1204  */
1205 static int get_device_resources(struct device *dev,
1206                                 struct amd_iommu **iommu,
1207                                 struct protection_domain **domain,
1208                                 u16 *bdf)
1209 {
1210         struct dma_ops_domain *dma_dom;
1211         struct pci_dev *pcidev;
1212         u16 _bdf;
1213
1214         *iommu = NULL;
1215         *domain = NULL;
1216         *bdf = 0xffff;
1217
1218         if (dev->bus != &pci_bus_type)
1219                 return 0;
1220
1221         pcidev = to_pci_dev(dev);
1222         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1223
1224         /* device not translated by any IOMMU in the system? */
1225         if (_bdf > amd_iommu_last_bdf)
1226                 return 0;
1227
1228         *bdf = amd_iommu_alias_table[_bdf];
1229
1230         *iommu = amd_iommu_rlookup_table[*bdf];
1231         if (*iommu == NULL)
1232                 return 0;
1233         *domain = domain_for_device(*bdf);
1234         if (*domain == NULL) {
1235                 dma_dom = find_protection_domain(*bdf);
1236                 if (!dma_dom)
1237                         dma_dom = (*iommu)->default_dom;
1238                 *domain = &dma_dom->domain;
1239                 attach_device(*iommu, *domain, *bdf);
1240                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
1241                                 "device %s\n", (*domain)->id, dev_name(dev));
1242         }
1243
1244         if (domain_for_device(_bdf) == NULL)
1245                 attach_device(*iommu, *domain, _bdf);
1246
1247         return 1;
1248 }
1249
1250 /*
1251  * If the pte_page is not yet allocated this function is called
1252  */
1253 static u64* alloc_pte(struct protection_domain *dom,
1254                       unsigned long address, u64 **pte_page, gfp_t gfp)
1255 {
1256         u64 *pte, *page;
1257
1258         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(address)];
1259
1260         if (!IOMMU_PTE_PRESENT(*pte)) {
1261                 page = (u64 *)get_zeroed_page(gfp);
1262                 if (!page)
1263                         return NULL;
1264                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
1265         }
1266
1267         pte = IOMMU_PTE_PAGE(*pte);
1268         pte = &pte[IOMMU_PTE_L1_INDEX(address)];
1269
1270         if (!IOMMU_PTE_PRESENT(*pte)) {
1271                 page = (u64 *)get_zeroed_page(gfp);
1272                 if (!page)
1273                         return NULL;
1274                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
1275         }
1276
1277         pte = IOMMU_PTE_PAGE(*pte);
1278
1279         if (pte_page)
1280                 *pte_page = pte;
1281
1282         pte = &pte[IOMMU_PTE_L0_INDEX(address)];
1283
1284         return pte;
1285 }
1286
1287 /*
1288  * This function fetches the PTE for a given address in the aperture
1289  */
1290 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1291                             unsigned long address)
1292 {
1293         struct aperture_range *aperture;
1294         u64 *pte, *pte_page;
1295
1296         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1297         if (!aperture)
1298                 return NULL;
1299
1300         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1301         if (!pte) {
1302                 pte = alloc_pte(&dom->domain, address, &pte_page, GFP_ATOMIC);
1303                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1304         } else
1305                 pte += IOMMU_PTE_L0_INDEX(address);
1306
1307         return pte;
1308 }
1309
1310 /*
1311  * This is the generic map function. It maps one 4kb page at paddr to
1312  * the given address in the DMA address space for the domain.
1313  */
1314 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
1315                                      struct dma_ops_domain *dom,
1316                                      unsigned long address,
1317                                      phys_addr_t paddr,
1318                                      int direction)
1319 {
1320         u64 *pte, __pte;
1321
1322         WARN_ON(address > dom->aperture_size);
1323
1324         paddr &= PAGE_MASK;
1325
1326         pte  = dma_ops_get_pte(dom, address);
1327         if (!pte)
1328                 return bad_dma_address;
1329
1330         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1331
1332         if (direction == DMA_TO_DEVICE)
1333                 __pte |= IOMMU_PTE_IR;
1334         else if (direction == DMA_FROM_DEVICE)
1335                 __pte |= IOMMU_PTE_IW;
1336         else if (direction == DMA_BIDIRECTIONAL)
1337                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1338
1339         WARN_ON(*pte);
1340
1341         *pte = __pte;
1342
1343         return (dma_addr_t)address;
1344 }
1345
1346 /*
1347  * The generic unmapping function for on page in the DMA address space.
1348  */
1349 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
1350                                  struct dma_ops_domain *dom,
1351                                  unsigned long address)
1352 {
1353         struct aperture_range *aperture;
1354         u64 *pte;
1355
1356         if (address >= dom->aperture_size)
1357                 return;
1358
1359         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1360         if (!aperture)
1361                 return;
1362
1363         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1364         if (!pte)
1365                 return;
1366
1367         pte += IOMMU_PTE_L0_INDEX(address);
1368
1369         WARN_ON(!*pte);
1370
1371         *pte = 0ULL;
1372 }
1373
1374 /*
1375  * This function contains common code for mapping of a physically
1376  * contiguous memory region into DMA address space. It is used by all
1377  * mapping functions provided with this IOMMU driver.
1378  * Must be called with the domain lock held.
1379  */
1380 static dma_addr_t __map_single(struct device *dev,
1381                                struct amd_iommu *iommu,
1382                                struct dma_ops_domain *dma_dom,
1383                                phys_addr_t paddr,
1384                                size_t size,
1385                                int dir,
1386                                bool align,
1387                                u64 dma_mask)
1388 {
1389         dma_addr_t offset = paddr & ~PAGE_MASK;
1390         dma_addr_t address, start, ret;
1391         unsigned int pages;
1392         unsigned long align_mask = 0;
1393         int i;
1394
1395         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1396         paddr &= PAGE_MASK;
1397
1398         INC_STATS_COUNTER(total_map_requests);
1399
1400         if (pages > 1)
1401                 INC_STATS_COUNTER(cross_page);
1402
1403         if (align)
1404                 align_mask = (1UL << get_order(size)) - 1;
1405
1406 retry:
1407         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1408                                           dma_mask);
1409         if (unlikely(address == bad_dma_address)) {
1410                 /*
1411                  * setting next_address here will let the address
1412                  * allocator only scan the new allocated range in the
1413                  * first run. This is a small optimization.
1414                  */
1415                 dma_dom->next_address = dma_dom->aperture_size;
1416
1417                 if (alloc_new_range(iommu, dma_dom, false, GFP_ATOMIC))
1418                         goto out;
1419
1420                 /*
1421                  * aperture was sucessfully enlarged by 128 MB, try
1422                  * allocation again
1423                  */
1424                 goto retry;
1425         }
1426
1427         start = address;
1428         for (i = 0; i < pages; ++i) {
1429                 ret = dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
1430                 if (ret == bad_dma_address)
1431                         goto out_unmap;
1432
1433                 paddr += PAGE_SIZE;
1434                 start += PAGE_SIZE;
1435         }
1436         address += offset;
1437
1438         ADD_STATS_COUNTER(alloced_io_mem, size);
1439
1440         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1441                 iommu_flush_tlb(iommu, dma_dom->domain.id);
1442                 dma_dom->need_flush = false;
1443         } else if (unlikely(iommu_has_npcache(iommu)))
1444                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
1445
1446 out:
1447         return address;
1448
1449 out_unmap:
1450
1451         for (--i; i >= 0; --i) {
1452                 start -= PAGE_SIZE;
1453                 dma_ops_domain_unmap(iommu, dma_dom, start);
1454         }
1455
1456         dma_ops_free_addresses(dma_dom, address, pages);
1457
1458         return bad_dma_address;
1459 }
1460
1461 /*
1462  * Does the reverse of the __map_single function. Must be called with
1463  * the domain lock held too
1464  */
1465 static void __unmap_single(struct amd_iommu *iommu,
1466                            struct dma_ops_domain *dma_dom,
1467                            dma_addr_t dma_addr,
1468                            size_t size,
1469                            int dir)
1470 {
1471         dma_addr_t i, start;
1472         unsigned int pages;
1473
1474         if ((dma_addr == bad_dma_address) ||
1475             (dma_addr + size > dma_dom->aperture_size))
1476                 return;
1477
1478         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1479         dma_addr &= PAGE_MASK;
1480         start = dma_addr;
1481
1482         for (i = 0; i < pages; ++i) {
1483                 dma_ops_domain_unmap(iommu, dma_dom, start);
1484                 start += PAGE_SIZE;
1485         }
1486
1487         SUB_STATS_COUNTER(alloced_io_mem, size);
1488
1489         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1490
1491         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1492                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
1493                 dma_dom->need_flush = false;
1494         }
1495 }
1496
1497 /*
1498  * The exported map_single function for dma_ops.
1499  */
1500 static dma_addr_t map_page(struct device *dev, struct page *page,
1501                            unsigned long offset, size_t size,
1502                            enum dma_data_direction dir,
1503                            struct dma_attrs *attrs)
1504 {
1505         unsigned long flags;
1506         struct amd_iommu *iommu;
1507         struct protection_domain *domain;
1508         u16 devid;
1509         dma_addr_t addr;
1510         u64 dma_mask;
1511         phys_addr_t paddr = page_to_phys(page) + offset;
1512
1513         INC_STATS_COUNTER(cnt_map_single);
1514
1515         if (!check_device(dev))
1516                 return bad_dma_address;
1517
1518         dma_mask = *dev->dma_mask;
1519
1520         get_device_resources(dev, &iommu, &domain, &devid);
1521
1522         if (iommu == NULL || domain == NULL)
1523                 /* device not handled by any AMD IOMMU */
1524                 return (dma_addr_t)paddr;
1525
1526         if (!dma_ops_domain(domain))
1527                 return bad_dma_address;
1528
1529         spin_lock_irqsave(&domain->lock, flags);
1530         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir, false,
1531                             dma_mask);
1532         if (addr == bad_dma_address)
1533                 goto out;
1534
1535         iommu_completion_wait(iommu);
1536
1537 out:
1538         spin_unlock_irqrestore(&domain->lock, flags);
1539
1540         return addr;
1541 }
1542
1543 /*
1544  * The exported unmap_single function for dma_ops.
1545  */
1546 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
1547                        enum dma_data_direction dir, struct dma_attrs *attrs)
1548 {
1549         unsigned long flags;
1550         struct amd_iommu *iommu;
1551         struct protection_domain *domain;
1552         u16 devid;
1553
1554         INC_STATS_COUNTER(cnt_unmap_single);
1555
1556         if (!check_device(dev) ||
1557             !get_device_resources(dev, &iommu, &domain, &devid))
1558                 /* device not handled by any AMD IOMMU */
1559                 return;
1560
1561         if (!dma_ops_domain(domain))
1562                 return;
1563
1564         spin_lock_irqsave(&domain->lock, flags);
1565
1566         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
1567
1568         iommu_completion_wait(iommu);
1569
1570         spin_unlock_irqrestore(&domain->lock, flags);
1571 }
1572
1573 /*
1574  * This is a special map_sg function which is used if we should map a
1575  * device which is not handled by an AMD IOMMU in the system.
1576  */
1577 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1578                            int nelems, int dir)
1579 {
1580         struct scatterlist *s;
1581         int i;
1582
1583         for_each_sg(sglist, s, nelems, i) {
1584                 s->dma_address = (dma_addr_t)sg_phys(s);
1585                 s->dma_length  = s->length;
1586         }
1587
1588         return nelems;
1589 }
1590
1591 /*
1592  * The exported map_sg function for dma_ops (handles scatter-gather
1593  * lists).
1594  */
1595 static int map_sg(struct device *dev, struct scatterlist *sglist,
1596                   int nelems, enum dma_data_direction dir,
1597                   struct dma_attrs *attrs)
1598 {
1599         unsigned long flags;
1600         struct amd_iommu *iommu;
1601         struct protection_domain *domain;
1602         u16 devid;
1603         int i;
1604         struct scatterlist *s;
1605         phys_addr_t paddr;
1606         int mapped_elems = 0;
1607         u64 dma_mask;
1608
1609         INC_STATS_COUNTER(cnt_map_sg);
1610
1611         if (!check_device(dev))
1612                 return 0;
1613
1614         dma_mask = *dev->dma_mask;
1615
1616         get_device_resources(dev, &iommu, &domain, &devid);
1617
1618         if (!iommu || !domain)
1619                 return map_sg_no_iommu(dev, sglist, nelems, dir);
1620
1621         if (!dma_ops_domain(domain))
1622                 return 0;
1623
1624         spin_lock_irqsave(&domain->lock, flags);
1625
1626         for_each_sg(sglist, s, nelems, i) {
1627                 paddr = sg_phys(s);
1628
1629                 s->dma_address = __map_single(dev, iommu, domain->priv,
1630                                               paddr, s->length, dir, false,
1631                                               dma_mask);
1632
1633                 if (s->dma_address) {
1634                         s->dma_length = s->length;
1635                         mapped_elems++;
1636                 } else
1637                         goto unmap;
1638         }
1639
1640         iommu_completion_wait(iommu);
1641
1642 out:
1643         spin_unlock_irqrestore(&domain->lock, flags);
1644
1645         return mapped_elems;
1646 unmap:
1647         for_each_sg(sglist, s, mapped_elems, i) {
1648                 if (s->dma_address)
1649                         __unmap_single(iommu, domain->priv, s->dma_address,
1650                                        s->dma_length, dir);
1651                 s->dma_address = s->dma_length = 0;
1652         }
1653
1654         mapped_elems = 0;
1655
1656         goto out;
1657 }
1658
1659 /*
1660  * The exported map_sg function for dma_ops (handles scatter-gather
1661  * lists).
1662  */
1663 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
1664                      int nelems, enum dma_data_direction dir,
1665                      struct dma_attrs *attrs)
1666 {
1667         unsigned long flags;
1668         struct amd_iommu *iommu;
1669         struct protection_domain *domain;
1670         struct scatterlist *s;
1671         u16 devid;
1672         int i;
1673
1674         INC_STATS_COUNTER(cnt_unmap_sg);
1675
1676         if (!check_device(dev) ||
1677             !get_device_resources(dev, &iommu, &domain, &devid))
1678                 return;
1679
1680         if (!dma_ops_domain(domain))
1681                 return;
1682
1683         spin_lock_irqsave(&domain->lock, flags);
1684
1685         for_each_sg(sglist, s, nelems, i) {
1686                 __unmap_single(iommu, domain->priv, s->dma_address,
1687                                s->dma_length, dir);
1688                 s->dma_address = s->dma_length = 0;
1689         }
1690
1691         iommu_completion_wait(iommu);
1692
1693         spin_unlock_irqrestore(&domain->lock, flags);
1694 }
1695
1696 /*
1697  * The exported alloc_coherent function for dma_ops.
1698  */
1699 static void *alloc_coherent(struct device *dev, size_t size,
1700                             dma_addr_t *dma_addr, gfp_t flag)
1701 {
1702         unsigned long flags;
1703         void *virt_addr;
1704         struct amd_iommu *iommu;
1705         struct protection_domain *domain;
1706         u16 devid;
1707         phys_addr_t paddr;
1708         u64 dma_mask = dev->coherent_dma_mask;
1709
1710         INC_STATS_COUNTER(cnt_alloc_coherent);
1711
1712         if (!check_device(dev))
1713                 return NULL;
1714
1715         if (!get_device_resources(dev, &iommu, &domain, &devid))
1716                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
1717
1718         flag |= __GFP_ZERO;
1719         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1720         if (!virt_addr)
1721                 return 0;
1722
1723         paddr = virt_to_phys(virt_addr);
1724
1725         if (!iommu || !domain) {
1726                 *dma_addr = (dma_addr_t)paddr;
1727                 return virt_addr;
1728         }
1729
1730         if (!dma_ops_domain(domain))
1731                 goto out_free;
1732
1733         if (!dma_mask)
1734                 dma_mask = *dev->dma_mask;
1735
1736         spin_lock_irqsave(&domain->lock, flags);
1737
1738         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1739                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
1740
1741         if (*dma_addr == bad_dma_address)
1742                 goto out_free;
1743
1744         iommu_completion_wait(iommu);
1745
1746         spin_unlock_irqrestore(&domain->lock, flags);
1747
1748         return virt_addr;
1749
1750 out_free:
1751
1752         free_pages((unsigned long)virt_addr, get_order(size));
1753
1754         return NULL;
1755 }
1756
1757 /*
1758  * The exported free_coherent function for dma_ops.
1759  */
1760 static void free_coherent(struct device *dev, size_t size,
1761                           void *virt_addr, dma_addr_t dma_addr)
1762 {
1763         unsigned long flags;
1764         struct amd_iommu *iommu;
1765         struct protection_domain *domain;
1766         u16 devid;
1767
1768         INC_STATS_COUNTER(cnt_free_coherent);
1769
1770         if (!check_device(dev))
1771                 return;
1772
1773         get_device_resources(dev, &iommu, &domain, &devid);
1774
1775         if (!iommu || !domain)
1776                 goto free_mem;
1777
1778         if (!dma_ops_domain(domain))
1779                 goto free_mem;
1780
1781         spin_lock_irqsave(&domain->lock, flags);
1782
1783         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1784
1785         iommu_completion_wait(iommu);
1786
1787         spin_unlock_irqrestore(&domain->lock, flags);
1788
1789 free_mem:
1790         free_pages((unsigned long)virt_addr, get_order(size));
1791 }
1792
1793 /*
1794  * This function is called by the DMA layer to find out if we can handle a
1795  * particular device. It is part of the dma_ops.
1796  */
1797 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
1798 {
1799         u16 bdf;
1800         struct pci_dev *pcidev;
1801
1802         /* No device or no PCI device */
1803         if (!dev || dev->bus != &pci_bus_type)
1804                 return 0;
1805
1806         pcidev = to_pci_dev(dev);
1807
1808         bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1809
1810         /* Out of our scope? */
1811         if (bdf > amd_iommu_last_bdf)
1812                 return 0;
1813
1814         return 1;
1815 }
1816
1817 /*
1818  * The function for pre-allocating protection domains.
1819  *
1820  * If the driver core informs the DMA layer if a driver grabs a device
1821  * we don't need to preallocate the protection domains anymore.
1822  * For now we have to.
1823  */
1824 static void prealloc_protection_domains(void)
1825 {
1826         struct pci_dev *dev = NULL;
1827         struct dma_ops_domain *dma_dom;
1828         struct amd_iommu *iommu;
1829         int order = amd_iommu_aperture_order;
1830         u16 devid;
1831
1832         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1833                 devid = calc_devid(dev->bus->number, dev->devfn);
1834                 if (devid > amd_iommu_last_bdf)
1835                         continue;
1836                 devid = amd_iommu_alias_table[devid];
1837                 if (domain_for_device(devid))
1838                         continue;
1839                 iommu = amd_iommu_rlookup_table[devid];
1840                 if (!iommu)
1841                         continue;
1842                 dma_dom = dma_ops_domain_alloc(iommu, order);
1843                 if (!dma_dom)
1844                         continue;
1845                 init_unity_mappings_for_device(dma_dom, devid);
1846                 dma_dom->target_dev = devid;
1847
1848                 list_add_tail(&dma_dom->list, &iommu_pd_list);
1849         }
1850 }
1851
1852 static struct dma_map_ops amd_iommu_dma_ops = {
1853         .alloc_coherent = alloc_coherent,
1854         .free_coherent = free_coherent,
1855         .map_page = map_page,
1856         .unmap_page = unmap_page,
1857         .map_sg = map_sg,
1858         .unmap_sg = unmap_sg,
1859         .dma_supported = amd_iommu_dma_supported,
1860 };
1861
1862 /*
1863  * The function which clues the AMD IOMMU driver into dma_ops.
1864  */
1865 int __init amd_iommu_init_dma_ops(void)
1866 {
1867         struct amd_iommu *iommu;
1868         int order = amd_iommu_aperture_order;
1869         int ret;
1870
1871         /*
1872          * first allocate a default protection domain for every IOMMU we
1873          * found in the system. Devices not assigned to any other
1874          * protection domain will be assigned to the default one.
1875          */
1876         list_for_each_entry(iommu, &amd_iommu_list, list) {
1877                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1878                 if (iommu->default_dom == NULL)
1879                         return -ENOMEM;
1880                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
1881                 ret = iommu_init_unity_mappings(iommu);
1882                 if (ret)
1883                         goto free_domains;
1884         }
1885
1886         /*
1887          * If device isolation is enabled, pre-allocate the protection
1888          * domains for each device.
1889          */
1890         if (amd_iommu_isolate)
1891                 prealloc_protection_domains();
1892
1893         iommu_detected = 1;
1894         force_iommu = 1;
1895         bad_dma_address = 0;
1896 #ifdef CONFIG_GART_IOMMU
1897         gart_iommu_aperture_disabled = 1;
1898         gart_iommu_aperture = 0;
1899 #endif
1900
1901         /* Make the driver finally visible to the drivers */
1902         dma_ops = &amd_iommu_dma_ops;
1903
1904         register_iommu(&amd_iommu_ops);
1905
1906         bus_register_notifier(&pci_bus_type, &device_nb);
1907
1908         amd_iommu_stats_init();
1909
1910         return 0;
1911
1912 free_domains:
1913
1914         list_for_each_entry(iommu, &amd_iommu_list, list) {
1915                 if (iommu->default_dom)
1916                         dma_ops_domain_free(iommu->default_dom);
1917         }
1918
1919         return ret;
1920 }
1921
1922 /*****************************************************************************
1923  *
1924  * The following functions belong to the exported interface of AMD IOMMU
1925  *
1926  * This interface allows access to lower level functions of the IOMMU
1927  * like protection domain handling and assignement of devices to domains
1928  * which is not possible with the dma_ops interface.
1929  *
1930  *****************************************************************************/
1931
1932 static void cleanup_domain(struct protection_domain *domain)
1933 {
1934         unsigned long flags;
1935         u16 devid;
1936
1937         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1938
1939         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid)
1940                 if (amd_iommu_pd_table[devid] == domain)
1941                         __detach_device(domain, devid);
1942
1943         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1944 }
1945
1946 static int amd_iommu_domain_init(struct iommu_domain *dom)
1947 {
1948         struct protection_domain *domain;
1949
1950         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
1951         if (!domain)
1952                 return -ENOMEM;
1953
1954         spin_lock_init(&domain->lock);
1955         domain->mode = PAGE_MODE_3_LEVEL;
1956         domain->id = domain_id_alloc();
1957         if (!domain->id)
1958                 goto out_free;
1959         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1960         if (!domain->pt_root)
1961                 goto out_free;
1962
1963         dom->priv = domain;
1964
1965         return 0;
1966
1967 out_free:
1968         kfree(domain);
1969
1970         return -ENOMEM;
1971 }
1972
1973 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
1974 {
1975         struct protection_domain *domain = dom->priv;
1976
1977         if (!domain)
1978                 return;
1979
1980         if (domain->dev_cnt > 0)
1981                 cleanup_domain(domain);
1982
1983         BUG_ON(domain->dev_cnt != 0);
1984
1985         free_pagetable(domain);
1986
1987         domain_id_free(domain->id);
1988
1989         kfree(domain);
1990
1991         dom->priv = NULL;
1992 }
1993
1994 static void amd_iommu_detach_device(struct iommu_domain *dom,
1995                                     struct device *dev)
1996 {
1997         struct protection_domain *domain = dom->priv;
1998         struct amd_iommu *iommu;
1999         struct pci_dev *pdev;
2000         u16 devid;
2001
2002         if (dev->bus != &pci_bus_type)
2003                 return;
2004
2005         pdev = to_pci_dev(dev);
2006
2007         devid = calc_devid(pdev->bus->number, pdev->devfn);
2008
2009         if (devid > 0)
2010                 detach_device(domain, devid);
2011
2012         iommu = amd_iommu_rlookup_table[devid];
2013         if (!iommu)
2014                 return;
2015
2016         iommu_queue_inv_dev_entry(iommu, devid);
2017         iommu_completion_wait(iommu);
2018 }
2019
2020 static int amd_iommu_attach_device(struct iommu_domain *dom,
2021                                    struct device *dev)
2022 {
2023         struct protection_domain *domain = dom->priv;
2024         struct protection_domain *old_domain;
2025         struct amd_iommu *iommu;
2026         struct pci_dev *pdev;
2027         u16 devid;
2028
2029         if (dev->bus != &pci_bus_type)
2030                 return -EINVAL;
2031
2032         pdev = to_pci_dev(dev);
2033
2034         devid = calc_devid(pdev->bus->number, pdev->devfn);
2035
2036         if (devid >= amd_iommu_last_bdf ||
2037                         devid != amd_iommu_alias_table[devid])
2038                 return -EINVAL;
2039
2040         iommu = amd_iommu_rlookup_table[devid];
2041         if (!iommu)
2042                 return -EINVAL;
2043
2044         old_domain = domain_for_device(devid);
2045         if (old_domain)
2046                 return -EBUSY;
2047
2048         attach_device(iommu, domain, devid);
2049
2050         iommu_completion_wait(iommu);
2051
2052         return 0;
2053 }
2054
2055 static int amd_iommu_map_range(struct iommu_domain *dom,
2056                                unsigned long iova, phys_addr_t paddr,
2057                                size_t size, int iommu_prot)
2058 {
2059         struct protection_domain *domain = dom->priv;
2060         unsigned long i,  npages = iommu_num_pages(paddr, size, PAGE_SIZE);
2061         int prot = 0;
2062         int ret;
2063
2064         if (iommu_prot & IOMMU_READ)
2065                 prot |= IOMMU_PROT_IR;
2066         if (iommu_prot & IOMMU_WRITE)
2067                 prot |= IOMMU_PROT_IW;
2068
2069         iova  &= PAGE_MASK;
2070         paddr &= PAGE_MASK;
2071
2072         for (i = 0; i < npages; ++i) {
2073                 ret = iommu_map_page(domain, iova, paddr, prot);
2074                 if (ret)
2075                         return ret;
2076
2077                 iova  += PAGE_SIZE;
2078                 paddr += PAGE_SIZE;
2079         }
2080
2081         return 0;
2082 }
2083
2084 static void amd_iommu_unmap_range(struct iommu_domain *dom,
2085                                   unsigned long iova, size_t size)
2086 {
2087
2088         struct protection_domain *domain = dom->priv;
2089         unsigned long i,  npages = iommu_num_pages(iova, size, PAGE_SIZE);
2090
2091         iova  &= PAGE_MASK;
2092
2093         for (i = 0; i < npages; ++i) {
2094                 iommu_unmap_page(domain, iova);
2095                 iova  += PAGE_SIZE;
2096         }
2097
2098         iommu_flush_domain(domain->id);
2099 }
2100
2101 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2102                                           unsigned long iova)
2103 {
2104         struct protection_domain *domain = dom->priv;
2105         unsigned long offset = iova & ~PAGE_MASK;
2106         phys_addr_t paddr;
2107         u64 *pte;
2108
2109         pte = &domain->pt_root[IOMMU_PTE_L2_INDEX(iova)];
2110
2111         if (!IOMMU_PTE_PRESENT(*pte))
2112                 return 0;
2113
2114         pte = IOMMU_PTE_PAGE(*pte);
2115         pte = &pte[IOMMU_PTE_L1_INDEX(iova)];
2116
2117         if (!IOMMU_PTE_PRESENT(*pte))
2118                 return 0;
2119
2120         pte = IOMMU_PTE_PAGE(*pte);
2121         pte = &pte[IOMMU_PTE_L0_INDEX(iova)];
2122
2123         if (!IOMMU_PTE_PRESENT(*pte))
2124                 return 0;
2125
2126         paddr  = *pte & IOMMU_PAGE_MASK;
2127         paddr |= offset;
2128
2129         return paddr;
2130 }
2131
2132 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2133                                     unsigned long cap)
2134 {
2135         return 0;
2136 }
2137
2138 static struct iommu_ops amd_iommu_ops = {
2139         .domain_init = amd_iommu_domain_init,
2140         .domain_destroy = amd_iommu_domain_destroy,
2141         .attach_dev = amd_iommu_attach_device,
2142         .detach_dev = amd_iommu_detach_device,
2143         .map = amd_iommu_map_range,
2144         .unmap = amd_iommu_unmap_range,
2145         .iova_to_phys = amd_iommu_iova_to_phys,
2146         .domain_has_cap = amd_iommu_domain_has_cap,
2147 };
2148