arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 167 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 168 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 169
 170 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 171
 172 #define X2(x...) x, x
 173 #define X3(x...) X2(x), x
 174 #define X4(x...) X2(x), X2(x)
 175 #define X5(x...) X4(x), x
 176 #define X6(x...) X4(x), X2(x)
 177 #define X7(x...) X4(x), X3(x)
 178 #define X8(x...) X4(x), X4(x)
 179 #define X16(x...) X8(x), X8(x)
 180
 181 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 182 #define FASTOP_SIZE 8
 183
 184 /*
 185  * fastop functions have a special calling convention:
 186  *
 187  * dst:    rax        (in/out)
 188  * src:    rdx        (in/out)
 189  * src2:   rcx        (in)
 190  * flags:  rflags     (in/out)
 191  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 192  *
 193  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 194  * different operand sizes can be reached by calculation, rather than a jump
 195  * table (which would be bigger than the code).
 196  *
 197  * fastop functions are declared as taking a never-defined fastop parameter,
 198  * so they can't be called from C directly.
 199  */
 200
 201 struct fastop;
 202
 203 struct opcode {
 204         u64 flags : 56;
 205         u64 intercept : 8;
 206         union {
 207                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 208                 const struct opcode *group;
 209                 const struct group_dual *gdual;
 210                 const struct gprefix *gprefix;
 211                 const struct escape *esc;
 212                 void (*fastop)(struct fastop *fake);
 213         } u;
 214         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 215 };
 216
 217 struct group_dual {
 218         struct opcode mod012[8];
 219         struct opcode mod3[8];
 220 };
 221
 222 struct gprefix {
 223         struct opcode pfx_no;
 224         struct opcode pfx_66;
 225         struct opcode pfx_f2;
 226         struct opcode pfx_f3;
 227 };
 228
 229 struct escape {
 230         struct opcode op[8];
 231         struct opcode high[64];
 232 };
 233
 234 /* EFLAGS bit definitions. */
 235 #define EFLG_ID (1<<21)
 236 #define EFLG_VIP (1<<20)
 237 #define EFLG_VIF (1<<19)
 238 #define EFLG_AC (1<<18)
 239 #define EFLG_VM (1<<17)
 240 #define EFLG_RF (1<<16)
 241 #define EFLG_IOPL (3<<12)
 242 #define EFLG_NT (1<<14)
 243 #define EFLG_OF (1<<11)
 244 #define EFLG_DF (1<<10)
 245 #define EFLG_IF (1<<9)
 246 #define EFLG_TF (1<<8)
 247 #define EFLG_SF (1<<7)
 248 #define EFLG_ZF (1<<6)
 249 #define EFLG_AF (1<<4)
 250 #define EFLG_PF (1<<2)
 251 #define EFLG_CF (1<<0)
 252
 253 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 254 #define EFLG_RESERVED_ONE_MASK 2
 255
 256 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 257 {
 258         if (!(ctxt->regs_valid & (1 << nr))) {
 259                 ctxt->regs_valid |= 1 << nr;
 260                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 261         }
 262         return ctxt->_regs[nr];
 263 }
 264
 265 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 266 {
 267         ctxt->regs_valid |= 1 << nr;
 268         ctxt->regs_dirty |= 1 << nr;
 269         return &ctxt->_regs[nr];
 270 }
 271
 272 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 273 {
 274         reg_read(ctxt, nr);
 275         return reg_write(ctxt, nr);
 276 }
 277
 278 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 279 {
 280         unsigned reg;
 281
 282         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 283                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 284 }
 285
 286 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 287 {
 288         ctxt->regs_dirty = 0;
 289         ctxt->regs_valid = 0;
 290 }
 291
 292 /*
 293  * These EFLAGS bits are restored from saved value during emulation, and
 294  * any changes are written back to the saved value after emulation.
 295  */
 296 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 297
 298 #ifdef CONFIG_X86_64
 299 #define ON64(x) x
 300 #else
 301 #define ON64(x)
 302 #endif
 303
 304 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 305
 306 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 307 #define FOP_RET   "ret \n\t"
 308
 309 #define FOP_START(op) \
 310         extern void em_##op(struct fastop *fake); \
 311         asm(".pushsection .text, \"ax\" \n\t" \
 312             ".global em_" #op " \n\t" \
 313             FOP_ALIGN \
 314             "em_" #op ": \n\t"
 315
 316 #define FOP_END \
 317             ".popsection")
 318
 319 #define FOPNOP() FOP_ALIGN FOP_RET
 320
 321 #define FOP1E(op,  dst) \
 322         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 323
 324 #define FOP1EEX(op,  dst) \
 325         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 326
 327 #define FASTOP1(op) \
 328         FOP_START(op) \
 329         FOP1E(op##b, al) \
 330         FOP1E(op##w, ax) \
 331         FOP1E(op##l, eax) \
 332         ON64(FOP1E(op##q, rax)) \
 333         FOP_END
 334
 335 /* 1-operand, using src2 (for MUL/DIV r/m) */
 336 #define FASTOP1SRC2(op, name) \
 337         FOP_START(name) \
 338         FOP1E(op, cl) \
 339         FOP1E(op, cx) \
 340         FOP1E(op, ecx) \
 341         ON64(FOP1E(op, rcx)) \
 342         FOP_END
 343
 344 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 345 #define FASTOP1SRC2EX(op, name) \
 346         FOP_START(name) \
 347         FOP1EEX(op, cl) \
 348         FOP1EEX(op, cx) \
 349         FOP1EEX(op, ecx) \
 350         ON64(FOP1EEX(op, rcx)) \
 351         FOP_END
 352
 353 #define FOP2E(op,  dst, src)       \
 354         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 355
 356 #define FASTOP2(op) \
 357         FOP_START(op) \
 358         FOP2E(op##b, al, dl) \
 359         FOP2E(op##w, ax, dx) \
 360         FOP2E(op##l, eax, edx) \
 361         ON64(FOP2E(op##q, rax, rdx)) \
 362         FOP_END
 363
 364 /* 2 operand, word only */
 365 #define FASTOP2W(op) \
 366         FOP_START(op) \
 367         FOPNOP() \
 368         FOP2E(op##w, ax, dx) \
 369         FOP2E(op##l, eax, edx) \
 370         ON64(FOP2E(op##q, rax, rdx)) \
 371         FOP_END
 372
 373 /* 2 operand, src is CL */
 374 #define FASTOP2CL(op) \
 375         FOP_START(op) \
 376         FOP2E(op##b, al, cl) \
 377         FOP2E(op##w, ax, cl) \
 378         FOP2E(op##l, eax, cl) \
 379         ON64(FOP2E(op##q, rax, cl)) \
 380         FOP_END
 381
 382 #define FOP3E(op,  dst, src, src2) \
 383         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 384
 385 /* 3-operand, word-only, src2=cl */
 386 #define FASTOP3WCL(op) \
 387         FOP_START(op) \
 388         FOPNOP() \
 389         FOP3E(op##w, ax, dx, cl) \
 390         FOP3E(op##l, eax, edx, cl) \
 391         ON64(FOP3E(op##q, rax, rdx, cl)) \
 392         FOP_END
 393
 394 /* Special case for SETcc - 1 instruction per cc */
 395 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 396
 397 asm(".global kvm_fastop_exception \n"
 398     "kvm_fastop_exception: xor %esi, %esi; ret");
 399
 400 FOP_START(setcc)
 401 FOP_SETCC(seto)
 402 FOP_SETCC(setno)
 403 FOP_SETCC(setc)
 404 FOP_SETCC(setnc)
 405 FOP_SETCC(setz)
 406 FOP_SETCC(setnz)
 407 FOP_SETCC(setbe)
 408 FOP_SETCC(setnbe)
 409 FOP_SETCC(sets)
 410 FOP_SETCC(setns)
 411 FOP_SETCC(setp)
 412 FOP_SETCC(setnp)
 413 FOP_SETCC(setl)
 414 FOP_SETCC(setnl)
 415 FOP_SETCC(setle)
 416 FOP_SETCC(setnle)
 417 FOP_END;
 418
 419 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 420 FOP_END;
 421
 422 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 423                                     enum x86_intercept intercept,
 424                                     enum x86_intercept_stage stage)
 425 {
 426         struct x86_instruction_info info = {
 427                 .intercept  = intercept,
 428                 .rep_prefix = ctxt->rep_prefix,
 429                 .modrm_mod  = ctxt->modrm_mod,
 430                 .modrm_reg  = ctxt->modrm_reg,
 431                 .modrm_rm   = ctxt->modrm_rm,
 432                 .src_val    = ctxt->src.val64,
 433                 .dst_val    = ctxt->dst.val64,
 434                 .src_bytes  = ctxt->src.bytes,
 435                 .dst_bytes  = ctxt->dst.bytes,
 436                 .ad_bytes   = ctxt->ad_bytes,
 437                 .next_rip   = ctxt->eip,
 438         };
 439
 440         return ctxt->ops->intercept(ctxt, &info, stage);
 441 }
 442
 443 static void assign_masked(ulong *dest, ulong src, ulong mask)
 444 {
 445         *dest = (*dest & ~mask) | (src & mask);
 446 }
 447
 448 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 449 {
 450         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 451 }
 452
 453 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 454 {
 455         u16 sel;
 456         struct desc_struct ss;
 457
 458         if (ctxt->mode == X86EMUL_MODE_PROT64)
 459                 return ~0UL;
 460         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 461         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 462 }
 463
 464 static int stack_size(struct x86_emulate_ctxt *ctxt)
 465 {
 466         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 467 }
 468
 469 /* Access/update address held in a register, based on addressing mode. */
 470 static inline unsigned long
 471 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 472 {
 473         if (ctxt->ad_bytes == sizeof(unsigned long))
 474                 return reg;
 475         else
 476                 return reg & ad_mask(ctxt);
 477 }
 478
 479 static inline unsigned long
 480 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 481 {
 482         return address_mask(ctxt, reg);
 483 }
 484
 485 static void masked_increment(ulong *reg, ulong mask, int inc)
 486 {
 487         assign_masked(reg, *reg + inc, mask);
 488 }
 489
 490 static inline void
 491 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 492 {
 493         ulong mask;
 494
 495         if (ctxt->ad_bytes == sizeof(unsigned long))
 496                 mask = ~0UL;
 497         else
 498                 mask = ad_mask(ctxt);
 499         masked_increment(reg, mask, inc);
 500 }
 501
 502 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 503 {
 504         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 505 }
 506
 507 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 508 {
 509         register_address_increment(ctxt, &ctxt->_eip, rel);
 510 }
 511
 512 static u32 desc_limit_scaled(struct desc_struct *desc)
 513 {
 514         u32 limit = get_desc_limit(desc);
 515
 516         return desc->g ? (limit << 12) | 0xfff : limit;
 517 }
 518
 519 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 520 {
 521         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 522                 return 0;
 523
 524         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 525 }
 526
 527 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 528                              u32 error, bool valid)
 529 {
 530         ctxt->exception.vector = vec;
 531         ctxt->exception.error_code = error;
 532         ctxt->exception.error_code_valid = valid;
 533         return X86EMUL_PROPAGATE_FAULT;
 534 }
 535
 536 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 537 {
 538         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 539 }
 540
 541 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 542 {
 543         return emulate_exception(ctxt, GP_VECTOR, err, true);
 544 }
 545
 546 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 547 {
 548         return emulate_exception(ctxt, SS_VECTOR, err, true);
 549 }
 550
 551 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 552 {
 553         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 554 }
 555
 556 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 557 {
 558         return emulate_exception(ctxt, TS_VECTOR, err, true);
 559 }
 560
 561 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 562 {
 563         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 564 }
 565
 566 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 567 {
 568         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 569 }
 570
 571 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 572 {
 573         u16 selector;
 574         struct desc_struct desc;
 575
 576         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 577         return selector;
 578 }
 579
 580 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 581                                  unsigned seg)
 582 {
 583         u16 dummy;
 584         u32 base3;
 585         struct desc_struct desc;
 586
 587         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 588         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 589 }
 590
 591 /*
 592  * x86 defines three classes of vector instructions: explicitly
 593  * aligned, explicitly unaligned, and the rest, which change behaviour
 594  * depending on whether they're AVX encoded or not.
 595  *
 596  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 597  * subject to the same check.
 598  */
 599 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 600 {
 601         if (likely(size < 16))
 602                 return false;
 603
 604         if (ctxt->d & Aligned)
 605                 return true;
 606         else if (ctxt->d & Unaligned)
 607                 return false;
 608         else if (ctxt->d & Avx)
 609                 return false;
 610         else
 611                 return true;
 612 }
 613
 614 static int __linearize(struct x86_emulate_ctxt *ctxt,
 615                      struct segmented_address addr,
 616                      unsigned size, bool write, bool fetch,
 617                      ulong *linear)
 618 {
 619         struct desc_struct desc;
 620         bool usable;
 621         ulong la;
 622         u32 lim;
 623         u16 sel;
 624         unsigned cpl;
 625
 626         la = seg_base(ctxt, addr.seg) + addr.ea;
 627         switch (ctxt->mode) {
 628         case X86EMUL_MODE_PROT64:
 629                 if (((signed long)la << 16) >> 16 != la)
 630                         return emulate_gp(ctxt, 0);
 631                 break;
 632         default:
 633                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 634                                                 addr.seg);
 635                 if (!usable)
 636                         goto bad;
 637                 /* code segment in protected mode or read-only data segment */
 638                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 639                                         || !(desc.type & 2)) && write)
 640                         goto bad;
 641                 /* unreadable code segment */
 642                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 643                         goto bad;
 644                 lim = desc_limit_scaled(&desc);
 645                 if ((ctxt->mode == X86EMUL_MODE_REAL) && !fetch &&
 646                     (ctxt->d & NoBigReal)) {
 647                         /* la is between zero and 0xffff */
 648                         if (la > 0xffff || (u32)(la + size - 1) > 0xffff)
 649                                 goto bad;
 650                 } else if ((desc.type & 8) || !(desc.type & 4)) {
 651                         /* expand-up segment */
 652                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 653                                 goto bad;
 654                 } else {
 655                         /* expand-down segment */
 656                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 657                                 goto bad;
 658                         lim = desc.d ? 0xffffffff : 0xffff;
 659                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 660                                 goto bad;
 661                 }
 662                 cpl = ctxt->ops->cpl(ctxt);
 663                 if (!(desc.type & 8)) {
 664                         /* data segment */
 665                         if (cpl > desc.dpl)
 666                                 goto bad;
 667                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 668                         /* nonconforming code segment */
 669                         if (cpl != desc.dpl)
 670                                 goto bad;
 671                 } else if ((desc.type & 8) && (desc.type & 4)) {
 672                         /* conforming code segment */
 673                         if (cpl < desc.dpl)
 674                                 goto bad;
 675                 }
 676                 break;
 677         }
 678         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 679                 la &= (u32)-1;
 680         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 681                 return emulate_gp(ctxt, 0);
 682         *linear = la;
 683         return X86EMUL_CONTINUE;
 684 bad:
 685         if (addr.seg == VCPU_SREG_SS)
 686                 return emulate_ss(ctxt, sel);
 687         else
 688                 return emulate_gp(ctxt, sel);
 689 }
 690
 691 static int linearize(struct x86_emulate_ctxt *ctxt,
 692                      struct segmented_address addr,
 693                      unsigned size, bool write,
 694                      ulong *linear)
 695 {
 696         return __linearize(ctxt, addr, size, write, false, linear);
 697 }
 698
 699
 700 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 701                               struct segmented_address addr,
 702                               void *data,
 703                               unsigned size)
 704 {
 705         int rc;
 706         ulong linear;
 707
 708         rc = linearize(ctxt, addr, size, false, &linear);
 709         if (rc != X86EMUL_CONTINUE)
 710                 return rc;
 711         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 712 }
 713
 714 /*
 715  * Prefetch the remaining bytes of the instruction without crossing page
 716  * boundary if they are not in fetch_cache yet.
 717  */
 718 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 719 {
 720         int rc;
 721         unsigned size;
 722         unsigned long linear;
 723         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 724         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 725                                            .ea = ctxt->eip + cur_size };
 726
 727         size = 15UL ^ cur_size;
 728         rc = __linearize(ctxt, addr, size, false, true, &linear);
 729         if (unlikely(rc != X86EMUL_CONTINUE))
 730                 return rc;
 731
 732         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 733
 734         /*
 735          * One instruction can only straddle two pages,
 736          * and one has been loaded at the beginning of
 737          * x86_decode_insn.  So, if not enough bytes
 738          * still, we must have hit the 15-byte boundary.
 739          */
 740         if (unlikely(size < op_size))
 741                 return X86EMUL_UNHANDLEABLE;
 742         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 743                               size, &ctxt->exception);
 744         if (unlikely(rc != X86EMUL_CONTINUE))
 745                 return rc;
 746         ctxt->fetch.end += size;
 747         return X86EMUL_CONTINUE;
 748 }
 749
 750 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 751                                                unsigned size)
 752 {
 753         if (unlikely(ctxt->fetch.end - ctxt->fetch.ptr < size))
 754                 return __do_insn_fetch_bytes(ctxt, size);
 755         else
 756                 return X86EMUL_CONTINUE;
 757 }
 758
 759 /* Fetch next part of the instruction being emulated. */
 760 #define insn_fetch(_type, _ctxt)                                        \
 761 ({      _type _x;                                                       \
 762                                                                         \
 763         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 764         if (rc != X86EMUL_CONTINUE)                                     \
 765                 goto done;                                              \
 766         ctxt->_eip += sizeof(_type);                                    \
 767         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 768         ctxt->fetch.ptr += sizeof(_type);                               \
 769         _x;                                                             \
 770 })
 771
 772 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 773 ({                                                                      \
 774         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 775         if (rc != X86EMUL_CONTINUE)                                     \
 776                 goto done;                                              \
 777         ctxt->_eip += (_size);                                          \
 778         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 779         ctxt->fetch.ptr += (_size);                                     \
 780 })
 781
 782 /*
 783  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 784  * pointer into the block that addresses the relevant register.
 785  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 786  */
 787 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 788                              int byteop)
 789 {
 790         void *p;
 791         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 792
 793         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 794                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 795         else
 796                 p = reg_rmw(ctxt, modrm_reg);
 797         return p;
 798 }
 799
 800 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 801                            struct segmented_address addr,
 802                            u16 *size, unsigned long *address, int op_bytes)
 803 {
 804         int rc;
 805
 806         if (op_bytes == 2)
 807                 op_bytes = 3;
 808         *address = 0;
 809         rc = segmented_read_std(ctxt, addr, size, 2);
 810         if (rc != X86EMUL_CONTINUE)
 811                 return rc;
 812         addr.ea += 2;
 813         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 814         return rc;
 815 }
 816
 817 FASTOP2(add);
 818 FASTOP2(or);
 819 FASTOP2(adc);
 820 FASTOP2(sbb);
 821 FASTOP2(and);
 822 FASTOP2(sub);
 823 FASTOP2(xor);
 824 FASTOP2(cmp);
 825 FASTOP2(test);
 826
 827 FASTOP1SRC2(mul, mul_ex);
 828 FASTOP1SRC2(imul, imul_ex);
 829 FASTOP1SRC2EX(div, div_ex);
 830 FASTOP1SRC2EX(idiv, idiv_ex);
 831
 832 FASTOP3WCL(shld);
 833 FASTOP3WCL(shrd);
 834
 835 FASTOP2W(imul);
 836
 837 FASTOP1(not);
 838 FASTOP1(neg);
 839 FASTOP1(inc);
 840 FASTOP1(dec);
 841
 842 FASTOP2CL(rol);
 843 FASTOP2CL(ror);
 844 FASTOP2CL(rcl);
 845 FASTOP2CL(rcr);
 846 FASTOP2CL(shl);
 847 FASTOP2CL(shr);
 848 FASTOP2CL(sar);
 849
 850 FASTOP2W(bsf);
 851 FASTOP2W(bsr);
 852 FASTOP2W(bt);
 853 FASTOP2W(bts);
 854 FASTOP2W(btr);
 855 FASTOP2W(btc);
 856
 857 FASTOP2(xadd);
 858
 859 static u8 test_cc(unsigned int condition, unsigned long flags)
 860 {
 861         u8 rc;
 862         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 863
 864         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 865         asm("push %[flags]; popf; call *%[fastop]"
 866             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 867         return rc;
 868 }
 869
 870 static void fetch_register_operand(struct operand *op)
 871 {
 872         switch (op->bytes) {
 873         case 1:
 874                 op->val = *(u8 *)op->addr.reg;
 875                 break;
 876         case 2:
 877                 op->val = *(u16 *)op->addr.reg;
 878                 break;
 879         case 4:
 880                 op->val = *(u32 *)op->addr.reg;
 881                 break;
 882         case 8:
 883                 op->val = *(u64 *)op->addr.reg;
 884                 break;
 885         }
 886 }
 887
 888 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 889 {
 890         ctxt->ops->get_fpu(ctxt);
 891         switch (reg) {
 892         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 893         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 894         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 895         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 896         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 897         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 898         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 899         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 900 #ifdef CONFIG_X86_64
 901         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 902         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 903         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 904         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 905         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 906         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 907         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 908         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 909 #endif
 910         default: BUG();
 911         }
 912         ctxt->ops->put_fpu(ctxt);
 913 }
 914
 915 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 916                           int reg)
 917 {
 918         ctxt->ops->get_fpu(ctxt);
 919         switch (reg) {
 920         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 921         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 922         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 923         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 924         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 925         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 926         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 927         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 928 #ifdef CONFIG_X86_64
 929         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 930         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 931         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 932         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 933         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 934         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 935         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 936         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 937 #endif
 938         default: BUG();
 939         }
 940         ctxt->ops->put_fpu(ctxt);
 941 }
 942
 943 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 944 {
 945         ctxt->ops->get_fpu(ctxt);
 946         switch (reg) {
 947         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 948         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 949         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 950         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 951         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 952         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 953         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 954         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 955         default: BUG();
 956         }
 957         ctxt->ops->put_fpu(ctxt);
 958 }
 959
 960 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 961 {
 962         ctxt->ops->get_fpu(ctxt);
 963         switch (reg) {
 964         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 965         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 966         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 967         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 968         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 969         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 970         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 971         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 972         default: BUG();
 973         }
 974         ctxt->ops->put_fpu(ctxt);
 975 }
 976
 977 static int em_fninit(struct x86_emulate_ctxt *ctxt)
 978 {
 979         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 980                 return emulate_nm(ctxt);
 981
 982         ctxt->ops->get_fpu(ctxt);
 983         asm volatile("fninit");
 984         ctxt->ops->put_fpu(ctxt);
 985         return X86EMUL_CONTINUE;
 986 }
 987
 988 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
 989 {
 990         u16 fcw;
 991
 992         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 993                 return emulate_nm(ctxt);
 994
 995         ctxt->ops->get_fpu(ctxt);
 996         asm volatile("fnstcw %0": "+m"(fcw));
 997         ctxt->ops->put_fpu(ctxt);
 998
 999         /* force 2 byte destination */
1000         ctxt->dst.bytes = 2;
1001         ctxt->dst.val = fcw;
1002
1003         return X86EMUL_CONTINUE;
1004 }
1005
1006 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1007 {
1008         u16 fsw;
1009
1010         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1011                 return emulate_nm(ctxt);
1012
1013         ctxt->ops->get_fpu(ctxt);
1014         asm volatile("fnstsw %0": "+m"(fsw));
1015         ctxt->ops->put_fpu(ctxt);
1016
1017         /* force 2 byte destination */
1018         ctxt->dst.bytes = 2;
1019         ctxt->dst.val = fsw;
1020
1021         return X86EMUL_CONTINUE;
1022 }
1023
1024 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1025                                     struct operand *op)
1026 {
1027         unsigned reg = ctxt->modrm_reg;
1028
1029         if (!(ctxt->d & ModRM))
1030                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1031
1032         if (ctxt->d & Sse) {
1033                 op->type = OP_XMM;
1034                 op->bytes = 16;
1035                 op->addr.xmm = reg;
1036                 read_sse_reg(ctxt, &op->vec_val, reg);
1037                 return;
1038         }
1039         if (ctxt->d & Mmx) {
1040                 reg &= 7;
1041                 op->type = OP_MM;
1042                 op->bytes = 8;
1043                 op->addr.mm = reg;
1044                 return;
1045         }
1046
1047         op->type = OP_REG;
1048         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1049         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1050
1051         fetch_register_operand(op);
1052         op->orig_val = op->val;
1053 }
1054
1055 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1056 {
1057         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1058                 ctxt->modrm_seg = VCPU_SREG_SS;
1059 }
1060
1061 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1062                         struct operand *op)
1063 {
1064         u8 sib;
1065         int index_reg, base_reg, scale;
1066         int rc = X86EMUL_CONTINUE;
1067         ulong modrm_ea = 0;
1068
1069         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1070         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1071         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1072
1073         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1074         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1075         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1076         ctxt->modrm_seg = VCPU_SREG_DS;
1077
1078         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1079                 op->type = OP_REG;
1080                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1081                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1082                                 ctxt->d & ByteOp);
1083                 if (ctxt->d & Sse) {
1084                         op->type = OP_XMM;
1085                         op->bytes = 16;
1086                         op->addr.xmm = ctxt->modrm_rm;
1087                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1088                         return rc;
1089                 }
1090                 if (ctxt->d & Mmx) {
1091                         op->type = OP_MM;
1092                         op->bytes = 8;
1093                         op->addr.mm = ctxt->modrm_rm & 7;
1094                         return rc;
1095                 }
1096                 fetch_register_operand(op);
1097                 return rc;
1098         }
1099
1100         op->type = OP_MEM;
1101
1102         if (ctxt->ad_bytes == 2) {
1103                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1104                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1105                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1106                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1107
1108                 /* 16-bit ModR/M decode. */
1109                 switch (ctxt->modrm_mod) {
1110                 case 0:
1111                         if (ctxt->modrm_rm == 6)
1112                                 modrm_ea += insn_fetch(u16, ctxt);
1113                         break;
1114                 case 1:
1115                         modrm_ea += insn_fetch(s8, ctxt);
1116                         break;
1117                 case 2:
1118                         modrm_ea += insn_fetch(u16, ctxt);
1119                         break;
1120                 }
1121                 switch (ctxt->modrm_rm) {
1122                 case 0:
1123                         modrm_ea += bx + si;
1124                         break;
1125                 case 1:
1126                         modrm_ea += bx + di;
1127                         break;
1128                 case 2:
1129                         modrm_ea += bp + si;
1130                         break;
1131                 case 3:
1132                         modrm_ea += bp + di;
1133                         break;
1134                 case 4:
1135                         modrm_ea += si;
1136                         break;
1137                 case 5:
1138                         modrm_ea += di;
1139                         break;
1140                 case 6:
1141                         if (ctxt->modrm_mod != 0)
1142                                 modrm_ea += bp;
1143                         break;
1144                 case 7:
1145                         modrm_ea += bx;
1146                         break;
1147                 }
1148                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1149                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1150                         ctxt->modrm_seg = VCPU_SREG_SS;
1151                 modrm_ea = (u16)modrm_ea;
1152         } else {
1153                 /* 32/64-bit ModR/M decode. */
1154                 if ((ctxt->modrm_rm & 7) == 4) {
1155                         sib = insn_fetch(u8, ctxt);
1156                         index_reg |= (sib >> 3) & 7;
1157                         base_reg |= sib & 7;
1158                         scale = sib >> 6;
1159
1160                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1161                                 modrm_ea += insn_fetch(s32, ctxt);
1162                         else {
1163                                 modrm_ea += reg_read(ctxt, base_reg);
1164                                 adjust_modrm_seg(ctxt, base_reg);
1165                         }
1166                         if (index_reg != 4)
1167                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1168                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1169                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1170                                 ctxt->rip_relative = 1;
1171                 } else {
1172                         base_reg = ctxt->modrm_rm;
1173                         modrm_ea += reg_read(ctxt, base_reg);
1174                         adjust_modrm_seg(ctxt, base_reg);
1175                 }
1176                 switch (ctxt->modrm_mod) {
1177                 case 0:
1178                         if (ctxt->modrm_rm == 5)
1179                                 modrm_ea += insn_fetch(s32, ctxt);
1180                         break;
1181                 case 1:
1182                         modrm_ea += insn_fetch(s8, ctxt);
1183                         break;
1184                 case 2:
1185                         modrm_ea += insn_fetch(s32, ctxt);
1186                         break;
1187                 }
1188         }
1189         op->addr.mem.ea = modrm_ea;
1190         if (ctxt->ad_bytes != 8)
1191                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1192
1193 done:
1194         return rc;
1195 }
1196
1197 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1198                       struct operand *op)
1199 {
1200         int rc = X86EMUL_CONTINUE;
1201
1202         op->type = OP_MEM;
1203         switch (ctxt->ad_bytes) {
1204         case 2:
1205                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1206                 break;
1207         case 4:
1208                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1209                 break;
1210         case 8:
1211                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1212                 break;
1213         }
1214 done:
1215         return rc;
1216 }
1217
1218 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1219 {
1220         long sv = 0, mask;
1221
1222         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1223                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1224
1225                 if (ctxt->src.bytes == 2)
1226                         sv = (s16)ctxt->src.val & (s16)mask;
1227                 else if (ctxt->src.bytes == 4)
1228                         sv = (s32)ctxt->src.val & (s32)mask;
1229                 else
1230                         sv = (s64)ctxt->src.val & (s64)mask;
1231
1232                 ctxt->dst.addr.mem.ea += (sv >> 3);
1233         }
1234
1235         /* only subword offset */
1236         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1237 }
1238
1239 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1240                          unsigned long addr, void *dest, unsigned size)
1241 {
1242         int rc;
1243         struct read_cache *mc = &ctxt->mem_read;
1244
1245         if (mc->pos < mc->end)
1246                 goto read_cached;
1247
1248         WARN_ON((mc->end + size) >= sizeof(mc->data));
1249
1250         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1251                                       &ctxt->exception);
1252         if (rc != X86EMUL_CONTINUE)
1253                 return rc;
1254
1255         mc->end += size;
1256
1257 read_cached:
1258         memcpy(dest, mc->data + mc->pos, size);
1259         mc->pos += size;
1260         return X86EMUL_CONTINUE;
1261 }
1262
1263 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1264                           struct segmented_address addr,
1265                           void *data,
1266                           unsigned size)
1267 {
1268         int rc;
1269         ulong linear;
1270
1271         rc = linearize(ctxt, addr, size, false, &linear);
1272         if (rc != X86EMUL_CONTINUE)
1273                 return rc;
1274         return read_emulated(ctxt, linear, data, size);
1275 }
1276
1277 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1278                            struct segmented_address addr,
1279                            const void *data,
1280                            unsigned size)
1281 {
1282         int rc;
1283         ulong linear;
1284
1285         rc = linearize(ctxt, addr, size, true, &linear);
1286         if (rc != X86EMUL_CONTINUE)
1287                 return rc;
1288         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1289                                          &ctxt->exception);
1290 }
1291
1292 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1293                              struct segmented_address addr,
1294                              const void *orig_data, const void *data,
1295                              unsigned size)
1296 {
1297         int rc;
1298         ulong linear;
1299
1300         rc = linearize(ctxt, addr, size, true, &linear);
1301         if (rc != X86EMUL_CONTINUE)
1302                 return rc;
1303         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1304                                            size, &ctxt->exception);
1305 }
1306
1307 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1308                            unsigned int size, unsigned short port,
1309                            void *dest)
1310 {
1311         struct read_cache *rc = &ctxt->io_read;
1312
1313         if (rc->pos == rc->end) { /* refill pio read ahead */
1314                 unsigned int in_page, n;
1315                 unsigned int count = ctxt->rep_prefix ?
1316                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1317                 in_page = (ctxt->eflags & EFLG_DF) ?
1318                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1319                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1320                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1321                         count);
1322                 if (n == 0)
1323                         n = 1;
1324                 rc->pos = rc->end = 0;
1325                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1326                         return 0;
1327                 rc->end = n * size;
1328         }
1329
1330         if (ctxt->rep_prefix && (ctxt->d & String) &&
1331             !(ctxt->eflags & EFLG_DF)) {
1332                 ctxt->dst.data = rc->data + rc->pos;
1333                 ctxt->dst.type = OP_MEM_STR;
1334                 ctxt->dst.count = (rc->end - rc->pos) / size;
1335                 rc->pos = rc->end;
1336         } else {
1337                 memcpy(dest, rc->data + rc->pos, size);
1338                 rc->pos += size;
1339         }
1340         return 1;
1341 }
1342
1343 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1344                                      u16 index, struct desc_struct *desc)
1345 {
1346         struct desc_ptr dt;
1347         ulong addr;
1348
1349         ctxt->ops->get_idt(ctxt, &dt);
1350
1351         if (dt.size < index * 8 + 7)
1352                 return emulate_gp(ctxt, index << 3 | 0x2);
1353
1354         addr = dt.address + index * 8;
1355         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1356                                    &ctxt->exception);
1357 }
1358
1359 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1360                                      u16 selector, struct desc_ptr *dt)
1361 {
1362         const struct x86_emulate_ops *ops = ctxt->ops;
1363         u32 base3 = 0;
1364
1365         if (selector & 1 << 2) {
1366                 struct desc_struct desc;
1367                 u16 sel;
1368
1369                 memset (dt, 0, sizeof *dt);
1370                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1371                                       VCPU_SREG_LDTR))
1372                         return;
1373
1374                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1375                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1376         } else
1377                 ops->get_gdt(ctxt, dt);
1378 }
1379
1380 /* allowed just for 8 bytes segments */
1381 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1382                                    u16 selector, struct desc_struct *desc,
1383                                    ulong *desc_addr_p)
1384 {
1385         struct desc_ptr dt;
1386         u16 index = selector >> 3;
1387         ulong addr;
1388
1389         get_descriptor_table_ptr(ctxt, selector, &dt);
1390
1391         if (dt.size < index * 8 + 7)
1392                 return emulate_gp(ctxt, selector & 0xfffc);
1393
1394         *desc_addr_p = addr = dt.address + index * 8;
1395         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1396                                    &ctxt->exception);
1397 }
1398
1399 /* allowed just for 8 bytes segments */
1400 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1401                                     u16 selector, struct desc_struct *desc)
1402 {
1403         struct desc_ptr dt;
1404         u16 index = selector >> 3;
1405         ulong addr;
1406
1407         get_descriptor_table_ptr(ctxt, selector, &dt);
1408
1409         if (dt.size < index * 8 + 7)
1410                 return emulate_gp(ctxt, selector & 0xfffc);
1411
1412         addr = dt.address + index * 8;
1413         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1414                                     &ctxt->exception);
1415 }
1416
1417 /* Does not support long mode */
1418 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1419                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1420 {
1421         struct desc_struct seg_desc, old_desc;
1422         u8 dpl, rpl;
1423         unsigned err_vec = GP_VECTOR;
1424         u32 err_code = 0;
1425         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1426         ulong desc_addr;
1427         int ret;
1428         u16 dummy;
1429         u32 base3 = 0;
1430
1431         memset(&seg_desc, 0, sizeof seg_desc);
1432
1433         if (ctxt->mode == X86EMUL_MODE_REAL) {
1434                 /* set real mode segment descriptor (keep limit etc. for
1435                  * unreal mode) */
1436                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1437                 set_desc_base(&seg_desc, selector << 4);
1438                 goto load;
1439         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1440                 /* VM86 needs a clean new segment descriptor */
1441                 set_desc_base(&seg_desc, selector << 4);
1442                 set_desc_limit(&seg_desc, 0xffff);
1443                 seg_desc.type = 3;
1444                 seg_desc.p = 1;
1445                 seg_desc.s = 1;
1446                 seg_desc.dpl = 3;
1447                 goto load;
1448         }
1449
1450         rpl = selector & 3;
1451
1452         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1453         if ((seg == VCPU_SREG_CS
1454              || (seg == VCPU_SREG_SS
1455                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1456              || seg == VCPU_SREG_TR)
1457             && null_selector)
1458                 goto exception;
1459
1460         /* TR should be in GDT only */
1461         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1462                 goto exception;
1463
1464         if (null_selector) /* for NULL selector skip all following checks */
1465                 goto load;
1466
1467         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1468         if (ret != X86EMUL_CONTINUE)
1469                 return ret;
1470
1471         err_code = selector & 0xfffc;
1472         err_vec = GP_VECTOR;
1473
1474         /* can't load system descriptor into segment selector */
1475         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1476                 goto exception;
1477
1478         if (!seg_desc.p) {
1479                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1480                 goto exception;
1481         }
1482
1483         dpl = seg_desc.dpl;
1484
1485         switch (seg) {
1486         case VCPU_SREG_SS:
1487                 /*
1488                  * segment is not a writable data segment or segment
1489                  * selector's RPL != CPL or segment selector's RPL != CPL
1490                  */
1491                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1492                         goto exception;
1493                 break;
1494         case VCPU_SREG_CS:
1495                 if (in_task_switch && rpl != dpl)
1496                         goto exception;
1497
1498                 if (!(seg_desc.type & 8))
1499                         goto exception;
1500
1501                 if (seg_desc.type & 4) {
1502                         /* conforming */
1503                         if (dpl > cpl)
1504                                 goto exception;
1505                 } else {
1506                         /* nonconforming */
1507                         if (rpl > cpl || dpl != cpl)
1508                                 goto exception;
1509                 }
1510                 /* CS(RPL) <- CPL */
1511                 selector = (selector & 0xfffc) | cpl;
1512                 break;
1513         case VCPU_SREG_TR:
1514                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1515                         goto exception;
1516                 old_desc = seg_desc;
1517                 seg_desc.type |= 2; /* busy */
1518                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1519                                                   sizeof(seg_desc), &ctxt->exception);
1520                 if (ret != X86EMUL_CONTINUE)
1521                         return ret;
1522                 break;
1523         case VCPU_SREG_LDTR:
1524                 if (seg_desc.s || seg_desc.type != 2)
1525                         goto exception;
1526                 break;
1527         default: /*  DS, ES, FS, or GS */
1528                 /*
1529                  * segment is not a data or readable code segment or
1530                  * ((segment is a data or nonconforming code segment)
1531                  * and (both RPL and CPL > DPL))
1532                  */
1533                 if ((seg_desc.type & 0xa) == 0x8 ||
1534                     (((seg_desc.type & 0xc) != 0xc) &&
1535                      (rpl > dpl && cpl > dpl)))
1536                         goto exception;
1537                 break;
1538         }
1539
1540         if (seg_desc.s) {
1541                 /* mark segment as accessed */
1542                 seg_desc.type |= 1;
1543                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1544                 if (ret != X86EMUL_CONTINUE)
1545                         return ret;
1546         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1547                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1548                                 sizeof(base3), &ctxt->exception);
1549                 if (ret != X86EMUL_CONTINUE)
1550                         return ret;
1551         }
1552 load:
1553         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1554         return X86EMUL_CONTINUE;
1555 exception:
1556         emulate_exception(ctxt, err_vec, err_code, true);
1557         return X86EMUL_PROPAGATE_FAULT;
1558 }
1559
1560 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1561                                    u16 selector, int seg)
1562 {
1563         u8 cpl = ctxt->ops->cpl(ctxt);
1564         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1565 }
1566
1567 static void write_register_operand(struct operand *op)
1568 {
1569         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1570         switch (op->bytes) {
1571         case 1:
1572                 *(u8 *)op->addr.reg = (u8)op->val;
1573                 break;
1574         case 2:
1575                 *(u16 *)op->addr.reg = (u16)op->val;
1576                 break;
1577         case 4:
1578                 *op->addr.reg = (u32)op->val;
1579                 break;  /* 64b: zero-extend */
1580         case 8:
1581                 *op->addr.reg = op->val;
1582                 break;
1583         }
1584 }
1585
1586 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1587 {
1588         switch (op->type) {
1589         case OP_REG:
1590                 write_register_operand(op);
1591                 break;
1592         case OP_MEM:
1593                 if (ctxt->lock_prefix)
1594                         return segmented_cmpxchg(ctxt,
1595                                                  op->addr.mem,
1596                                                  &op->orig_val,
1597                                                  &op->val,
1598                                                  op->bytes);
1599                 else
1600                         return segmented_write(ctxt,
1601                                                op->addr.mem,
1602                                                &op->val,
1603                                                op->bytes);
1604                 break;
1605         case OP_MEM_STR:
1606                 return segmented_write(ctxt,
1607                                        op->addr.mem,
1608                                        op->data,
1609                                        op->bytes * op->count);
1610                 break;
1611         case OP_XMM:
1612                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1613                 break;
1614         case OP_MM:
1615                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1616                 break;
1617         case OP_NONE:
1618                 /* no writeback */
1619                 break;
1620         default:
1621                 break;
1622         }
1623         return X86EMUL_CONTINUE;
1624 }
1625
1626 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1627 {
1628         struct segmented_address addr;
1629
1630         rsp_increment(ctxt, -bytes);
1631         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1632         addr.seg = VCPU_SREG_SS;
1633
1634         return segmented_write(ctxt, addr, data, bytes);
1635 }
1636
1637 static int em_push(struct x86_emulate_ctxt *ctxt)
1638 {
1639         /* Disable writeback. */
1640         ctxt->dst.type = OP_NONE;
1641         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1642 }
1643
1644 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1645                        void *dest, int len)
1646 {
1647         int rc;
1648         struct segmented_address addr;
1649
1650         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1651         addr.seg = VCPU_SREG_SS;
1652         rc = segmented_read(ctxt, addr, dest, len);
1653         if (rc != X86EMUL_CONTINUE)
1654                 return rc;
1655
1656         rsp_increment(ctxt, len);
1657         return rc;
1658 }
1659
1660 static int em_pop(struct x86_emulate_ctxt *ctxt)
1661 {
1662         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1663 }
1664
1665 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1666                         void *dest, int len)
1667 {
1668         int rc;
1669         unsigned long val, change_mask;
1670         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1671         int cpl = ctxt->ops->cpl(ctxt);
1672
1673         rc = emulate_pop(ctxt, &val, len);
1674         if (rc != X86EMUL_CONTINUE)
1675                 return rc;
1676
1677         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1678                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1679
1680         switch(ctxt->mode) {
1681         case X86EMUL_MODE_PROT64:
1682         case X86EMUL_MODE_PROT32:
1683         case X86EMUL_MODE_PROT16:
1684                 if (cpl == 0)
1685                         change_mask |= EFLG_IOPL;
1686                 if (cpl <= iopl)
1687                         change_mask |= EFLG_IF;
1688                 break;
1689         case X86EMUL_MODE_VM86:
1690                 if (iopl < 3)
1691                         return emulate_gp(ctxt, 0);
1692                 change_mask |= EFLG_IF;
1693                 break;
1694         default: /* real mode */
1695                 change_mask |= (EFLG_IOPL | EFLG_IF);
1696                 break;
1697         }
1698
1699         *(unsigned long *)dest =
1700                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1701
1702         return rc;
1703 }
1704
1705 static int em_popf(struct x86_emulate_ctxt *ctxt)
1706 {
1707         ctxt->dst.type = OP_REG;
1708         ctxt->dst.addr.reg = &ctxt->eflags;
1709         ctxt->dst.bytes = ctxt->op_bytes;
1710         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1711 }
1712
1713 static int em_enter(struct x86_emulate_ctxt *ctxt)
1714 {
1715         int rc;
1716         unsigned frame_size = ctxt->src.val;
1717         unsigned nesting_level = ctxt->src2.val & 31;
1718         ulong rbp;
1719
1720         if (nesting_level)
1721                 return X86EMUL_UNHANDLEABLE;
1722
1723         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1724         rc = push(ctxt, &rbp, stack_size(ctxt));
1725         if (rc != X86EMUL_CONTINUE)
1726                 return rc;
1727         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1728                       stack_mask(ctxt));
1729         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1730                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1731                       stack_mask(ctxt));
1732         return X86EMUL_CONTINUE;
1733 }
1734
1735 static int em_leave(struct x86_emulate_ctxt *ctxt)
1736 {
1737         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1738                       stack_mask(ctxt));
1739         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1740 }
1741
1742 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1743 {
1744         int seg = ctxt->src2.val;
1745
1746         ctxt->src.val = get_segment_selector(ctxt, seg);
1747
1748         return em_push(ctxt);
1749 }
1750
1751 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1752 {
1753         int seg = ctxt->src2.val;
1754         unsigned long selector;
1755         int rc;
1756
1757         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1758         if (rc != X86EMUL_CONTINUE)
1759                 return rc;
1760
1761         if (ctxt->modrm_reg == VCPU_SREG_SS)
1762                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1763
1764         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1765         return rc;
1766 }
1767
1768 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1769 {
1770         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1771         int rc = X86EMUL_CONTINUE;
1772         int reg = VCPU_REGS_RAX;
1773
1774         while (reg <= VCPU_REGS_RDI) {
1775                 (reg == VCPU_REGS_RSP) ?
1776                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1777
1778                 rc = em_push(ctxt);
1779                 if (rc != X86EMUL_CONTINUE)
1780                         return rc;
1781
1782                 ++reg;
1783         }
1784
1785         return rc;
1786 }
1787
1788 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1789 {
1790         ctxt->src.val =  (unsigned long)ctxt->eflags;
1791         return em_push(ctxt);
1792 }
1793
1794 static int em_popa(struct x86_emulate_ctxt *ctxt)
1795 {
1796         int rc = X86EMUL_CONTINUE;
1797         int reg = VCPU_REGS_RDI;
1798
1799         while (reg >= VCPU_REGS_RAX) {
1800                 if (reg == VCPU_REGS_RSP) {
1801                         rsp_increment(ctxt, ctxt->op_bytes);
1802                         --reg;
1803                 }
1804
1805                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1806                 if (rc != X86EMUL_CONTINUE)
1807                         break;
1808                 --reg;
1809         }
1810         return rc;
1811 }
1812
1813 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1814 {
1815         const struct x86_emulate_ops *ops = ctxt->ops;
1816         int rc;
1817         struct desc_ptr dt;
1818         gva_t cs_addr;
1819         gva_t eip_addr;
1820         u16 cs, eip;
1821
1822         /* TODO: Add limit checks */
1823         ctxt->src.val = ctxt->eflags;
1824         rc = em_push(ctxt);
1825         if (rc != X86EMUL_CONTINUE)
1826                 return rc;
1827
1828         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1829
1830         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1831         rc = em_push(ctxt);
1832         if (rc != X86EMUL_CONTINUE)
1833                 return rc;
1834
1835         ctxt->src.val = ctxt->_eip;
1836         rc = em_push(ctxt);
1837         if (rc != X86EMUL_CONTINUE)
1838                 return rc;
1839
1840         ops->get_idt(ctxt, &dt);
1841
1842         eip_addr = dt.address + (irq << 2);
1843         cs_addr = dt.address + (irq << 2) + 2;
1844
1845         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1846         if (rc != X86EMUL_CONTINUE)
1847                 return rc;
1848
1849         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1850         if (rc != X86EMUL_CONTINUE)
1851                 return rc;
1852
1853         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1854         if (rc != X86EMUL_CONTINUE)
1855                 return rc;
1856
1857         ctxt->_eip = eip;
1858
1859         return rc;
1860 }
1861
1862 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1863 {
1864         int rc;
1865
1866         invalidate_registers(ctxt);
1867         rc = __emulate_int_real(ctxt, irq);
1868         if (rc == X86EMUL_CONTINUE)
1869                 writeback_registers(ctxt);
1870         return rc;
1871 }
1872
1873 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1874 {
1875         switch(ctxt->mode) {
1876         case X86EMUL_MODE_REAL:
1877                 return __emulate_int_real(ctxt, irq);
1878         case X86EMUL_MODE_VM86:
1879         case X86EMUL_MODE_PROT16:
1880         case X86EMUL_MODE_PROT32:
1881         case X86EMUL_MODE_PROT64:
1882         default:
1883                 /* Protected mode interrupts unimplemented yet */
1884                 return X86EMUL_UNHANDLEABLE;
1885         }
1886 }
1887
1888 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1889 {
1890         int rc = X86EMUL_CONTINUE;
1891         unsigned long temp_eip = 0;
1892         unsigned long temp_eflags = 0;
1893         unsigned long cs = 0;
1894         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1895                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1896                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1897         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1898
1899         /* TODO: Add stack limit check */
1900
1901         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1902
1903         if (rc != X86EMUL_CONTINUE)
1904                 return rc;
1905
1906         if (temp_eip & ~0xffff)
1907                 return emulate_gp(ctxt, 0);
1908
1909         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1910
1911         if (rc != X86EMUL_CONTINUE)
1912                 return rc;
1913
1914         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1915
1916         if (rc != X86EMUL_CONTINUE)
1917                 return rc;
1918
1919         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1920
1921         if (rc != X86EMUL_CONTINUE)
1922                 return rc;
1923
1924         ctxt->_eip = temp_eip;
1925
1926
1927         if (ctxt->op_bytes == 4)
1928                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1929         else if (ctxt->op_bytes == 2) {
1930                 ctxt->eflags &= ~0xffff;
1931                 ctxt->eflags |= temp_eflags;
1932         }
1933
1934         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1935         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1936
1937         return rc;
1938 }
1939
1940 static int em_iret(struct x86_emulate_ctxt *ctxt)
1941 {
1942         switch(ctxt->mode) {
1943         case X86EMUL_MODE_REAL:
1944                 return emulate_iret_real(ctxt);
1945         case X86EMUL_MODE_VM86:
1946         case X86EMUL_MODE_PROT16:
1947         case X86EMUL_MODE_PROT32:
1948         case X86EMUL_MODE_PROT64:
1949         default:
1950                 /* iret from protected mode unimplemented yet */
1951                 return X86EMUL_UNHANDLEABLE;
1952         }
1953 }
1954
1955 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1956 {
1957         int rc;
1958         unsigned short sel;
1959
1960         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1961
1962         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1963         if (rc != X86EMUL_CONTINUE)
1964                 return rc;
1965
1966         ctxt->_eip = 0;
1967         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1968         return X86EMUL_CONTINUE;
1969 }
1970
1971 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1972 {
1973         int rc = X86EMUL_CONTINUE;
1974
1975         switch (ctxt->modrm_reg) {
1976         case 2: /* call near abs */ {
1977                 long int old_eip;
1978                 old_eip = ctxt->_eip;
1979                 ctxt->_eip = ctxt->src.val;
1980                 ctxt->src.val = old_eip;
1981                 rc = em_push(ctxt);
1982                 break;
1983         }
1984         case 4: /* jmp abs */
1985                 ctxt->_eip = ctxt->src.val;
1986                 break;
1987         case 5: /* jmp far */
1988                 rc = em_jmp_far(ctxt);
1989                 break;
1990         case 6: /* push */
1991                 rc = em_push(ctxt);
1992                 break;
1993         }
1994         return rc;
1995 }
1996
1997 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1998 {
1999         u64 old = ctxt->dst.orig_val64;
2000
2001         if (ctxt->dst.bytes == 16)
2002                 return X86EMUL_UNHANDLEABLE;
2003
2004         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2005             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2006                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2007                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2008                 ctxt->eflags &= ~EFLG_ZF;
2009         } else {
2010                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2011                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2012
2013                 ctxt->eflags |= EFLG_ZF;
2014         }
2015         return X86EMUL_CONTINUE;
2016 }
2017
2018 static int em_ret(struct x86_emulate_ctxt *ctxt)
2019 {
2020         ctxt->dst.type = OP_REG;
2021         ctxt->dst.addr.reg = &ctxt->_eip;
2022         ctxt->dst.bytes = ctxt->op_bytes;
2023         return em_pop(ctxt);
2024 }
2025
2026 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2027 {
2028         int rc;
2029         unsigned long cs;
2030         int cpl = ctxt->ops->cpl(ctxt);
2031
2032         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2033         if (rc != X86EMUL_CONTINUE)
2034                 return rc;
2035         if (ctxt->op_bytes == 4)
2036                 ctxt->_eip = (u32)ctxt->_eip;
2037         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2038         if (rc != X86EMUL_CONTINUE)
2039                 return rc;
2040         /* Outer-privilege level return is not implemented */
2041         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2042                 return X86EMUL_UNHANDLEABLE;
2043         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2044         return rc;
2045 }
2046
2047 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2048 {
2049         int rc;
2050
2051         rc = em_ret_far(ctxt);
2052         if (rc != X86EMUL_CONTINUE)
2053                 return rc;
2054         rsp_increment(ctxt, ctxt->src.val);
2055         return X86EMUL_CONTINUE;
2056 }
2057
2058 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2059 {
2060         /* Save real source value, then compare EAX against destination. */
2061         ctxt->dst.orig_val = ctxt->dst.val;
2062         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2063         ctxt->src.orig_val = ctxt->src.val;
2064         ctxt->src.val = ctxt->dst.orig_val;
2065         fastop(ctxt, em_cmp);
2066
2067         if (ctxt->eflags & EFLG_ZF) {
2068                 /* Success: write back to memory. */
2069                 ctxt->dst.val = ctxt->src.orig_val;
2070         } else {
2071                 /* Failure: write the value we saw to EAX. */
2072                 ctxt->dst.type = OP_REG;
2073                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2074                 ctxt->dst.val = ctxt->dst.orig_val;
2075         }
2076         return X86EMUL_CONTINUE;
2077 }
2078
2079 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2080 {
2081         int seg = ctxt->src2.val;
2082         unsigned short sel;
2083         int rc;
2084
2085         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2086
2087         rc = load_segment_descriptor(ctxt, sel, seg);
2088         if (rc != X86EMUL_CONTINUE)
2089                 return rc;
2090
2091         ctxt->dst.val = ctxt->src.val;
2092         return rc;
2093 }
2094
2095 static void
2096 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2097                         struct desc_struct *cs, struct desc_struct *ss)
2098 {
2099         cs->l = 0;              /* will be adjusted later */
2100         set_desc_base(cs, 0);   /* flat segment */
2101         cs->g = 1;              /* 4kb granularity */
2102         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2103         cs->type = 0x0b;        /* Read, Execute, Accessed */
2104         cs->s = 1;
2105         cs->dpl = 0;            /* will be adjusted later */
2106         cs->p = 1;
2107         cs->d = 1;
2108         cs->avl = 0;
2109
2110         set_desc_base(ss, 0);   /* flat segment */
2111         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2112         ss->g = 1;              /* 4kb granularity */
2113         ss->s = 1;
2114         ss->type = 0x03;        /* Read/Write, Accessed */
2115         ss->d = 1;              /* 32bit stack segment */
2116         ss->dpl = 0;
2117         ss->p = 1;
2118         ss->l = 0;
2119         ss->avl = 0;
2120 }
2121
2122 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2123 {
2124         u32 eax, ebx, ecx, edx;
2125
2126         eax = ecx = 0;
2127         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2128         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2129                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2130                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2131 }
2132
2133 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2134 {
2135         const struct x86_emulate_ops *ops = ctxt->ops;
2136         u32 eax, ebx, ecx, edx;
2137
2138         /*
2139          * syscall should always be enabled in longmode - so only become
2140          * vendor specific (cpuid) if other modes are active...
2141          */
2142         if (ctxt->mode == X86EMUL_MODE_PROT64)
2143                 return true;
2144
2145         eax = 0x00000000;
2146         ecx = 0x00000000;
2147         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2148         /*
2149          * Intel ("GenuineIntel")
2150          * remark: Intel CPUs only support "syscall" in 64bit
2151          * longmode. Also an 64bit guest with a
2152          * 32bit compat-app running will #UD !! While this
2153          * behaviour can be fixed (by emulating) into AMD
2154          * response - CPUs of AMD can't behave like Intel.
2155          */
2156         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2157             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2158             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2159                 return false;
2160
2161         /* AMD ("AuthenticAMD") */
2162         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2163             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2164             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2165                 return true;
2166
2167         /* AMD ("AMDisbetter!") */
2168         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2169             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2170             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2171                 return true;
2172
2173         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2174         return false;
2175 }
2176
2177 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2178 {
2179         const struct x86_emulate_ops *ops = ctxt->ops;
2180         struct desc_struct cs, ss;
2181         u64 msr_data;
2182         u16 cs_sel, ss_sel;
2183         u64 efer = 0;
2184
2185         /* syscall is not available in real mode */
2186         if (ctxt->mode == X86EMUL_MODE_REAL ||
2187             ctxt->mode == X86EMUL_MODE_VM86)
2188                 return emulate_ud(ctxt);
2189
2190         if (!(em_syscall_is_enabled(ctxt)))
2191                 return emulate_ud(ctxt);
2192
2193         ops->get_msr(ctxt, MSR_EFER, &efer);
2194         setup_syscalls_segments(ctxt, &cs, &ss);
2195
2196         if (!(efer & EFER_SCE))
2197                 return emulate_ud(ctxt);
2198
2199         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2200         msr_data >>= 32;
2201         cs_sel = (u16)(msr_data & 0xfffc);
2202         ss_sel = (u16)(msr_data + 8);
2203
2204         if (efer & EFER_LMA) {
2205                 cs.d = 0;
2206                 cs.l = 1;
2207         }
2208         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2209         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2210
2211         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2212         if (efer & EFER_LMA) {
2213 #ifdef CONFIG_X86_64
2214                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2215
2216                 ops->get_msr(ctxt,
2217                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2218                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2219                 ctxt->_eip = msr_data;
2220
2221                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2222                 ctxt->eflags &= ~msr_data;
2223 #endif
2224         } else {
2225                 /* legacy mode */
2226                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2227                 ctxt->_eip = (u32)msr_data;
2228
2229                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2230         }
2231
2232         return X86EMUL_CONTINUE;
2233 }
2234
2235 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2236 {
2237         const struct x86_emulate_ops *ops = ctxt->ops;
2238         struct desc_struct cs, ss;
2239         u64 msr_data;
2240         u16 cs_sel, ss_sel;
2241         u64 efer = 0;
2242
2243         ops->get_msr(ctxt, MSR_EFER, &efer);
2244         /* inject #GP if in real mode */
2245         if (ctxt->mode == X86EMUL_MODE_REAL)
2246                 return emulate_gp(ctxt, 0);
2247
2248         /*
2249          * Not recognized on AMD in compat mode (but is recognized in legacy
2250          * mode).
2251          */
2252         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2253             && !vendor_intel(ctxt))
2254                 return emulate_ud(ctxt);
2255
2256         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2257         * Therefore, we inject an #UD.
2258         */
2259         if (ctxt->mode == X86EMUL_MODE_PROT64)
2260                 return emulate_ud(ctxt);
2261
2262         setup_syscalls_segments(ctxt, &cs, &ss);
2263
2264         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2265         switch (ctxt->mode) {
2266         case X86EMUL_MODE_PROT32:
2267                 if ((msr_data & 0xfffc) == 0x0)
2268                         return emulate_gp(ctxt, 0);
2269                 break;
2270         case X86EMUL_MODE_PROT64:
2271                 if (msr_data == 0x0)
2272                         return emulate_gp(ctxt, 0);
2273                 break;
2274         default:
2275                 break;
2276         }
2277
2278         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2279         cs_sel = (u16)msr_data;
2280         cs_sel &= ~SELECTOR_RPL_MASK;
2281         ss_sel = cs_sel + 8;
2282         ss_sel &= ~SELECTOR_RPL_MASK;
2283         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2284                 cs.d = 0;
2285                 cs.l = 1;
2286         }
2287
2288         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2289         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2290
2291         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2292         ctxt->_eip = msr_data;
2293
2294         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2295         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2296
2297         return X86EMUL_CONTINUE;
2298 }
2299
2300 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2301 {
2302         const struct x86_emulate_ops *ops = ctxt->ops;
2303         struct desc_struct cs, ss;
2304         u64 msr_data;
2305         int usermode;
2306         u16 cs_sel = 0, ss_sel = 0;
2307
2308         /* inject #GP if in real mode or Virtual 8086 mode */
2309         if (ctxt->mode == X86EMUL_MODE_REAL ||
2310             ctxt->mode == X86EMUL_MODE_VM86)
2311                 return emulate_gp(ctxt, 0);
2312
2313         setup_syscalls_segments(ctxt, &cs, &ss);
2314
2315         if ((ctxt->rex_prefix & 0x8) != 0x0)
2316                 usermode = X86EMUL_MODE_PROT64;
2317         else
2318                 usermode = X86EMUL_MODE_PROT32;
2319
2320         cs.dpl = 3;
2321         ss.dpl = 3;
2322         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2323         switch (usermode) {
2324         case X86EMUL_MODE_PROT32:
2325                 cs_sel = (u16)(msr_data + 16);
2326                 if ((msr_data & 0xfffc) == 0x0)
2327                         return emulate_gp(ctxt, 0);
2328                 ss_sel = (u16)(msr_data + 24);
2329                 break;
2330         case X86EMUL_MODE_PROT64:
2331                 cs_sel = (u16)(msr_data + 32);
2332                 if (msr_data == 0x0)
2333                         return emulate_gp(ctxt, 0);
2334                 ss_sel = cs_sel + 8;
2335                 cs.d = 0;
2336                 cs.l = 1;
2337                 break;
2338         }
2339         cs_sel |= SELECTOR_RPL_MASK;
2340         ss_sel |= SELECTOR_RPL_MASK;
2341
2342         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2343         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2344
2345         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2346         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2347
2348         return X86EMUL_CONTINUE;
2349 }
2350
2351 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2352 {
2353         int iopl;
2354         if (ctxt->mode == X86EMUL_MODE_REAL)
2355                 return false;
2356         if (ctxt->mode == X86EMUL_MODE_VM86)
2357                 return true;
2358         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2359         return ctxt->ops->cpl(ctxt) > iopl;
2360 }
2361
2362 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2363                                             u16 port, u16 len)
2364 {
2365         const struct x86_emulate_ops *ops = ctxt->ops;
2366         struct desc_struct tr_seg;
2367         u32 base3;
2368         int r;
2369         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2370         unsigned mask = (1 << len) - 1;
2371         unsigned long base;
2372
2373         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2374         if (!tr_seg.p)
2375                 return false;
2376         if (desc_limit_scaled(&tr_seg) < 103)
2377                 return false;
2378         base = get_desc_base(&tr_seg);
2379 #ifdef CONFIG_X86_64
2380         base |= ((u64)base3) << 32;
2381 #endif
2382         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2383         if (r != X86EMUL_CONTINUE)
2384                 return false;
2385         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2386                 return false;
2387         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2388         if (r != X86EMUL_CONTINUE)
2389                 return false;
2390         if ((perm >> bit_idx) & mask)
2391                 return false;
2392         return true;
2393 }
2394
2395 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2396                                  u16 port, u16 len)
2397 {
2398         if (ctxt->perm_ok)
2399                 return true;
2400
2401         if (emulator_bad_iopl(ctxt))
2402                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2403                         return false;
2404
2405         ctxt->perm_ok = true;
2406
2407         return true;
2408 }
2409
2410 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2411                                 struct tss_segment_16 *tss)
2412 {
2413         tss->ip = ctxt->_eip;
2414         tss->flag = ctxt->eflags;
2415         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2416         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2417         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2418         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2419         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2420         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2421         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2422         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2423
2424         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2425         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2426         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2427         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2428         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2429 }
2430
2431 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2432                                  struct tss_segment_16 *tss)
2433 {
2434         int ret;
2435         u8 cpl;
2436
2437         ctxt->_eip = tss->ip;
2438         ctxt->eflags = tss->flag | 2;
2439         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2440         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2441         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2442         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2443         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2444         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2445         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2446         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2447
2448         /*
2449          * SDM says that segment selectors are loaded before segment
2450          * descriptors
2451          */
2452         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2453         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2454         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2455         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2456         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2457
2458         cpl = tss->cs & 3;
2459
2460         /*
2461          * Now load segment descriptors. If fault happens at this stage
2462          * it is handled in a context of new task
2463          */
2464         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2465         if (ret != X86EMUL_CONTINUE)
2466                 return ret;
2467         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2468         if (ret != X86EMUL_CONTINUE)
2469                 return ret;
2470         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2471         if (ret != X86EMUL_CONTINUE)
2472                 return ret;
2473         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2474         if (ret != X86EMUL_CONTINUE)
2475                 return ret;
2476         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2477         if (ret != X86EMUL_CONTINUE)
2478                 return ret;
2479
2480         return X86EMUL_CONTINUE;
2481 }
2482
2483 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2484                           u16 tss_selector, u16 old_tss_sel,
2485                           ulong old_tss_base, struct desc_struct *new_desc)
2486 {
2487         const struct x86_emulate_ops *ops = ctxt->ops;
2488         struct tss_segment_16 tss_seg;
2489         int ret;
2490         u32 new_tss_base = get_desc_base(new_desc);
2491
2492         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2493                             &ctxt->exception);
2494         if (ret != X86EMUL_CONTINUE)
2495                 /* FIXME: need to provide precise fault address */
2496                 return ret;
2497
2498         save_state_to_tss16(ctxt, &tss_seg);
2499
2500         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2501                              &ctxt->exception);
2502         if (ret != X86EMUL_CONTINUE)
2503                 /* FIXME: need to provide precise fault address */
2504                 return ret;
2505
2506         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2507                             &ctxt->exception);
2508         if (ret != X86EMUL_CONTINUE)
2509                 /* FIXME: need to provide precise fault address */
2510                 return ret;
2511
2512         if (old_tss_sel != 0xffff) {
2513                 tss_seg.prev_task_link = old_tss_sel;
2514
2515                 ret = ops->write_std(ctxt, new_tss_base,
2516                                      &tss_seg.prev_task_link,
2517                                      sizeof tss_seg.prev_task_link,
2518                                      &ctxt->exception);
2519                 if (ret != X86EMUL_CONTINUE)
2520                         /* FIXME: need to provide precise fault address */
2521                         return ret;
2522         }
2523
2524         return load_state_from_tss16(ctxt, &tss_seg);
2525 }
2526
2527 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2528                                 struct tss_segment_32 *tss)
2529 {
2530         /* CR3 and ldt selector are not saved intentionally */
2531         tss->eip = ctxt->_eip;
2532         tss->eflags = ctxt->eflags;
2533         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2534         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2535         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2536         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2537         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2538         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2539         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2540         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2541
2542         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2543         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2544         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2545         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2546         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2547         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2548 }
2549
2550 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2551                                  struct tss_segment_32 *tss)
2552 {
2553         int ret;
2554         u8 cpl;
2555
2556         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2557                 return emulate_gp(ctxt, 0);
2558         ctxt->_eip = tss->eip;
2559         ctxt->eflags = tss->eflags | 2;
2560
2561         /* General purpose registers */
2562         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2563         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2564         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2565         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2566         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2567         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2568         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2569         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2570
2571         /*
2572          * SDM says that segment selectors are loaded before segment
2573          * descriptors.  This is important because CPL checks will
2574          * use CS.RPL.
2575          */
2576         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2577         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2578         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2579         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2580         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2581         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2582         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2583
2584         /*
2585          * If we're switching between Protected Mode and VM86, we need to make
2586          * sure to update the mode before loading the segment descriptors so
2587          * that the selectors are interpreted correctly.
2588          */
2589         if (ctxt->eflags & X86_EFLAGS_VM) {
2590                 ctxt->mode = X86EMUL_MODE_VM86;
2591                 cpl = 3;
2592         } else {
2593                 ctxt->mode = X86EMUL_MODE_PROT32;
2594                 cpl = tss->cs & 3;
2595         }
2596
2597         /*
2598          * Now load segment descriptors. If fault happenes at this stage
2599          * it is handled in a context of new task
2600          */
2601         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2602         if (ret != X86EMUL_CONTINUE)
2603                 return ret;
2604         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2605         if (ret != X86EMUL_CONTINUE)
2606                 return ret;
2607         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2608         if (ret != X86EMUL_CONTINUE)
2609                 return ret;
2610         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2611         if (ret != X86EMUL_CONTINUE)
2612                 return ret;
2613         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2614         if (ret != X86EMUL_CONTINUE)
2615                 return ret;
2616         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2617         if (ret != X86EMUL_CONTINUE)
2618                 return ret;
2619         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2620         if (ret != X86EMUL_CONTINUE)
2621                 return ret;
2622
2623         return X86EMUL_CONTINUE;
2624 }
2625
2626 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2627                           u16 tss_selector, u16 old_tss_sel,
2628                           ulong old_tss_base, struct desc_struct *new_desc)
2629 {
2630         const struct x86_emulate_ops *ops = ctxt->ops;
2631         struct tss_segment_32 tss_seg;
2632         int ret;
2633         u32 new_tss_base = get_desc_base(new_desc);
2634         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2635         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2636
2637         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2638                             &ctxt->exception);
2639         if (ret != X86EMUL_CONTINUE)
2640                 /* FIXME: need to provide precise fault address */
2641                 return ret;
2642
2643         save_state_to_tss32(ctxt, &tss_seg);
2644
2645         /* Only GP registers and segment selectors are saved */
2646         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2647                              ldt_sel_offset - eip_offset, &ctxt->exception);
2648         if (ret != X86EMUL_CONTINUE)
2649                 /* FIXME: need to provide precise fault address */
2650                 return ret;
2651
2652         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2653                             &ctxt->exception);
2654         if (ret != X86EMUL_CONTINUE)
2655                 /* FIXME: need to provide precise fault address */
2656                 return ret;
2657
2658         if (old_tss_sel != 0xffff) {
2659                 tss_seg.prev_task_link = old_tss_sel;
2660
2661                 ret = ops->write_std(ctxt, new_tss_base,
2662                                      &tss_seg.prev_task_link,
2663                                      sizeof tss_seg.prev_task_link,
2664                                      &ctxt->exception);
2665                 if (ret != X86EMUL_CONTINUE)
2666                         /* FIXME: need to provide precise fault address */
2667                         return ret;
2668         }
2669
2670         return load_state_from_tss32(ctxt, &tss_seg);
2671 }
2672
2673 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2674                                    u16 tss_selector, int idt_index, int reason,
2675                                    bool has_error_code, u32 error_code)
2676 {
2677         const struct x86_emulate_ops *ops = ctxt->ops;
2678         struct desc_struct curr_tss_desc, next_tss_desc;
2679         int ret;
2680         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2681         ulong old_tss_base =
2682                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2683         u32 desc_limit;
2684         ulong desc_addr;
2685
2686         /* FIXME: old_tss_base == ~0 ? */
2687
2688         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2689         if (ret != X86EMUL_CONTINUE)
2690                 return ret;
2691         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2692         if (ret != X86EMUL_CONTINUE)
2693                 return ret;
2694
2695         /* FIXME: check that next_tss_desc is tss */
2696
2697         /*
2698          * Check privileges. The three cases are task switch caused by...
2699          *
2700          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2701          * 2. Exception/IRQ/iret: No check is performed
2702          * 3. jmp/call to TSS: Check against DPL of the TSS
2703          */
2704         if (reason == TASK_SWITCH_GATE) {
2705                 if (idt_index != -1) {
2706                         /* Software interrupts */
2707                         struct desc_struct task_gate_desc;
2708                         int dpl;
2709
2710                         ret = read_interrupt_descriptor(ctxt, idt_index,
2711                                                         &task_gate_desc);
2712                         if (ret != X86EMUL_CONTINUE)
2713                                 return ret;
2714
2715                         dpl = task_gate_desc.dpl;
2716                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2717                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2718                 }
2719         } else if (reason != TASK_SWITCH_IRET) {
2720                 int dpl = next_tss_desc.dpl;
2721                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2722                         return emulate_gp(ctxt, tss_selector);
2723         }
2724
2725
2726         desc_limit = desc_limit_scaled(&next_tss_desc);
2727         if (!next_tss_desc.p ||
2728             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2729              desc_limit < 0x2b)) {
2730                 emulate_ts(ctxt, tss_selector & 0xfffc);
2731                 return X86EMUL_PROPAGATE_FAULT;
2732         }
2733
2734         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2735                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2736                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2737         }
2738
2739         if (reason == TASK_SWITCH_IRET)
2740                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2741
2742         /* set back link to prev task only if NT bit is set in eflags
2743            note that old_tss_sel is not used after this point */
2744         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2745                 old_tss_sel = 0xffff;
2746
2747         if (next_tss_desc.type & 8)
2748                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2749                                      old_tss_base, &next_tss_desc);
2750         else
2751                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2752                                      old_tss_base, &next_tss_desc);
2753         if (ret != X86EMUL_CONTINUE)
2754                 return ret;
2755
2756         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2757                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2758
2759         if (reason != TASK_SWITCH_IRET) {
2760                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2761                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2762         }
2763
2764         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2765         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2766
2767         if (has_error_code) {
2768                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2769                 ctxt->lock_prefix = 0;
2770                 ctxt->src.val = (unsigned long) error_code;
2771                 ret = em_push(ctxt);
2772         }
2773
2774         return ret;
2775 }
2776
2777 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2778                          u16 tss_selector, int idt_index, int reason,
2779                          bool has_error_code, u32 error_code)
2780 {
2781         int rc;
2782
2783         invalidate_registers(ctxt);
2784         ctxt->_eip = ctxt->eip;
2785         ctxt->dst.type = OP_NONE;
2786
2787         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2788                                      has_error_code, error_code);
2789
2790         if (rc == X86EMUL_CONTINUE) {
2791                 ctxt->eip = ctxt->_eip;
2792                 writeback_registers(ctxt);
2793         }
2794
2795         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2796 }
2797
2798 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2799                 struct operand *op)
2800 {
2801         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2802
2803         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2804         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2805 }
2806
2807 static int em_das(struct x86_emulate_ctxt *ctxt)
2808 {
2809         u8 al, old_al;
2810         bool af, cf, old_cf;
2811
2812         cf = ctxt->eflags & X86_EFLAGS_CF;
2813         al = ctxt->dst.val;
2814
2815         old_al = al;
2816         old_cf = cf;
2817         cf = false;
2818         af = ctxt->eflags & X86_EFLAGS_AF;
2819         if ((al & 0x0f) > 9 || af) {
2820                 al -= 6;
2821                 cf = old_cf | (al >= 250);
2822                 af = true;
2823         } else {
2824                 af = false;
2825         }
2826         if (old_al > 0x99 || old_cf) {
2827                 al -= 0x60;
2828                 cf = true;
2829         }
2830
2831         ctxt->dst.val = al;
2832         /* Set PF, ZF, SF */
2833         ctxt->src.type = OP_IMM;
2834         ctxt->src.val = 0;
2835         ctxt->src.bytes = 1;
2836         fastop(ctxt, em_or);
2837         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2838         if (cf)
2839                 ctxt->eflags |= X86_EFLAGS_CF;
2840         if (af)
2841                 ctxt->eflags |= X86_EFLAGS_AF;
2842         return X86EMUL_CONTINUE;
2843 }
2844
2845 static int em_aam(struct x86_emulate_ctxt *ctxt)
2846 {
2847         u8 al, ah;
2848
2849         if (ctxt->src.val == 0)
2850                 return emulate_de(ctxt);
2851
2852         al = ctxt->dst.val & 0xff;
2853         ah = al / ctxt->src.val;
2854         al %= ctxt->src.val;
2855
2856         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2857
2858         /* Set PF, ZF, SF */
2859         ctxt->src.type = OP_IMM;
2860         ctxt->src.val = 0;
2861         ctxt->src.bytes = 1;
2862         fastop(ctxt, em_or);
2863
2864         return X86EMUL_CONTINUE;
2865 }
2866
2867 static int em_aad(struct x86_emulate_ctxt *ctxt)
2868 {
2869         u8 al = ctxt->dst.val & 0xff;
2870         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2871
2872         al = (al + (ah * ctxt->src.val)) & 0xff;
2873
2874         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2875
2876         /* Set PF, ZF, SF */
2877         ctxt->src.type = OP_IMM;
2878         ctxt->src.val = 0;
2879         ctxt->src.bytes = 1;
2880         fastop(ctxt, em_or);
2881
2882         return X86EMUL_CONTINUE;
2883 }
2884
2885 static int em_call(struct x86_emulate_ctxt *ctxt)
2886 {
2887         long rel = ctxt->src.val;
2888
2889         ctxt->src.val = (unsigned long)ctxt->_eip;
2890         jmp_rel(ctxt, rel);
2891         return em_push(ctxt);
2892 }
2893
2894 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2895 {
2896         u16 sel, old_cs;
2897         ulong old_eip;
2898         int rc;
2899
2900         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2901         old_eip = ctxt->_eip;
2902
2903         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2904         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2905                 return X86EMUL_CONTINUE;
2906
2907         ctxt->_eip = 0;
2908         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2909
2910         ctxt->src.val = old_cs;
2911         rc = em_push(ctxt);
2912         if (rc != X86EMUL_CONTINUE)
2913                 return rc;
2914
2915         ctxt->src.val = old_eip;
2916         return em_push(ctxt);
2917 }
2918
2919 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2920 {
2921         int rc;
2922
2923         ctxt->dst.type = OP_REG;
2924         ctxt->dst.addr.reg = &ctxt->_eip;
2925         ctxt->dst.bytes = ctxt->op_bytes;
2926         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2927         if (rc != X86EMUL_CONTINUE)
2928                 return rc;
2929         rsp_increment(ctxt, ctxt->src.val);
2930         return X86EMUL_CONTINUE;
2931 }
2932
2933 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2934 {
2935         /* Write back the register source. */
2936         ctxt->src.val = ctxt->dst.val;
2937         write_register_operand(&ctxt->src);
2938
2939         /* Write back the memory destination with implicit LOCK prefix. */
2940         ctxt->dst.val = ctxt->src.orig_val;
2941         ctxt->lock_prefix = 1;
2942         return X86EMUL_CONTINUE;
2943 }
2944
2945 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2946 {
2947         ctxt->dst.val = ctxt->src2.val;
2948         return fastop(ctxt, em_imul);
2949 }
2950
2951 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2952 {
2953         ctxt->dst.type = OP_REG;
2954         ctxt->dst.bytes = ctxt->src.bytes;
2955         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2956         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2957
2958         return X86EMUL_CONTINUE;
2959 }
2960
2961 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2962 {
2963         u64 tsc = 0;
2964
2965         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2966         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2967         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2968         return X86EMUL_CONTINUE;
2969 }
2970
2971 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2972 {
2973         u64 pmc;
2974
2975         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2976                 return emulate_gp(ctxt, 0);
2977         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2978         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2979         return X86EMUL_CONTINUE;
2980 }
2981
2982 static int em_mov(struct x86_emulate_ctxt *ctxt)
2983 {
2984         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
2985         return X86EMUL_CONTINUE;
2986 }
2987
2988 #define FFL(x) bit(X86_FEATURE_##x)
2989
2990 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2991 {
2992         u32 ebx, ecx, edx, eax = 1;
2993         u16 tmp;
2994
2995         /*
2996          * Check MOVBE is set in the guest-visible CPUID leaf.
2997          */
2998         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2999         if (!(ecx & FFL(MOVBE)))
3000                 return emulate_ud(ctxt);
3001
3002         switch (ctxt->op_bytes) {
3003         case 2:
3004                 /*
3005                  * From MOVBE definition: "...When the operand size is 16 bits,
3006                  * the upper word of the destination register remains unchanged
3007                  * ..."
3008                  *
3009                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3010                  * rules so we have to do the operation almost per hand.
3011                  */
3012                 tmp = (u16)ctxt->src.val;
3013                 ctxt->dst.val &= ~0xffffUL;
3014                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3015                 break;
3016         case 4:
3017                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3018                 break;
3019         case 8:
3020                 ctxt->dst.val = swab64(ctxt->src.val);
3021                 break;
3022         default:
3023                 return X86EMUL_PROPAGATE_FAULT;
3024         }
3025         return X86EMUL_CONTINUE;
3026 }
3027
3028 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3029 {
3030         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3031                 return emulate_gp(ctxt, 0);
3032
3033         /* Disable writeback. */
3034         ctxt->dst.type = OP_NONE;
3035         return X86EMUL_CONTINUE;
3036 }
3037
3038 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3039 {
3040         unsigned long val;
3041
3042         if (ctxt->mode == X86EMUL_MODE_PROT64)
3043                 val = ctxt->src.val & ~0ULL;
3044         else
3045                 val = ctxt->src.val & ~0U;
3046
3047         /* #UD condition is already handled. */
3048         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3049                 return emulate_gp(ctxt, 0);
3050
3051         /* Disable writeback. */
3052         ctxt->dst.type = OP_NONE;
3053         return X86EMUL_CONTINUE;
3054 }
3055
3056 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3057 {
3058         u64 msr_data;
3059
3060         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3061                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3062         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3063                 return emulate_gp(ctxt, 0);
3064
3065         return X86EMUL_CONTINUE;
3066 }
3067
3068 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3069 {
3070         u64 msr_data;
3071
3072         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3073                 return emulate_gp(ctxt, 0);
3074
3075         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3076         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3077         return X86EMUL_CONTINUE;
3078 }
3079
3080 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3081 {
3082         if (ctxt->modrm_reg > VCPU_SREG_GS)
3083                 return emulate_ud(ctxt);
3084
3085         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3086         return X86EMUL_CONTINUE;
3087 }
3088
3089 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3090 {
3091         u16 sel = ctxt->src.val;
3092
3093         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3094                 return emulate_ud(ctxt);
3095
3096         if (ctxt->modrm_reg == VCPU_SREG_SS)
3097                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3098
3099         /* Disable writeback. */
3100         ctxt->dst.type = OP_NONE;
3101         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3102 }
3103
3104 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3105 {
3106         u16 sel = ctxt->src.val;
3107
3108         /* Disable writeback. */
3109         ctxt->dst.type = OP_NONE;
3110         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3111 }
3112
3113 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3114 {
3115         u16 sel = ctxt->src.val;
3116
3117         /* Disable writeback. */
3118         ctxt->dst.type = OP_NONE;
3119         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3120 }
3121
3122 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3123 {
3124         int rc;
3125         ulong linear;
3126
3127         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3128         if (rc == X86EMUL_CONTINUE)
3129                 ctxt->ops->invlpg(ctxt, linear);
3130         /* Disable writeback. */
3131         ctxt->dst.type = OP_NONE;
3132         return X86EMUL_CONTINUE;
3133 }
3134
3135 static int em_clts(struct x86_emulate_ctxt *ctxt)
3136 {
3137         ulong cr0;
3138
3139         cr0 = ctxt->ops->get_cr(ctxt, 0);
3140         cr0 &= ~X86_CR0_TS;
3141         ctxt->ops->set_cr(ctxt, 0, cr0);
3142         return X86EMUL_CONTINUE;
3143 }
3144
3145 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3146 {
3147         int rc;
3148
3149         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3150                 return X86EMUL_UNHANDLEABLE;
3151
3152         rc = ctxt->ops->fix_hypercall(ctxt);
3153         if (rc != X86EMUL_CONTINUE)
3154                 return rc;
3155
3156         /* Let the processor re-execute the fixed hypercall */
3157         ctxt->_eip = ctxt->eip;
3158         /* Disable writeback. */
3159         ctxt->dst.type = OP_NONE;
3160         return X86EMUL_CONTINUE;
3161 }
3162
3163 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3164                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3165                                               struct desc_ptr *ptr))
3166 {
3167         struct desc_ptr desc_ptr;
3168
3169         if (ctxt->mode == X86EMUL_MODE_PROT64)
3170                 ctxt->op_bytes = 8;
3171         get(ctxt, &desc_ptr);
3172         if (ctxt->op_bytes == 2) {
3173                 ctxt->op_bytes = 4;
3174                 desc_ptr.address &= 0x00ffffff;
3175         }
3176         /* Disable writeback. */
3177         ctxt->dst.type = OP_NONE;
3178         return segmented_write(ctxt, ctxt->dst.addr.mem,
3179                                &desc_ptr, 2 + ctxt->op_bytes);
3180 }
3181
3182 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3183 {
3184         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3185 }
3186
3187 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3188 {
3189         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3190 }
3191
3192 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3193 {
3194         struct desc_ptr desc_ptr;
3195         int rc;
3196
3197         if (ctxt->mode == X86EMUL_MODE_PROT64)
3198                 ctxt->op_bytes = 8;
3199         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3200                              &desc_ptr.size, &desc_ptr.address,
3201                              ctxt->op_bytes);
3202         if (rc != X86EMUL_CONTINUE)
3203                 return rc;
3204         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3205         /* Disable writeback. */
3206         ctxt->dst.type = OP_NONE;
3207         return X86EMUL_CONTINUE;
3208 }
3209
3210 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3211 {
3212         int rc;
3213
3214         rc = ctxt->ops->fix_hypercall(ctxt);
3215
3216         /* Disable writeback. */
3217         ctxt->dst.type = OP_NONE;
3218         return rc;
3219 }
3220
3221 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3222 {
3223         struct desc_ptr desc_ptr;
3224         int rc;
3225
3226         if (ctxt->mode == X86EMUL_MODE_PROT64)
3227                 ctxt->op_bytes = 8;
3228         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3229                              &desc_ptr.size, &desc_ptr.address,
3230                              ctxt->op_bytes);
3231         if (rc != X86EMUL_CONTINUE)
3232                 return rc;
3233         ctxt->ops->set_idt(ctxt, &desc_ptr);
3234         /* Disable writeback. */
3235         ctxt->dst.type = OP_NONE;
3236         return X86EMUL_CONTINUE;
3237 }
3238
3239 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3240 {
3241         if (ctxt->dst.type == OP_MEM)
3242                 ctxt->dst.bytes = 2;
3243         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3244         return X86EMUL_CONTINUE;
3245 }
3246
3247 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3248 {
3249         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3250                           | (ctxt->src.val & 0x0f));
3251         ctxt->dst.type = OP_NONE;
3252         return X86EMUL_CONTINUE;
3253 }
3254
3255 static int em_loop(struct x86_emulate_ctxt *ctxt)
3256 {
3257         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3258         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3259             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3260                 jmp_rel(ctxt, ctxt->src.val);
3261
3262         return X86EMUL_CONTINUE;
3263 }
3264
3265 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3266 {
3267         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3268                 jmp_rel(ctxt, ctxt->src.val);
3269
3270         return X86EMUL_CONTINUE;
3271 }
3272
3273 static int em_in(struct x86_emulate_ctxt *ctxt)
3274 {
3275         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3276                              &ctxt->dst.val))
3277                 return X86EMUL_IO_NEEDED;
3278
3279         return X86EMUL_CONTINUE;
3280 }
3281
3282 static int em_out(struct x86_emulate_ctxt *ctxt)
3283 {
3284         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3285                                     &ctxt->src.val, 1);
3286         /* Disable writeback. */
3287         ctxt->dst.type = OP_NONE;
3288         return X86EMUL_CONTINUE;
3289 }
3290
3291 static int em_cli(struct x86_emulate_ctxt *ctxt)
3292 {
3293         if (emulator_bad_iopl(ctxt))
3294                 return emulate_gp(ctxt, 0);
3295
3296         ctxt->eflags &= ~X86_EFLAGS_IF;
3297         return X86EMUL_CONTINUE;
3298 }
3299
3300 static int em_sti(struct x86_emulate_ctxt *ctxt)
3301 {
3302         if (emulator_bad_iopl(ctxt))
3303                 return emulate_gp(ctxt, 0);
3304
3305         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3306         ctxt->eflags |= X86_EFLAGS_IF;
3307         return X86EMUL_CONTINUE;
3308 }
3309
3310 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3311 {
3312         u32 eax, ebx, ecx, edx;
3313
3314         eax = reg_read(ctxt, VCPU_REGS_RAX);
3315         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3316         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3317         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3318         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3319         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3320         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3321         return X86EMUL_CONTINUE;
3322 }
3323
3324 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3325 {
3326         u32 flags;
3327
3328         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3329         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3330
3331         ctxt->eflags &= ~0xffUL;
3332         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3333         return X86EMUL_CONTINUE;
3334 }
3335
3336 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3337 {
3338         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3339         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3340         return X86EMUL_CONTINUE;
3341 }
3342
3343 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3344 {
3345         switch (ctxt->op_bytes) {
3346 #ifdef CONFIG_X86_64
3347         case 8:
3348                 asm("bswap %0" : "+r"(ctxt->dst.val));
3349                 break;
3350 #endif
3351         default:
3352                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3353                 break;
3354         }
3355         return X86EMUL_CONTINUE;
3356 }
3357
3358 static bool valid_cr(int nr)
3359 {
3360         switch (nr) {
3361         case 0:
3362         case 2 ... 4:
3363         case 8:
3364                 return true;
3365         default:
3366                 return false;
3367         }
3368 }
3369
3370 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3371 {
3372         if (!valid_cr(ctxt->modrm_reg))
3373                 return emulate_ud(ctxt);
3374
3375         return X86EMUL_CONTINUE;
3376 }
3377
3378 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3379 {
3380         u64 new_val = ctxt->src.val64;
3381         int cr = ctxt->modrm_reg;
3382         u64 efer = 0;
3383
3384         static u64 cr_reserved_bits[] = {
3385                 0xffffffff00000000ULL,
3386                 0, 0, 0, /* CR3 checked later */
3387                 CR4_RESERVED_BITS,
3388                 0, 0, 0,
3389                 CR8_RESERVED_BITS,
3390         };
3391
3392         if (!valid_cr(cr))
3393                 return emulate_ud(ctxt);
3394
3395         if (new_val & cr_reserved_bits[cr])
3396                 return emulate_gp(ctxt, 0);
3397
3398         switch (cr) {
3399         case 0: {
3400                 u64 cr4;
3401                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3402                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3403                         return emulate_gp(ctxt, 0);
3404
3405                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3406                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3407
3408                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3409                     !(cr4 & X86_CR4_PAE))
3410                         return emulate_gp(ctxt, 0);
3411
3412                 break;
3413                 }
3414         case 3: {
3415                 u64 rsvd = 0;
3416
3417                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3418                 if (efer & EFER_LMA)
3419                         rsvd = CR3_L_MODE_RESERVED_BITS;
3420
3421                 if (new_val & rsvd)
3422                         return emulate_gp(ctxt, 0);
3423
3424                 break;
3425                 }
3426         case 4: {
3427                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3428
3429                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3430                         return emulate_gp(ctxt, 0);
3431
3432                 break;
3433                 }
3434         }
3435
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3440 {
3441         unsigned long dr7;
3442
3443         ctxt->ops->get_dr(ctxt, 7, &dr7);
3444
3445         /* Check if DR7.Global_Enable is set */
3446         return dr7 & (1 << 13);
3447 }
3448
3449 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3450 {
3451         int dr = ctxt->modrm_reg;
3452         u64 cr4;
3453
3454         if (dr > 7)
3455                 return emulate_ud(ctxt);
3456
3457         cr4 = ctxt->ops->get_cr(ctxt, 4);
3458         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3459                 return emulate_ud(ctxt);
3460
3461         if (check_dr7_gd(ctxt))
3462                 return emulate_db(ctxt);
3463
3464         return X86EMUL_CONTINUE;
3465 }
3466
3467 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3468 {
3469         u64 new_val = ctxt->src.val64;
3470         int dr = ctxt->modrm_reg;
3471
3472         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3473                 return emulate_gp(ctxt, 0);
3474
3475         return check_dr_read(ctxt);
3476 }
3477
3478 static int check_svme(struct x86_emulate_ctxt *ctxt)
3479 {
3480         u64 efer;
3481
3482         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3483
3484         if (!(efer & EFER_SVME))
3485                 return emulate_ud(ctxt);
3486
3487         return X86EMUL_CONTINUE;
3488 }
3489
3490 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3491 {
3492         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3493
3494         /* Valid physical address? */
3495         if (rax & 0xffff000000000000ULL)
3496                 return emulate_gp(ctxt, 0);
3497
3498         return check_svme(ctxt);
3499 }
3500
3501 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3502 {
3503         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3504
3505         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3506                 return emulate_ud(ctxt);
3507
3508         return X86EMUL_CONTINUE;
3509 }
3510
3511 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3512 {
3513         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3514         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3515
3516         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3517             ctxt->ops->check_pmc(ctxt, rcx))
3518                 return emulate_gp(ctxt, 0);
3519
3520         return X86EMUL_CONTINUE;
3521 }
3522
3523 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3524 {
3525         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3526         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3527                 return emulate_gp(ctxt, 0);
3528
3529         return X86EMUL_CONTINUE;
3530 }
3531
3532 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3533 {
3534         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3535         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3536                 return emulate_gp(ctxt, 0);
3537
3538         return X86EMUL_CONTINUE;
3539 }
3540
3541 #define D(_y) { .flags = (_y) }
3542 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3543 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3544                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3545 #define N    D(NotImpl)
3546 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3547 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3548 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3549 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3550 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3551 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3552 #define II(_f, _e, _i) \
3553         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3554 #define IIP(_f, _e, _i, _p) \
3555         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3556           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3557 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3558
3559 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3560 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3561 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3562 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3563 #define I2bvIP(_f, _e, _i, _p) \
3564         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3565
3566 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3567                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3568                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3569
3570 static const struct opcode group7_rm1[] = {
3571         DI(SrcNone | Priv, monitor),
3572         DI(SrcNone | Priv, mwait),
3573         N, N, N, N, N, N,
3574 };
3575
3576 static const struct opcode group7_rm3[] = {
3577         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3578         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3579         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3580         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3581         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3582         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3583         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3584         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3585 };
3586
3587 static const struct opcode group7_rm7[] = {
3588         N,
3589         DIP(SrcNone, rdtscp, check_rdtsc),
3590         N, N, N, N, N, N,
3591 };
3592
3593 static const struct opcode group1[] = {
3594         F(Lock, em_add),
3595         F(Lock | PageTable, em_or),
3596         F(Lock, em_adc),
3597         F(Lock, em_sbb),
3598         F(Lock | PageTable, em_and),
3599         F(Lock, em_sub),
3600         F(Lock, em_xor),
3601         F(NoWrite, em_cmp),
3602 };
3603
3604 static const struct opcode group1A[] = {
3605         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3606 };
3607
3608 static const struct opcode group2[] = {
3609         F(DstMem | ModRM, em_rol),
3610         F(DstMem | ModRM, em_ror),
3611         F(DstMem | ModRM, em_rcl),
3612         F(DstMem | ModRM, em_rcr),
3613         F(DstMem | ModRM, em_shl),
3614         F(DstMem | ModRM, em_shr),
3615         F(DstMem | ModRM, em_shl),
3616         F(DstMem | ModRM, em_sar),
3617 };
3618
3619 static const struct opcode group3[] = {
3620         F(DstMem | SrcImm | NoWrite, em_test),
3621         F(DstMem | SrcImm | NoWrite, em_test),
3622         F(DstMem | SrcNone | Lock, em_not),
3623         F(DstMem | SrcNone | Lock, em_neg),
3624         F(DstXacc | Src2Mem, em_mul_ex),
3625         F(DstXacc | Src2Mem, em_imul_ex),
3626         F(DstXacc | Src2Mem, em_div_ex),
3627         F(DstXacc | Src2Mem, em_idiv_ex),
3628 };
3629
3630 static const struct opcode group4[] = {
3631         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3632         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3633         N, N, N, N, N, N,
3634 };
3635
3636 static const struct opcode group5[] = {
3637         F(DstMem | SrcNone | Lock,              em_inc),
3638         F(DstMem | SrcNone | Lock,              em_dec),
3639         I(SrcMem | Stack,                       em_grp45),
3640         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3641         I(SrcMem | Stack,                       em_grp45),
3642         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3643         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3644 };
3645
3646 static const struct opcode group6[] = {
3647         DI(Prot,        sldt),
3648         DI(Prot,        str),
3649         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3650         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3651         N, N, N, N,
3652 };
3653
3654 static const struct group_dual group7 = { {
3655         II(Mov | DstMem,                        em_sgdt, sgdt),
3656         II(Mov | DstMem,                        em_sidt, sidt),
3657         II(SrcMem | Priv,                       em_lgdt, lgdt),
3658         II(SrcMem | Priv,                       em_lidt, lidt),
3659         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3660         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3661         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3662 }, {
3663         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3664         EXT(0, group7_rm1),
3665         N, EXT(0, group7_rm3),
3666         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3667         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3668         EXT(0, group7_rm7),
3669 } };
3670
3671 static const struct opcode group8[] = {
3672         N, N, N, N,
3673         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3674         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3675         F(DstMem | SrcImmByte | Lock,                   em_btr),
3676         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3677 };
3678
3679 static const struct group_dual group9 = { {
3680         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3681 }, {
3682         N, N, N, N, N, N, N, N,
3683 } };
3684
3685 static const struct opcode group11[] = {
3686         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3687         X7(D(Undefined)),
3688 };
3689
3690 static const struct gprefix pfx_0f_6f_0f_7f = {
3691         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3692 };
3693
3694 static const struct gprefix pfx_vmovntpx = {
3695         I(0, em_mov), N, N, N,
3696 };
3697
3698 static const struct gprefix pfx_0f_28_0f_29 = {
3699         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3700 };
3701
3702 static const struct escape escape_d9 = { {
3703         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3704 }, {
3705         /* 0xC0 - 0xC7 */
3706         N, N, N, N, N, N, N, N,
3707         /* 0xC8 - 0xCF */
3708         N, N, N, N, N, N, N, N,
3709         /* 0xD0 - 0xC7 */
3710         N, N, N, N, N, N, N, N,
3711         /* 0xD8 - 0xDF */
3712         N, N, N, N, N, N, N, N,
3713         /* 0xE0 - 0xE7 */
3714         N, N, N, N, N, N, N, N,
3715         /* 0xE8 - 0xEF */
3716         N, N, N, N, N, N, N, N,
3717         /* 0xF0 - 0xF7 */
3718         N, N, N, N, N, N, N, N,
3719         /* 0xF8 - 0xFF */
3720         N, N, N, N, N, N, N, N,
3721 } };
3722
3723 static const struct escape escape_db = { {
3724         N, N, N, N, N, N, N, N,
3725 }, {
3726         /* 0xC0 - 0xC7 */
3727         N, N, N, N, N, N, N, N,
3728         /* 0xC8 - 0xCF */
3729         N, N, N, N, N, N, N, N,
3730         /* 0xD0 - 0xC7 */
3731         N, N, N, N, N, N, N, N,
3732         /* 0xD8 - 0xDF */
3733         N, N, N, N, N, N, N, N,
3734         /* 0xE0 - 0xE7 */
3735         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3736         /* 0xE8 - 0xEF */
3737         N, N, N, N, N, N, N, N,
3738         /* 0xF0 - 0xF7 */
3739         N, N, N, N, N, N, N, N,
3740         /* 0xF8 - 0xFF */
3741         N, N, N, N, N, N, N, N,
3742 } };
3743
3744 static const struct escape escape_dd = { {
3745         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3746 }, {
3747         /* 0xC0 - 0xC7 */
3748         N, N, N, N, N, N, N, N,
3749         /* 0xC8 - 0xCF */
3750         N, N, N, N, N, N, N, N,
3751         /* 0xD0 - 0xC7 */
3752         N, N, N, N, N, N, N, N,
3753         /* 0xD8 - 0xDF */
3754         N, N, N, N, N, N, N, N,
3755         /* 0xE0 - 0xE7 */
3756         N, N, N, N, N, N, N, N,
3757         /* 0xE8 - 0xEF */
3758         N, N, N, N, N, N, N, N,
3759         /* 0xF0 - 0xF7 */
3760         N, N, N, N, N, N, N, N,
3761         /* 0xF8 - 0xFF */
3762         N, N, N, N, N, N, N, N,
3763 } };
3764
3765 static const struct opcode opcode_table[256] = {
3766         /* 0x00 - 0x07 */
3767         F6ALU(Lock, em_add),
3768         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3769         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3770         /* 0x08 - 0x0F */
3771         F6ALU(Lock | PageTable, em_or),
3772         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3773         N,
3774         /* 0x10 - 0x17 */
3775         F6ALU(Lock, em_adc),
3776         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3777         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3778         /* 0x18 - 0x1F */
3779         F6ALU(Lock, em_sbb),
3780         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3781         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3782         /* 0x20 - 0x27 */
3783         F6ALU(Lock | PageTable, em_and), N, N,
3784         /* 0x28 - 0x2F */
3785         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3786         /* 0x30 - 0x37 */
3787         F6ALU(Lock, em_xor), N, N,
3788         /* 0x38 - 0x3F */
3789         F6ALU(NoWrite, em_cmp), N, N,
3790         /* 0x40 - 0x4F */
3791         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3792         /* 0x50 - 0x57 */
3793         X8(I(SrcReg | Stack, em_push)),
3794         /* 0x58 - 0x5F */
3795         X8(I(DstReg | Stack, em_pop)),
3796         /* 0x60 - 0x67 */
3797         I(ImplicitOps | Stack | No64, em_pusha),
3798         I(ImplicitOps | Stack | No64, em_popa),
3799         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3800         N, N, N, N,
3801         /* 0x68 - 0x6F */
3802         I(SrcImm | Mov | Stack, em_push),
3803         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3804         I(SrcImmByte | Mov | Stack, em_push),
3805         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3806         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3807         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3808         /* 0x70 - 0x7F */
3809         X16(D(SrcImmByte)),
3810         /* 0x80 - 0x87 */
3811         G(ByteOp | DstMem | SrcImm, group1),
3812         G(DstMem | SrcImm, group1),
3813         G(ByteOp | DstMem | SrcImm | No64, group1),
3814         G(DstMem | SrcImmByte, group1),
3815         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3816         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3817         /* 0x88 - 0x8F */
3818         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3819         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3820         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3821         D(ModRM | SrcMem | NoAccess | DstReg),
3822         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3823         G(0, group1A),
3824         /* 0x90 - 0x97 */
3825         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3826         /* 0x98 - 0x9F */
3827         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3828         I(SrcImmFAddr | No64, em_call_far), N,
3829         II(ImplicitOps | Stack, em_pushf, pushf),
3830         II(ImplicitOps | Stack, em_popf, popf),
3831         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3832         /* 0xA0 - 0xA7 */
3833         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3834         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3835         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3836         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3837         /* 0xA8 - 0xAF */
3838         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3839         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3840         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3841         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3842         /* 0xB0 - 0xB7 */
3843         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3844         /* 0xB8 - 0xBF */
3845         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3846         /* 0xC0 - 0xC7 */
3847         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3848         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3849         I(ImplicitOps | Stack, em_ret),
3850         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3851         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3852         G(ByteOp, group11), G(0, group11),
3853         /* 0xC8 - 0xCF */
3854         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3855         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3856         I(ImplicitOps | Stack, em_ret_far),
3857         D(ImplicitOps), DI(SrcImmByte, intn),
3858         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3859         /* 0xD0 - 0xD7 */
3860         G(Src2One | ByteOp, group2), G(Src2One, group2),
3861         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
3862         I(DstAcc | SrcImmUByte | No64, em_aam),
3863         I(DstAcc | SrcImmUByte | No64, em_aad),
3864         F(DstAcc | ByteOp | No64, em_salc),
3865         I(DstAcc | SrcXLat | ByteOp, em_mov),
3866         /* 0xD8 - 0xDF */
3867         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3868         /* 0xE0 - 0xE7 */
3869         X3(I(SrcImmByte, em_loop)),
3870         I(SrcImmByte, em_jcxz),
3871         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3872         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3873         /* 0xE8 - 0xEF */
3874         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3875         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3876         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3877         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3878         /* 0xF0 - 0xF7 */
3879         N, DI(ImplicitOps, icebp), N, N,
3880         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3881         G(ByteOp, group3), G(0, group3),
3882         /* 0xF8 - 0xFF */
3883         D(ImplicitOps), D(ImplicitOps),
3884         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3885         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3886 };
3887
3888 static const struct opcode twobyte_table[256] = {
3889         /* 0x00 - 0x0F */
3890         G(0, group6), GD(0, &group7), N, N,
3891         N, I(ImplicitOps | EmulateOnUD, em_syscall),
3892         II(ImplicitOps | Priv, em_clts, clts), N,
3893         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3894         N, D(ImplicitOps | ModRM), N, N,
3895         /* 0x10 - 0x1F */
3896         N, N, N, N, N, N, N, N,
3897         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
3898         /* 0x20 - 0x2F */
3899         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
3900         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
3901         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
3902                                                 check_cr_write),
3903         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
3904                                                 check_dr_write),
3905         N, N, N, N,
3906         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
3907         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
3908         N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3909         N, N, N, N,
3910         /* 0x30 - 0x3F */
3911         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3912         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3913         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3914         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3915         I(ImplicitOps | EmulateOnUD, em_sysenter),
3916         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
3917         N, N,
3918         N, N, N, N, N, N, N, N,
3919         /* 0x40 - 0x4F */
3920         X16(D(DstReg | SrcMem | ModRM)),
3921         /* 0x50 - 0x5F */
3922         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3923         /* 0x60 - 0x6F */
3924         N, N, N, N,
3925         N, N, N, N,
3926         N, N, N, N,
3927         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3928         /* 0x70 - 0x7F */
3929         N, N, N, N,
3930         N, N, N, N,
3931         N, N, N, N,
3932         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3933         /* 0x80 - 0x8F */
3934         X16(D(SrcImm)),
3935         /* 0x90 - 0x9F */
3936         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3937         /* 0xA0 - 0xA7 */
3938         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3939         II(ImplicitOps, em_cpuid, cpuid),
3940         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
3941         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
3942         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
3943         /* 0xA8 - 0xAF */
3944         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3945         DI(ImplicitOps, rsm),
3946         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3947         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
3948         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
3949         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
3950         /* 0xB0 - 0xB7 */
3951         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3952         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3953         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3954         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3955         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3956         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3957         /* 0xB8 - 0xBF */
3958         N, N,
3959         G(BitOp, group8),
3960         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3961         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
3962         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3963         /* 0xC0 - 0xC7 */
3964         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
3965         N, D(DstMem | SrcReg | ModRM | Mov),
3966         N, N, N, GD(0, &group9),
3967         /* 0xC8 - 0xCF */
3968         X8(I(DstReg, em_bswap)),
3969         /* 0xD0 - 0xDF */
3970         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3971         /* 0xE0 - 0xEF */
3972         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3973         /* 0xF0 - 0xFF */
3974         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3975 };
3976
3977 static const struct gprefix three_byte_0f_38_f0 = {
3978         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
3979 };
3980
3981 static const struct gprefix three_byte_0f_38_f1 = {
3982         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
3983 };
3984
3985 /*
3986  * Insns below are selected by the prefix which indexed by the third opcode
3987  * byte.
3988  */
3989 static const struct opcode opcode_map_0f_38[256] = {
3990         /* 0x00 - 0x7f */
3991         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3992         /* 0x80 - 0xef */
3993         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3994         /* 0xf0 - 0xf1 */
3995         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
3996         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
3997         /* 0xf2 - 0xff */
3998         N, N, X4(N), X8(N)
3999 };
4000
4001 #undef D
4002 #undef N
4003 #undef G
4004 #undef GD
4005 #undef I
4006 #undef GP
4007 #undef EXT
4008
4009 #undef D2bv
4010 #undef D2bvIP
4011 #undef I2bv
4012 #undef I2bvIP
4013 #undef I6ALU
4014
4015 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4016 {
4017         unsigned size;
4018
4019         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4020         if (size == 8)
4021                 size = 4;
4022         return size;
4023 }
4024
4025 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4026                       unsigned size, bool sign_extension)
4027 {
4028         int rc = X86EMUL_CONTINUE;
4029
4030         op->type = OP_IMM;
4031         op->bytes = size;
4032         op->addr.mem.ea = ctxt->_eip;
4033         /* NB. Immediates are sign-extended as necessary. */
4034         switch (op->bytes) {
4035         case 1:
4036                 op->val = insn_fetch(s8, ctxt);
4037                 break;
4038         case 2:
4039                 op->val = insn_fetch(s16, ctxt);
4040                 break;
4041         case 4:
4042                 op->val = insn_fetch(s32, ctxt);
4043                 break;
4044         case 8:
4045                 op->val = insn_fetch(s64, ctxt);
4046                 break;
4047         }
4048         if (!sign_extension) {
4049                 switch (op->bytes) {
4050                 case 1:
4051                         op->val &= 0xff;
4052                         break;
4053                 case 2:
4054                         op->val &= 0xffff;
4055                         break;
4056                 case 4:
4057                         op->val &= 0xffffffff;
4058                         break;
4059                 }
4060         }
4061 done:
4062         return rc;
4063 }
4064
4065 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4066                           unsigned d)
4067 {
4068         int rc = X86EMUL_CONTINUE;
4069
4070         switch (d) {
4071         case OpReg:
4072                 decode_register_operand(ctxt, op);
4073                 break;
4074         case OpImmUByte:
4075                 rc = decode_imm(ctxt, op, 1, false);
4076                 break;
4077         case OpMem:
4078                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4079         mem_common:
4080                 *op = ctxt->memop;
4081                 ctxt->memopp = op;
4082                 if (ctxt->d & BitOp)
4083                         fetch_bit_operand(ctxt);
4084                 op->orig_val = op->val;
4085                 break;
4086         case OpMem64:
4087                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4088                 goto mem_common;
4089         case OpAcc:
4090                 op->type = OP_REG;
4091                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4092                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4093                 fetch_register_operand(op);
4094                 op->orig_val = op->val;
4095                 break;
4096         case OpAccLo:
4097                 op->type = OP_REG;
4098                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4099                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4100                 fetch_register_operand(op);
4101                 op->orig_val = op->val;
4102                 break;
4103         case OpAccHi:
4104                 if (ctxt->d & ByteOp) {
4105                         op->type = OP_NONE;
4106                         break;
4107                 }
4108                 op->type = OP_REG;
4109                 op->bytes = ctxt->op_bytes;
4110                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4111                 fetch_register_operand(op);
4112                 op->orig_val = op->val;
4113                 break;
4114         case OpDI:
4115                 op->type = OP_MEM;
4116                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4117                 op->addr.mem.ea =
4118                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4119                 op->addr.mem.seg = VCPU_SREG_ES;
4120                 op->val = 0;
4121                 op->count = 1;
4122                 break;
4123         case OpDX:
4124                 op->type = OP_REG;
4125                 op->bytes = 2;
4126                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4127                 fetch_register_operand(op);
4128                 break;
4129         case OpCL:
4130                 op->bytes = 1;
4131                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4132                 break;
4133         case OpImmByte:
4134                 rc = decode_imm(ctxt, op, 1, true);
4135                 break;
4136         case OpOne:
4137                 op->bytes = 1;
4138                 op->val = 1;
4139                 break;
4140         case OpImm:
4141                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4142                 break;
4143         case OpImm64:
4144                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4145                 break;
4146         case OpMem8:
4147                 ctxt->memop.bytes = 1;
4148                 if (ctxt->memop.type == OP_REG) {
4149                         ctxt->memop.addr.reg = decode_register(ctxt,
4150                                         ctxt->modrm_rm, true);
4151                         fetch_register_operand(&ctxt->memop);
4152                 }
4153                 goto mem_common;
4154         case OpMem16:
4155                 ctxt->memop.bytes = 2;
4156                 goto mem_common;
4157         case OpMem32:
4158                 ctxt->memop.bytes = 4;
4159                 goto mem_common;
4160         case OpImmU16:
4161                 rc = decode_imm(ctxt, op, 2, false);
4162                 break;
4163         case OpImmU:
4164                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4165                 break;
4166         case OpSI:
4167                 op->type = OP_MEM;
4168                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4169                 op->addr.mem.ea =
4170                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4171                 op->addr.mem.seg = ctxt->seg_override;
4172                 op->val = 0;
4173                 op->count = 1;
4174                 break;
4175         case OpXLat:
4176                 op->type = OP_MEM;
4177                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4178                 op->addr.mem.ea =
4179                         register_address(ctxt,
4180                                 reg_read(ctxt, VCPU_REGS_RBX) +
4181                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4182                 op->addr.mem.seg = ctxt->seg_override;
4183                 op->val = 0;
4184                 break;
4185         case OpImmFAddr:
4186                 op->type = OP_IMM;
4187                 op->addr.mem.ea = ctxt->_eip;
4188                 op->bytes = ctxt->op_bytes + 2;
4189                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4190                 break;
4191         case OpMemFAddr:
4192                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4193                 goto mem_common;
4194         case OpES:
4195                 op->val = VCPU_SREG_ES;
4196                 break;
4197         case OpCS:
4198                 op->val = VCPU_SREG_CS;
4199                 break;
4200         case OpSS:
4201                 op->val = VCPU_SREG_SS;
4202                 break;
4203         case OpDS:
4204                 op->val = VCPU_SREG_DS;
4205                 break;
4206         case OpFS:
4207                 op->val = VCPU_SREG_FS;
4208                 break;
4209         case OpGS:
4210                 op->val = VCPU_SREG_GS;
4211                 break;
4212         case OpImplicit:
4213                 /* Special instructions do their own operand decoding. */
4214         default:
4215                 op->type = OP_NONE; /* Disable writeback. */
4216                 break;
4217         }
4218
4219 done:
4220         return rc;
4221 }
4222
4223 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4224 {
4225         int rc = X86EMUL_CONTINUE;
4226         int mode = ctxt->mode;
4227         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4228         bool op_prefix = false;
4229         bool has_seg_override = false;
4230         struct opcode opcode;
4231
4232         ctxt->memop.type = OP_NONE;
4233         ctxt->memopp = NULL;
4234         ctxt->_eip = ctxt->eip;
4235         ctxt->fetch.ptr = ctxt->fetch.data;
4236         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4237         ctxt->opcode_len = 1;
4238         if (insn_len > 0)
4239                 memcpy(ctxt->fetch.data, insn, insn_len);
4240         else {
4241                 rc = __do_insn_fetch_bytes(ctxt, 1);
4242                 if (rc != X86EMUL_CONTINUE)
4243                         return rc;
4244         }
4245
4246         switch (mode) {
4247         case X86EMUL_MODE_REAL:
4248         case X86EMUL_MODE_VM86:
4249         case X86EMUL_MODE_PROT16:
4250                 def_op_bytes = def_ad_bytes = 2;
4251                 break;
4252         case X86EMUL_MODE_PROT32:
4253                 def_op_bytes = def_ad_bytes = 4;
4254                 break;
4255 #ifdef CONFIG_X86_64
4256         case X86EMUL_MODE_PROT64:
4257                 def_op_bytes = 4;
4258                 def_ad_bytes = 8;
4259                 break;
4260 #endif
4261         default:
4262                 return EMULATION_FAILED;
4263         }
4264
4265         ctxt->op_bytes = def_op_bytes;
4266         ctxt->ad_bytes = def_ad_bytes;
4267
4268         /* Legacy prefixes. */
4269         for (;;) {
4270                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4271                 case 0x66:      /* operand-size override */
4272                         op_prefix = true;
4273                         /* switch between 2/4 bytes */
4274                         ctxt->op_bytes = def_op_bytes ^ 6;
4275                         break;
4276                 case 0x67:      /* address-size override */
4277                         if (mode == X86EMUL_MODE_PROT64)
4278                                 /* switch between 4/8 bytes */
4279                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4280                         else
4281                                 /* switch between 2/4 bytes */
4282                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4283                         break;
4284                 case 0x26:      /* ES override */
4285                 case 0x2e:      /* CS override */
4286                 case 0x36:      /* SS override */
4287                 case 0x3e:      /* DS override */
4288                         has_seg_override = true;
4289                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4290                         break;
4291                 case 0x64:      /* FS override */
4292                 case 0x65:      /* GS override */
4293                         has_seg_override = true;
4294                         ctxt->seg_override = ctxt->b & 7;
4295                         break;
4296                 case 0x40 ... 0x4f: /* REX */
4297                         if (mode != X86EMUL_MODE_PROT64)
4298                                 goto done_prefixes;
4299                         ctxt->rex_prefix = ctxt->b;
4300                         continue;
4301                 case 0xf0:      /* LOCK */
4302                         ctxt->lock_prefix = 1;
4303                         break;
4304                 case 0xf2:      /* REPNE/REPNZ */
4305                 case 0xf3:      /* REP/REPE/REPZ */
4306                         ctxt->rep_prefix = ctxt->b;
4307                         break;
4308                 default:
4309                         goto done_prefixes;
4310                 }
4311
4312                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4313
4314                 ctxt->rex_prefix = 0;
4315         }
4316
4317 done_prefixes:
4318
4319         /* REX prefix. */
4320         if (ctxt->rex_prefix & 8)
4321                 ctxt->op_bytes = 8;     /* REX.W */
4322
4323         /* Opcode byte(s). */
4324         opcode = opcode_table[ctxt->b];
4325         /* Two-byte opcode? */
4326         if (ctxt->b == 0x0f) {
4327                 ctxt->opcode_len = 2;
4328                 ctxt->b = insn_fetch(u8, ctxt);
4329                 opcode = twobyte_table[ctxt->b];
4330
4331                 /* 0F_38 opcode map */
4332                 if (ctxt->b == 0x38) {
4333                         ctxt->opcode_len = 3;
4334                         ctxt->b = insn_fetch(u8, ctxt);
4335                         opcode = opcode_map_0f_38[ctxt->b];
4336                 }
4337         }
4338         ctxt->d = opcode.flags;
4339
4340         if (ctxt->d & ModRM)
4341                 ctxt->modrm = insn_fetch(u8, ctxt);
4342
4343         /* vex-prefix instructions are not implemented */
4344         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4345             (mode == X86EMUL_MODE_PROT64 ||
4346             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4347                 ctxt->d = NotImpl;
4348         }
4349
4350         while (ctxt->d & GroupMask) {
4351                 switch (ctxt->d & GroupMask) {
4352                 case Group:
4353                         goffset = (ctxt->modrm >> 3) & 7;
4354                         opcode = opcode.u.group[goffset];
4355                         break;
4356                 case GroupDual:
4357                         goffset = (ctxt->modrm >> 3) & 7;
4358                         if ((ctxt->modrm >> 6) == 3)
4359                                 opcode = opcode.u.gdual->mod3[goffset];
4360                         else
4361                                 opcode = opcode.u.gdual->mod012[goffset];
4362                         break;
4363                 case RMExt:
4364                         goffset = ctxt->modrm & 7;
4365                         opcode = opcode.u.group[goffset];
4366                         break;
4367                 case Prefix:
4368                         if (ctxt->rep_prefix && op_prefix)
4369                                 return EMULATION_FAILED;
4370                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4371                         switch (simd_prefix) {
4372                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4373                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4374                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4375                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4376                         }
4377                         break;
4378                 case Escape:
4379                         if (ctxt->modrm > 0xbf)
4380                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4381                         else
4382                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4383                         break;
4384                 default:
4385                         return EMULATION_FAILED;
4386                 }
4387
4388                 ctxt->d &= ~(u64)GroupMask;
4389                 ctxt->d |= opcode.flags;
4390         }
4391
4392         /* Unrecognised? */
4393         if (ctxt->d == 0)
4394                 return EMULATION_FAILED;
4395
4396         ctxt->execute = opcode.u.execute;
4397
4398         if (unlikely(ctxt->d &
4399                      (NotImpl|EmulateOnUD|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm))) {
4400                 /*
4401                  * These are copied unconditionally here, and checked unconditionally
4402                  * in x86_emulate_insn.
4403                  */
4404                 ctxt->check_perm = opcode.check_perm;
4405                 ctxt->intercept = opcode.intercept;
4406
4407                 if (ctxt->d & NotImpl)
4408                         return EMULATION_FAILED;
4409
4410                 if (!(ctxt->d & EmulateOnUD) && ctxt->ud)
4411                         return EMULATION_FAILED;
4412
4413                 if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4414                         ctxt->op_bytes = 8;
4415
4416                 if (ctxt->d & Op3264) {
4417                         if (mode == X86EMUL_MODE_PROT64)
4418                                 ctxt->op_bytes = 8;
4419                         else
4420                                 ctxt->op_bytes = 4;
4421                 }
4422
4423                 if (ctxt->d & Sse)
4424                         ctxt->op_bytes = 16;
4425                 else if (ctxt->d & Mmx)
4426                         ctxt->op_bytes = 8;
4427         }
4428
4429         /* ModRM and SIB bytes. */
4430         if (ctxt->d & ModRM) {
4431                 rc = decode_modrm(ctxt, &ctxt->memop);
4432                 if (!has_seg_override) {
4433                         has_seg_override = true;
4434                         ctxt->seg_override = ctxt->modrm_seg;
4435                 }
4436         } else if (ctxt->d & MemAbs)
4437                 rc = decode_abs(ctxt, &ctxt->memop);
4438         if (rc != X86EMUL_CONTINUE)
4439                 goto done;
4440
4441         if (!has_seg_override)
4442                 ctxt->seg_override = VCPU_SREG_DS;
4443
4444         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4445
4446         /*
4447          * Decode and fetch the source operand: register, memory
4448          * or immediate.
4449          */
4450         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4451         if (rc != X86EMUL_CONTINUE)
4452                 goto done;
4453
4454         /*
4455          * Decode and fetch the second source operand: register, memory
4456          * or immediate.
4457          */
4458         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4459         if (rc != X86EMUL_CONTINUE)
4460                 goto done;
4461
4462         /* Decode and fetch the destination operand: register or memory. */
4463         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4464
4465 done:
4466         if (ctxt->rip_relative)
4467                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4468
4469         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4470 }
4471
4472 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4473 {
4474         return ctxt->d & PageTable;
4475 }
4476
4477 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4478 {
4479         /* The second termination condition only applies for REPE
4480          * and REPNE. Test if the repeat string operation prefix is
4481          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4482          * corresponding termination condition according to:
4483          *      - if REPE/REPZ and ZF = 0 then done
4484          *      - if REPNE/REPNZ and ZF = 1 then done
4485          */
4486         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4487              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4488             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4489                  ((ctxt->eflags & EFLG_ZF) == 0))
4490                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4491                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4492                 return true;
4493
4494         return false;
4495 }
4496
4497 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4498 {
4499         bool fault = false;
4500
4501         ctxt->ops->get_fpu(ctxt);
4502         asm volatile("1: fwait \n\t"
4503                      "2: \n\t"
4504                      ".pushsection .fixup,\"ax\" \n\t"
4505                      "3: \n\t"
4506                      "movb $1, %[fault] \n\t"
4507                      "jmp 2b \n\t"
4508                      ".popsection \n\t"
4509                      _ASM_EXTABLE(1b, 3b)
4510                      : [fault]"+qm"(fault));
4511         ctxt->ops->put_fpu(ctxt);
4512
4513         if (unlikely(fault))
4514                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4515
4516         return X86EMUL_CONTINUE;
4517 }
4518
4519 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4520                                        struct operand *op)
4521 {
4522         if (op->type == OP_MM)
4523                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4524 }
4525
4526 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4527 {
4528         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4529         if (!(ctxt->d & ByteOp))
4530                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4531         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4532             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4533               [fastop]"+S"(fop)
4534             : "c"(ctxt->src2.val));
4535         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4536         if (!fop) /* exception is returned in fop variable */
4537                 return emulate_de(ctxt);
4538         return X86EMUL_CONTINUE;
4539 }
4540
4541 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4542 {
4543         memset(&ctxt->rip_relative, 0,
4544                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4545
4546         ctxt->io_read.pos = 0;
4547         ctxt->io_read.end = 0;
4548         ctxt->mem_read.end = 0;
4549 }
4550
4551 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4552 {
4553         const struct x86_emulate_ops *ops = ctxt->ops;
4554         int rc = X86EMUL_CONTINUE;
4555         int saved_dst_type = ctxt->dst.type;
4556
4557         ctxt->mem_read.pos = 0;
4558
4559         /* LOCK prefix is allowed only with some instructions */
4560         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4561                 rc = emulate_ud(ctxt);
4562                 goto done;
4563         }
4564
4565         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4566                 rc = emulate_ud(ctxt);
4567                 goto done;
4568         }
4569
4570         if (unlikely(ctxt->d &
4571                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4572                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4573                                 (ctxt->d & Undefined)) {
4574                         rc = emulate_ud(ctxt);
4575                         goto done;
4576                 }
4577
4578                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4579                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4580                         rc = emulate_ud(ctxt);
4581                         goto done;
4582                 }
4583
4584                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4585                         rc = emulate_nm(ctxt);
4586                         goto done;
4587                 }
4588
4589                 if (ctxt->d & Mmx) {
4590                         rc = flush_pending_x87_faults(ctxt);
4591                         if (rc != X86EMUL_CONTINUE)
4592                                 goto done;
4593                         /*
4594                          * Now that we know the fpu is exception safe, we can fetch
4595                          * operands from it.
4596                          */
4597                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4598                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4599                         if (!(ctxt->d & Mov))
4600                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4601                 }
4602
4603                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4604                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4605                                                       X86_ICPT_PRE_EXCEPT);
4606                         if (rc != X86EMUL_CONTINUE)
4607                                 goto done;
4608                 }
4609
4610                 /* Privileged instruction can be executed only in CPL=0 */
4611                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4612                         if (ctxt->d & PrivUD)
4613                                 rc = emulate_ud(ctxt);
4614                         else
4615                                 rc = emulate_gp(ctxt, 0);
4616                         goto done;
4617                 }
4618
4619                 /* Instruction can only be executed in protected mode */
4620                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4621                         rc = emulate_ud(ctxt);
4622                         goto done;
4623                 }
4624
4625                 /* Do instruction specific permission checks */
4626                 if (ctxt->d & CheckPerm) {
4627                         rc = ctxt->check_perm(ctxt);
4628                         if (rc != X86EMUL_CONTINUE)
4629                                 goto done;
4630                 }
4631
4632                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4633                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4634                                                       X86_ICPT_POST_EXCEPT);
4635                         if (rc != X86EMUL_CONTINUE)
4636                                 goto done;
4637                 }
4638
4639                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4640                         /* All REP prefixes have the same first termination condition */
4641                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4642                                 ctxt->eip = ctxt->_eip;
4643                                 ctxt->eflags &= ~EFLG_RF;
4644                                 goto done;
4645                         }
4646                 }
4647         }
4648
4649         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4650                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4651                                     ctxt->src.valptr, ctxt->src.bytes);
4652                 if (rc != X86EMUL_CONTINUE)
4653                         goto done;
4654                 ctxt->src.orig_val64 = ctxt->src.val64;
4655         }
4656
4657         if (ctxt->src2.type == OP_MEM) {
4658                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4659                                     &ctxt->src2.val, ctxt->src2.bytes);
4660                 if (rc != X86EMUL_CONTINUE)
4661                         goto done;
4662         }
4663
4664         if ((ctxt->d & DstMask) == ImplicitOps)
4665                 goto special_insn;
4666
4667
4668         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4669                 /* optimisation - avoid slow emulated read if Mov */
4670                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4671                                    &ctxt->dst.val, ctxt->dst.bytes);
4672                 if (rc != X86EMUL_CONTINUE)
4673                         goto done;
4674         }
4675         ctxt->dst.orig_val = ctxt->dst.val;
4676
4677 special_insn:
4678
4679         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4680                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4681                                               X86_ICPT_POST_MEMACCESS);
4682                 if (rc != X86EMUL_CONTINUE)
4683                         goto done;
4684         }
4685
4686         if (ctxt->rep_prefix && (ctxt->d & String))
4687                 ctxt->eflags |= EFLG_RF;
4688         else
4689                 ctxt->eflags &= ~EFLG_RF;
4690
4691         if (ctxt->execute) {
4692                 if (ctxt->d & Fastop) {
4693                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4694                         rc = fastop(ctxt, fop);
4695                         if (rc != X86EMUL_CONTINUE)
4696                                 goto done;
4697                         goto writeback;
4698                 }
4699                 rc = ctxt->execute(ctxt);
4700                 if (rc != X86EMUL_CONTINUE)
4701                         goto done;
4702                 goto writeback;
4703         }
4704
4705         if (ctxt->opcode_len == 2)
4706                 goto twobyte_insn;
4707         else if (ctxt->opcode_len == 3)
4708                 goto threebyte_insn;
4709
4710         switch (ctxt->b) {
4711         case 0x63:              /* movsxd */
4712                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4713                         goto cannot_emulate;
4714                 ctxt->dst.val = (s32) ctxt->src.val;
4715                 break;
4716         case 0x70 ... 0x7f: /* jcc (short) */
4717                 if (test_cc(ctxt->b, ctxt->eflags))
4718                         jmp_rel(ctxt, ctxt->src.val);
4719                 break;
4720         case 0x8d: /* lea r16/r32, m */
4721                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4722                 break;
4723         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4724                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4725                         ctxt->dst.type = OP_NONE;
4726                 else
4727                         rc = em_xchg(ctxt);
4728                 break;
4729         case 0x98: /* cbw/cwde/cdqe */
4730                 switch (ctxt->op_bytes) {
4731                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4732                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4733                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4734                 }
4735                 break;
4736         case 0xcc:              /* int3 */
4737                 rc = emulate_int(ctxt, 3);
4738                 break;
4739         case 0xcd:              /* int n */
4740                 rc = emulate_int(ctxt, ctxt->src.val);
4741                 break;
4742         case 0xce:              /* into */
4743                 if (ctxt->eflags & EFLG_OF)
4744                         rc = emulate_int(ctxt, 4);
4745                 break;
4746         case 0xe9: /* jmp rel */
4747         case 0xeb: /* jmp rel short */
4748                 jmp_rel(ctxt, ctxt->src.val);
4749                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4750                 break;
4751         case 0xf4:              /* hlt */
4752                 ctxt->ops->halt(ctxt);
4753                 break;
4754         case 0xf5:      /* cmc */
4755                 /* complement carry flag from eflags reg */
4756                 ctxt->eflags ^= EFLG_CF;
4757                 break;
4758         case 0xf8: /* clc */
4759                 ctxt->eflags &= ~EFLG_CF;
4760                 break;
4761         case 0xf9: /* stc */
4762                 ctxt->eflags |= EFLG_CF;
4763                 break;
4764         case 0xfc: /* cld */
4765                 ctxt->eflags &= ~EFLG_DF;
4766                 break;
4767         case 0xfd: /* std */
4768                 ctxt->eflags |= EFLG_DF;
4769                 break;
4770         default:
4771                 goto cannot_emulate;
4772         }
4773
4774         if (rc != X86EMUL_CONTINUE)
4775                 goto done;
4776
4777 writeback:
4778         if (ctxt->d & SrcWrite) {
4779                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4780                 rc = writeback(ctxt, &ctxt->src);
4781                 if (rc != X86EMUL_CONTINUE)
4782                         goto done;
4783         }
4784         if (!(ctxt->d & NoWrite)) {
4785                 rc = writeback(ctxt, &ctxt->dst);
4786                 if (rc != X86EMUL_CONTINUE)
4787                         goto done;
4788         }
4789
4790         /*
4791          * restore dst type in case the decoding will be reused
4792          * (happens for string instruction )
4793          */
4794         ctxt->dst.type = saved_dst_type;
4795
4796         if ((ctxt->d & SrcMask) == SrcSI)
4797                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4798
4799         if ((ctxt->d & DstMask) == DstDI)
4800                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4801
4802         if (ctxt->rep_prefix && (ctxt->d & String)) {
4803                 unsigned int count;
4804                 struct read_cache *r = &ctxt->io_read;
4805                 if ((ctxt->d & SrcMask) == SrcSI)
4806                         count = ctxt->src.count;
4807                 else
4808                         count = ctxt->dst.count;
4809                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4810                                 -count);
4811
4812                 if (!string_insn_completed(ctxt)) {
4813                         /*
4814                          * Re-enter guest when pio read ahead buffer is empty
4815                          * or, if it is not used, after each 1024 iteration.
4816                          */
4817                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4818                             (r->end == 0 || r->end != r->pos)) {
4819                                 /*
4820                                  * Reset read cache. Usually happens before
4821                                  * decode, but since instruction is restarted
4822                                  * we have to do it here.
4823                                  */
4824                                 ctxt->mem_read.end = 0;
4825                                 writeback_registers(ctxt);
4826                                 return EMULATION_RESTART;
4827                         }
4828                         goto done; /* skip rip writeback */
4829                 }
4830                 ctxt->eflags &= ~EFLG_RF;
4831         }
4832
4833         ctxt->eip = ctxt->_eip;
4834
4835 done:
4836         if (rc == X86EMUL_PROPAGATE_FAULT)
4837                 ctxt->have_exception = true;
4838         if (rc == X86EMUL_INTERCEPTED)
4839                 return EMULATION_INTERCEPTED;
4840
4841         if (rc == X86EMUL_CONTINUE)
4842                 writeback_registers(ctxt);
4843
4844         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4845
4846 twobyte_insn:
4847         switch (ctxt->b) {
4848         case 0x09:              /* wbinvd */
4849                 (ctxt->ops->wbinvd)(ctxt);
4850                 break;
4851         case 0x08:              /* invd */
4852         case 0x0d:              /* GrpP (prefetch) */
4853         case 0x18:              /* Grp16 (prefetch/nop) */
4854         case 0x1f:              /* nop */
4855                 break;
4856         case 0x20: /* mov cr, reg */
4857                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4858                 break;
4859         case 0x21: /* mov from dr to reg */
4860                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4861                 break;
4862         case 0x40 ... 0x4f:     /* cmov */
4863                 if (test_cc(ctxt->b, ctxt->eflags))
4864                         ctxt->dst.val = ctxt->src.val;
4865                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
4866                          ctxt->op_bytes != 4)
4867                         ctxt->dst.type = OP_NONE; /* no writeback */
4868                 break;
4869         case 0x80 ... 0x8f: /* jnz rel, etc*/
4870                 if (test_cc(ctxt->b, ctxt->eflags))
4871                         jmp_rel(ctxt, ctxt->src.val);
4872                 break;
4873         case 0x90 ... 0x9f:     /* setcc r/m8 */
4874                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4875                 break;
4876         case 0xae:              /* clflush */
4877                 break;
4878         case 0xb6 ... 0xb7:     /* movzx */
4879                 ctxt->dst.bytes = ctxt->op_bytes;
4880                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4881                                                        : (u16) ctxt->src.val;
4882                 break;
4883         case 0xbe ... 0xbf:     /* movsx */
4884                 ctxt->dst.bytes = ctxt->op_bytes;
4885                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4886                                                         (s16) ctxt->src.val;
4887                 break;
4888         case 0xc3:              /* movnti */
4889                 ctxt->dst.bytes = ctxt->op_bytes;
4890                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
4891                                                         (u32) ctxt->src.val;
4892                 break;
4893         default:
4894                 goto cannot_emulate;
4895         }
4896
4897 threebyte_insn:
4898
4899         if (rc != X86EMUL_CONTINUE)
4900                 goto done;
4901
4902         goto writeback;
4903
4904 cannot_emulate:
4905         return EMULATION_FAILED;
4906 }
4907
4908 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4909 {
4910         invalidate_registers(ctxt);
4911 }
4912
4913 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4914 {
4915         writeback_registers(ctxt);
4916 }