arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 167
 168 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 169
 170 #define X2(x...) x, x
 171 #define X3(x...) X2(x), x
 172 #define X4(x...) X2(x), X2(x)
 173 #define X5(x...) X4(x), x
 174 #define X6(x...) X4(x), X2(x)
 175 #define X7(x...) X4(x), X3(x)
 176 #define X8(x...) X4(x), X4(x)
 177 #define X16(x...) X8(x), X8(x)
 178
 179 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 180 #define FASTOP_SIZE 8
 181
 182 /*
 183  * fastop functions have a special calling convention:
 184  *
 185  * dst:    rax        (in/out)
 186  * src:    rdx        (in/out)
 187  * src2:   rcx        (in)
 188  * flags:  rflags     (in/out)
 189  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 190  *
 191  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 192  * different operand sizes can be reached by calculation, rather than a jump
 193  * table (which would be bigger than the code).
 194  *
 195  * fastop functions are declared as taking a never-defined fastop parameter,
 196  * so they can't be called from C directly.
 197  */
 198
 199 struct fastop;
 200
 201 struct opcode {
 202         u64 flags : 56;
 203         u64 intercept : 8;
 204         union {
 205                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 206                 const struct opcode *group;
 207                 const struct group_dual *gdual;
 208                 const struct gprefix *gprefix;
 209                 const struct escape *esc;
 210                 void (*fastop)(struct fastop *fake);
 211         } u;
 212         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 213 };
 214
 215 struct group_dual {
 216         struct opcode mod012[8];
 217         struct opcode mod3[8];
 218 };
 219
 220 struct gprefix {
 221         struct opcode pfx_no;
 222         struct opcode pfx_66;
 223         struct opcode pfx_f2;
 224         struct opcode pfx_f3;
 225 };
 226
 227 struct escape {
 228         struct opcode op[8];
 229         struct opcode high[64];
 230 };
 231
 232 /* EFLAGS bit definitions. */
 233 #define EFLG_ID (1<<21)
 234 #define EFLG_VIP (1<<20)
 235 #define EFLG_VIF (1<<19)
 236 #define EFLG_AC (1<<18)
 237 #define EFLG_VM (1<<17)
 238 #define EFLG_RF (1<<16)
 239 #define EFLG_IOPL (3<<12)
 240 #define EFLG_NT (1<<14)
 241 #define EFLG_OF (1<<11)
 242 #define EFLG_DF (1<<10)
 243 #define EFLG_IF (1<<9)
 244 #define EFLG_TF (1<<8)
 245 #define EFLG_SF (1<<7)
 246 #define EFLG_ZF (1<<6)
 247 #define EFLG_AF (1<<4)
 248 #define EFLG_PF (1<<2)
 249 #define EFLG_CF (1<<0)
 250
 251 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 252 #define EFLG_RESERVED_ONE_MASK 2
 253
 254 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 255 {
 256         if (!(ctxt->regs_valid & (1 << nr))) {
 257                 ctxt->regs_valid |= 1 << nr;
 258                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 259         }
 260         return ctxt->_regs[nr];
 261 }
 262
 263 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 264 {
 265         ctxt->regs_valid |= 1 << nr;
 266         ctxt->regs_dirty |= 1 << nr;
 267         return &ctxt->_regs[nr];
 268 }
 269
 270 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 271 {
 272         reg_read(ctxt, nr);
 273         return reg_write(ctxt, nr);
 274 }
 275
 276 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 277 {
 278         unsigned reg;
 279
 280         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 281                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 282 }
 283
 284 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 285 {
 286         ctxt->regs_dirty = 0;
 287         ctxt->regs_valid = 0;
 288 }
 289
 290 /*
 291  * These EFLAGS bits are restored from saved value during emulation, and
 292  * any changes are written back to the saved value after emulation.
 293  */
 294 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 295
 296 #ifdef CONFIG_X86_64
 297 #define ON64(x) x
 298 #else
 299 #define ON64(x)
 300 #endif
 301
 302 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 303
 304 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 305 #define FOP_RET   "ret \n\t"
 306
 307 #define FOP_START(op) \
 308         extern void em_##op(struct fastop *fake); \
 309         asm(".pushsection .text, \"ax\" \n\t" \
 310             ".global em_" #op " \n\t" \
 311             FOP_ALIGN \
 312             "em_" #op ": \n\t"
 313
 314 #define FOP_END \
 315             ".popsection")
 316
 317 #define FOPNOP() FOP_ALIGN FOP_RET
 318
 319 #define FOP1E(op,  dst) \
 320         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 321
 322 #define FOP1EEX(op,  dst) \
 323         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 324
 325 #define FASTOP1(op) \
 326         FOP_START(op) \
 327         FOP1E(op##b, al) \
 328         FOP1E(op##w, ax) \
 329         FOP1E(op##l, eax) \
 330         ON64(FOP1E(op##q, rax)) \
 331         FOP_END
 332
 333 /* 1-operand, using src2 (for MUL/DIV r/m) */
 334 #define FASTOP1SRC2(op, name) \
 335         FOP_START(name) \
 336         FOP1E(op, cl) \
 337         FOP1E(op, cx) \
 338         FOP1E(op, ecx) \
 339         ON64(FOP1E(op, rcx)) \
 340         FOP_END
 341
 342 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 343 #define FASTOP1SRC2EX(op, name) \
 344         FOP_START(name) \
 345         FOP1EEX(op, cl) \
 346         FOP1EEX(op, cx) \
 347         FOP1EEX(op, ecx) \
 348         ON64(FOP1EEX(op, rcx)) \
 349         FOP_END
 350
 351 #define FOP2E(op,  dst, src)       \
 352         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 353
 354 #define FASTOP2(op) \
 355         FOP_START(op) \
 356         FOP2E(op##b, al, dl) \
 357         FOP2E(op##w, ax, dx) \
 358         FOP2E(op##l, eax, edx) \
 359         ON64(FOP2E(op##q, rax, rdx)) \
 360         FOP_END
 361
 362 /* 2 operand, word only */
 363 #define FASTOP2W(op) \
 364         FOP_START(op) \
 365         FOPNOP() \
 366         FOP2E(op##w, ax, dx) \
 367         FOP2E(op##l, eax, edx) \
 368         ON64(FOP2E(op##q, rax, rdx)) \
 369         FOP_END
 370
 371 /* 2 operand, src is CL */
 372 #define FASTOP2CL(op) \
 373         FOP_START(op) \
 374         FOP2E(op##b, al, cl) \
 375         FOP2E(op##w, ax, cl) \
 376         FOP2E(op##l, eax, cl) \
 377         ON64(FOP2E(op##q, rax, cl)) \
 378         FOP_END
 379
 380 #define FOP3E(op,  dst, src, src2) \
 381         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 382
 383 /* 3-operand, word-only, src2=cl */
 384 #define FASTOP3WCL(op) \
 385         FOP_START(op) \
 386         FOPNOP() \
 387         FOP3E(op##w, ax, dx, cl) \
 388         FOP3E(op##l, eax, edx, cl) \
 389         ON64(FOP3E(op##q, rax, rdx, cl)) \
 390         FOP_END
 391
 392 /* Special case for SETcc - 1 instruction per cc */
 393 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 394
 395 asm(".global kvm_fastop_exception \n"
 396     "kvm_fastop_exception: xor %esi, %esi; ret");
 397
 398 FOP_START(setcc)
 399 FOP_SETCC(seto)
 400 FOP_SETCC(setno)
 401 FOP_SETCC(setc)
 402 FOP_SETCC(setnc)
 403 FOP_SETCC(setz)
 404 FOP_SETCC(setnz)
 405 FOP_SETCC(setbe)
 406 FOP_SETCC(setnbe)
 407 FOP_SETCC(sets)
 408 FOP_SETCC(setns)
 409 FOP_SETCC(setp)
 410 FOP_SETCC(setnp)
 411 FOP_SETCC(setl)
 412 FOP_SETCC(setnl)
 413 FOP_SETCC(setle)
 414 FOP_SETCC(setnle)
 415 FOP_END;
 416
 417 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 418 FOP_END;
 419
 420 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 421                                     enum x86_intercept intercept,
 422                                     enum x86_intercept_stage stage)
 423 {
 424         struct x86_instruction_info info = {
 425                 .intercept  = intercept,
 426                 .rep_prefix = ctxt->rep_prefix,
 427                 .modrm_mod  = ctxt->modrm_mod,
 428                 .modrm_reg  = ctxt->modrm_reg,
 429                 .modrm_rm   = ctxt->modrm_rm,
 430                 .src_val    = ctxt->src.val64,
 431                 .dst_val    = ctxt->dst.val64,
 432                 .src_bytes  = ctxt->src.bytes,
 433                 .dst_bytes  = ctxt->dst.bytes,
 434                 .ad_bytes   = ctxt->ad_bytes,
 435                 .next_rip   = ctxt->eip,
 436         };
 437
 438         return ctxt->ops->intercept(ctxt, &info, stage);
 439 }
 440
 441 static void assign_masked(ulong *dest, ulong src, ulong mask)
 442 {
 443         *dest = (*dest & ~mask) | (src & mask);
 444 }
 445
 446 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 447 {
 448         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 449 }
 450
 451 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 452 {
 453         u16 sel;
 454         struct desc_struct ss;
 455
 456         if (ctxt->mode == X86EMUL_MODE_PROT64)
 457                 return ~0UL;
 458         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 459         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 460 }
 461
 462 static int stack_size(struct x86_emulate_ctxt *ctxt)
 463 {
 464         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 465 }
 466
 467 /* Access/update address held in a register, based on addressing mode. */
 468 static inline unsigned long
 469 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 470 {
 471         if (ctxt->ad_bytes == sizeof(unsigned long))
 472                 return reg;
 473         else
 474                 return reg & ad_mask(ctxt);
 475 }
 476
 477 static inline unsigned long
 478 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 479 {
 480         return address_mask(ctxt, reg);
 481 }
 482
 483 static void masked_increment(ulong *reg, ulong mask, int inc)
 484 {
 485         assign_masked(reg, *reg + inc, mask);
 486 }
 487
 488 static inline void
 489 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 490 {
 491         ulong mask;
 492
 493         if (ctxt->ad_bytes == sizeof(unsigned long))
 494                 mask = ~0UL;
 495         else
 496                 mask = ad_mask(ctxt);
 497         masked_increment(reg, mask, inc);
 498 }
 499
 500 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 501 {
 502         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 503 }
 504
 505 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 506 {
 507         register_address_increment(ctxt, &ctxt->_eip, rel);
 508 }
 509
 510 static u32 desc_limit_scaled(struct desc_struct *desc)
 511 {
 512         u32 limit = get_desc_limit(desc);
 513
 514         return desc->g ? (limit << 12) | 0xfff : limit;
 515 }
 516
 517 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 518 {
 519         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 520                 return 0;
 521
 522         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 523 }
 524
 525 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 526                              u32 error, bool valid)
 527 {
 528         ctxt->exception.vector = vec;
 529         ctxt->exception.error_code = error;
 530         ctxt->exception.error_code_valid = valid;
 531         return X86EMUL_PROPAGATE_FAULT;
 532 }
 533
 534 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 535 {
 536         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 537 }
 538
 539 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 540 {
 541         return emulate_exception(ctxt, GP_VECTOR, err, true);
 542 }
 543
 544 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 545 {
 546         return emulate_exception(ctxt, SS_VECTOR, err, true);
 547 }
 548
 549 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 550 {
 551         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 552 }
 553
 554 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 555 {
 556         return emulate_exception(ctxt, TS_VECTOR, err, true);
 557 }
 558
 559 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 560 {
 561         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 562 }
 563
 564 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 565 {
 566         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 567 }
 568
 569 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 570 {
 571         u16 selector;
 572         struct desc_struct desc;
 573
 574         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 575         return selector;
 576 }
 577
 578 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 579                                  unsigned seg)
 580 {
 581         u16 dummy;
 582         u32 base3;
 583         struct desc_struct desc;
 584
 585         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 586         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 587 }
 588
 589 /*
 590  * x86 defines three classes of vector instructions: explicitly
 591  * aligned, explicitly unaligned, and the rest, which change behaviour
 592  * depending on whether they're AVX encoded or not.
 593  *
 594  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 595  * subject to the same check.
 596  */
 597 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 598 {
 599         if (likely(size < 16))
 600                 return false;
 601
 602         if (ctxt->d & Aligned)
 603                 return true;
 604         else if (ctxt->d & Unaligned)
 605                 return false;
 606         else if (ctxt->d & Avx)
 607                 return false;
 608         else
 609                 return true;
 610 }
 611
 612 static int __linearize(struct x86_emulate_ctxt *ctxt,
 613                      struct segmented_address addr,
 614                      unsigned size, bool write, bool fetch,
 615                      ulong *linear)
 616 {
 617         struct desc_struct desc;
 618         bool usable;
 619         ulong la;
 620         u32 lim;
 621         u16 sel;
 622         unsigned cpl;
 623
 624         la = seg_base(ctxt, addr.seg) + addr.ea;
 625         switch (ctxt->mode) {
 626         case X86EMUL_MODE_PROT64:
 627                 if (((signed long)la << 16) >> 16 != la)
 628                         return emulate_gp(ctxt, 0);
 629                 break;
 630         default:
 631                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 632                                                 addr.seg);
 633                 if (!usable)
 634                         goto bad;
 635                 /* code segment in protected mode or read-only data segment */
 636                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 637                                         || !(desc.type & 2)) && write)
 638                         goto bad;
 639                 /* unreadable code segment */
 640                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 641                         goto bad;
 642                 lim = desc_limit_scaled(&desc);
 643                 if ((desc.type & 8) || !(desc.type & 4)) {
 644                         /* expand-up segment */
 645                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 646                                 goto bad;
 647                 } else {
 648                         /* expand-down segment */
 649                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 650                                 goto bad;
 651                         lim = desc.d ? 0xffffffff : 0xffff;
 652                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 653                                 goto bad;
 654                 }
 655                 cpl = ctxt->ops->cpl(ctxt);
 656                 if (!(desc.type & 8)) {
 657                         /* data segment */
 658                         if (cpl > desc.dpl)
 659                                 goto bad;
 660                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 661                         /* nonconforming code segment */
 662                         if (cpl != desc.dpl)
 663                                 goto bad;
 664                 } else if ((desc.type & 8) && (desc.type & 4)) {
 665                         /* conforming code segment */
 666                         if (cpl < desc.dpl)
 667                                 goto bad;
 668                 }
 669                 break;
 670         }
 671         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 672                 la &= (u32)-1;
 673         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 674                 return emulate_gp(ctxt, 0);
 675         *linear = la;
 676         return X86EMUL_CONTINUE;
 677 bad:
 678         if (addr.seg == VCPU_SREG_SS)
 679                 return emulate_ss(ctxt, sel);
 680         else
 681                 return emulate_gp(ctxt, sel);
 682 }
 683
 684 static int linearize(struct x86_emulate_ctxt *ctxt,
 685                      struct segmented_address addr,
 686                      unsigned size, bool write,
 687                      ulong *linear)
 688 {
 689         return __linearize(ctxt, addr, size, write, false, linear);
 690 }
 691
 692
 693 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 694                               struct segmented_address addr,
 695                               void *data,
 696                               unsigned size)
 697 {
 698         int rc;
 699         ulong linear;
 700
 701         rc = linearize(ctxt, addr, size, false, &linear);
 702         if (rc != X86EMUL_CONTINUE)
 703                 return rc;
 704         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 705 }
 706
 707 /*
 708  * Fetch the next byte of the instruction being emulated which is pointed to
 709  * by ctxt->_eip, then increment ctxt->_eip.
 710  *
 711  * Also prefetch the remaining bytes of the instruction without crossing page
 712  * boundary if they are not in fetch_cache yet.
 713  */
 714 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 715 {
 716         struct fetch_cache *fc = &ctxt->fetch;
 717         int rc;
 718         int size, cur_size;
 719
 720         if (ctxt->_eip == fc->end) {
 721                 unsigned long linear;
 722                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 723                                                   .ea  = ctxt->_eip };
 724                 cur_size = fc->end - fc->start;
 725                 size = min(15UL - cur_size,
 726                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 727                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 728                 if (unlikely(rc != X86EMUL_CONTINUE))
 729                         return rc;
 730                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 731                                       size, &ctxt->exception);
 732                 if (unlikely(rc != X86EMUL_CONTINUE))
 733                         return rc;
 734                 fc->end += size;
 735         }
 736         *dest = fc->data[ctxt->_eip - fc->start];
 737         ctxt->_eip++;
 738         return X86EMUL_CONTINUE;
 739 }
 740
 741 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 742                          void *dest, unsigned size)
 743 {
 744         int rc;
 745
 746         /* x86 instructions are limited to 15 bytes. */
 747         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 748                 return X86EMUL_UNHANDLEABLE;
 749         while (size--) {
 750                 rc = do_insn_fetch_byte(ctxt, dest++);
 751                 if (rc != X86EMUL_CONTINUE)
 752                         return rc;
 753         }
 754         return X86EMUL_CONTINUE;
 755 }
 756
 757 /* Fetch next part of the instruction being emulated. */
 758 #define insn_fetch(_type, _ctxt)                                        \
 759 ({      unsigned long _x;                                               \
 760         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 761         if (rc != X86EMUL_CONTINUE)                                     \
 762                 goto done;                                              \
 763         (_type)_x;                                                      \
 764 })
 765
 766 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 767 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 768         if (rc != X86EMUL_CONTINUE)                                     \
 769                 goto done;                                              \
 770 })
 771
 772 /*
 773  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 774  * pointer into the block that addresses the relevant register.
 775  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 776  */
 777 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 778                              int byteop)
 779 {
 780         void *p;
 781         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 782
 783         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 784                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 785         else
 786                 p = reg_rmw(ctxt, modrm_reg);
 787         return p;
 788 }
 789
 790 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 791                            struct segmented_address addr,
 792                            u16 *size, unsigned long *address, int op_bytes)
 793 {
 794         int rc;
 795
 796         if (op_bytes == 2)
 797                 op_bytes = 3;
 798         *address = 0;
 799         rc = segmented_read_std(ctxt, addr, size, 2);
 800         if (rc != X86EMUL_CONTINUE)
 801                 return rc;
 802         addr.ea += 2;
 803         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 804         return rc;
 805 }
 806
 807 FASTOP2(add);
 808 FASTOP2(or);
 809 FASTOP2(adc);
 810 FASTOP2(sbb);
 811 FASTOP2(and);
 812 FASTOP2(sub);
 813 FASTOP2(xor);
 814 FASTOP2(cmp);
 815 FASTOP2(test);
 816
 817 FASTOP1SRC2(mul, mul_ex);
 818 FASTOP1SRC2(imul, imul_ex);
 819 FASTOP1SRC2EX(div, div_ex);
 820 FASTOP1SRC2EX(idiv, idiv_ex);
 821
 822 FASTOP3WCL(shld);
 823 FASTOP3WCL(shrd);
 824
 825 FASTOP2W(imul);
 826
 827 FASTOP1(not);
 828 FASTOP1(neg);
 829 FASTOP1(inc);
 830 FASTOP1(dec);
 831
 832 FASTOP2CL(rol);
 833 FASTOP2CL(ror);
 834 FASTOP2CL(rcl);
 835 FASTOP2CL(rcr);
 836 FASTOP2CL(shl);
 837 FASTOP2CL(shr);
 838 FASTOP2CL(sar);
 839
 840 FASTOP2W(bsf);
 841 FASTOP2W(bsr);
 842 FASTOP2W(bt);
 843 FASTOP2W(bts);
 844 FASTOP2W(btr);
 845 FASTOP2W(btc);
 846
 847 FASTOP2(xadd);
 848
 849 static u8 test_cc(unsigned int condition, unsigned long flags)
 850 {
 851         u8 rc;
 852         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 853
 854         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 855         asm("push %[flags]; popf; call *%[fastop]"
 856             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 857         return rc;
 858 }
 859
 860 static void fetch_register_operand(struct operand *op)
 861 {
 862         switch (op->bytes) {
 863         case 1:
 864                 op->val = *(u8 *)op->addr.reg;
 865                 break;
 866         case 2:
 867                 op->val = *(u16 *)op->addr.reg;
 868                 break;
 869         case 4:
 870                 op->val = *(u32 *)op->addr.reg;
 871                 break;
 872         case 8:
 873                 op->val = *(u64 *)op->addr.reg;
 874                 break;
 875         }
 876 }
 877
 878 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 879 {
 880         ctxt->ops->get_fpu(ctxt);
 881         switch (reg) {
 882         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 883         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 884         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 885         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 886         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 887         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 888         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 889         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 890 #ifdef CONFIG_X86_64
 891         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 892         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 893         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 894         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 895         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 896         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 897         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 898         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 899 #endif
 900         default: BUG();
 901         }
 902         ctxt->ops->put_fpu(ctxt);
 903 }
 904
 905 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 906                           int reg)
 907 {
 908         ctxt->ops->get_fpu(ctxt);
 909         switch (reg) {
 910         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 911         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 912         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 913         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 914         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 915         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 916         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 917         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 918 #ifdef CONFIG_X86_64
 919         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 920         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 921         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 922         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 923         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 924         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 925         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 926         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 927 #endif
 928         default: BUG();
 929         }
 930         ctxt->ops->put_fpu(ctxt);
 931 }
 932
 933 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 934 {
 935         ctxt->ops->get_fpu(ctxt);
 936         switch (reg) {
 937         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 938         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 939         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 940         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 941         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 942         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 943         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 944         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 945         default: BUG();
 946         }
 947         ctxt->ops->put_fpu(ctxt);
 948 }
 949
 950 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 951 {
 952         ctxt->ops->get_fpu(ctxt);
 953         switch (reg) {
 954         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 955         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 956         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 957         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 958         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 959         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 960         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 961         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 962         default: BUG();
 963         }
 964         ctxt->ops->put_fpu(ctxt);
 965 }
 966
 967 static int em_fninit(struct x86_emulate_ctxt *ctxt)
 968 {
 969         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 970                 return emulate_nm(ctxt);
 971
 972         ctxt->ops->get_fpu(ctxt);
 973         asm volatile("fninit");
 974         ctxt->ops->put_fpu(ctxt);
 975         return X86EMUL_CONTINUE;
 976 }
 977
 978 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
 979 {
 980         u16 fcw;
 981
 982         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
 983                 return emulate_nm(ctxt);
 984
 985         ctxt->ops->get_fpu(ctxt);
 986         asm volatile("fnstcw %0": "+m"(fcw));
 987         ctxt->ops->put_fpu(ctxt);
 988
 989         /* force 2 byte destination */
 990         ctxt->dst.bytes = 2;
 991         ctxt->dst.val = fcw;
 992
 993         return X86EMUL_CONTINUE;
 994 }
 995
 996 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
 997 {
 998         u16 fsw;
 999
1000         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1001                 return emulate_nm(ctxt);
1002
1003         ctxt->ops->get_fpu(ctxt);
1004         asm volatile("fnstsw %0": "+m"(fsw));
1005         ctxt->ops->put_fpu(ctxt);
1006
1007         /* force 2 byte destination */
1008         ctxt->dst.bytes = 2;
1009         ctxt->dst.val = fsw;
1010
1011         return X86EMUL_CONTINUE;
1012 }
1013
1014 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1015                                     struct operand *op)
1016 {
1017         unsigned reg = ctxt->modrm_reg;
1018
1019         if (!(ctxt->d & ModRM))
1020                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1021
1022         if (ctxt->d & Sse) {
1023                 op->type = OP_XMM;
1024                 op->bytes = 16;
1025                 op->addr.xmm = reg;
1026                 read_sse_reg(ctxt, &op->vec_val, reg);
1027                 return;
1028         }
1029         if (ctxt->d & Mmx) {
1030                 reg &= 7;
1031                 op->type = OP_MM;
1032                 op->bytes = 8;
1033                 op->addr.mm = reg;
1034                 return;
1035         }
1036
1037         op->type = OP_REG;
1038         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1039         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1040
1041         fetch_register_operand(op);
1042         op->orig_val = op->val;
1043 }
1044
1045 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1046 {
1047         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1048                 ctxt->modrm_seg = VCPU_SREG_SS;
1049 }
1050
1051 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1052                         struct operand *op)
1053 {
1054         u8 sib;
1055         int index_reg, base_reg, scale;
1056         int rc = X86EMUL_CONTINUE;
1057         ulong modrm_ea = 0;
1058
1059         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1060         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1061         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1062
1063         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1064         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1065         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1066         ctxt->modrm_seg = VCPU_SREG_DS;
1067
1068         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1069                 op->type = OP_REG;
1070                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1071                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1072                                 ctxt->d & ByteOp);
1073                 if (ctxt->d & Sse) {
1074                         op->type = OP_XMM;
1075                         op->bytes = 16;
1076                         op->addr.xmm = ctxt->modrm_rm;
1077                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1078                         return rc;
1079                 }
1080                 if (ctxt->d & Mmx) {
1081                         op->type = OP_MM;
1082                         op->bytes = 8;
1083                         op->addr.mm = ctxt->modrm_rm & 7;
1084                         return rc;
1085                 }
1086                 fetch_register_operand(op);
1087                 return rc;
1088         }
1089
1090         op->type = OP_MEM;
1091
1092         if (ctxt->ad_bytes == 2) {
1093                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1094                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1095                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1096                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1097
1098                 /* 16-bit ModR/M decode. */
1099                 switch (ctxt->modrm_mod) {
1100                 case 0:
1101                         if (ctxt->modrm_rm == 6)
1102                                 modrm_ea += insn_fetch(u16, ctxt);
1103                         break;
1104                 case 1:
1105                         modrm_ea += insn_fetch(s8, ctxt);
1106                         break;
1107                 case 2:
1108                         modrm_ea += insn_fetch(u16, ctxt);
1109                         break;
1110                 }
1111                 switch (ctxt->modrm_rm) {
1112                 case 0:
1113                         modrm_ea += bx + si;
1114                         break;
1115                 case 1:
1116                         modrm_ea += bx + di;
1117                         break;
1118                 case 2:
1119                         modrm_ea += bp + si;
1120                         break;
1121                 case 3:
1122                         modrm_ea += bp + di;
1123                         break;
1124                 case 4:
1125                         modrm_ea += si;
1126                         break;
1127                 case 5:
1128                         modrm_ea += di;
1129                         break;
1130                 case 6:
1131                         if (ctxt->modrm_mod != 0)
1132                                 modrm_ea += bp;
1133                         break;
1134                 case 7:
1135                         modrm_ea += bx;
1136                         break;
1137                 }
1138                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1139                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1140                         ctxt->modrm_seg = VCPU_SREG_SS;
1141                 modrm_ea = (u16)modrm_ea;
1142         } else {
1143                 /* 32/64-bit ModR/M decode. */
1144                 if ((ctxt->modrm_rm & 7) == 4) {
1145                         sib = insn_fetch(u8, ctxt);
1146                         index_reg |= (sib >> 3) & 7;
1147                         base_reg |= sib & 7;
1148                         scale = sib >> 6;
1149
1150                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1151                                 modrm_ea += insn_fetch(s32, ctxt);
1152                         else {
1153                                 modrm_ea += reg_read(ctxt, base_reg);
1154                                 adjust_modrm_seg(ctxt, base_reg);
1155                         }
1156                         if (index_reg != 4)
1157                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1158                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1159                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1160                                 ctxt->rip_relative = 1;
1161                 } else {
1162                         base_reg = ctxt->modrm_rm;
1163                         modrm_ea += reg_read(ctxt, base_reg);
1164                         adjust_modrm_seg(ctxt, base_reg);
1165                 }
1166                 switch (ctxt->modrm_mod) {
1167                 case 0:
1168                         if (ctxt->modrm_rm == 5)
1169                                 modrm_ea += insn_fetch(s32, ctxt);
1170                         break;
1171                 case 1:
1172                         modrm_ea += insn_fetch(s8, ctxt);
1173                         break;
1174                 case 2:
1175                         modrm_ea += insn_fetch(s32, ctxt);
1176                         break;
1177                 }
1178         }
1179         op->addr.mem.ea = modrm_ea;
1180 done:
1181         return rc;
1182 }
1183
1184 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1185                       struct operand *op)
1186 {
1187         int rc = X86EMUL_CONTINUE;
1188
1189         op->type = OP_MEM;
1190         switch (ctxt->ad_bytes) {
1191         case 2:
1192                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1193                 break;
1194         case 4:
1195                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1196                 break;
1197         case 8:
1198                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1199                 break;
1200         }
1201 done:
1202         return rc;
1203 }
1204
1205 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1206 {
1207         long sv = 0, mask;
1208
1209         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1210                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1211
1212                 if (ctxt->src.bytes == 2)
1213                         sv = (s16)ctxt->src.val & (s16)mask;
1214                 else if (ctxt->src.bytes == 4)
1215                         sv = (s32)ctxt->src.val & (s32)mask;
1216                 else
1217                         sv = (s64)ctxt->src.val & (s64)mask;
1218
1219                 ctxt->dst.addr.mem.ea += (sv >> 3);
1220         }
1221
1222         /* only subword offset */
1223         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1224 }
1225
1226 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1227                          unsigned long addr, void *dest, unsigned size)
1228 {
1229         int rc;
1230         struct read_cache *mc = &ctxt->mem_read;
1231
1232         if (mc->pos < mc->end)
1233                 goto read_cached;
1234
1235         WARN_ON((mc->end + size) >= sizeof(mc->data));
1236
1237         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1238                                       &ctxt->exception);
1239         if (rc != X86EMUL_CONTINUE)
1240                 return rc;
1241
1242         mc->end += size;
1243
1244 read_cached:
1245         memcpy(dest, mc->data + mc->pos, size);
1246         mc->pos += size;
1247         return X86EMUL_CONTINUE;
1248 }
1249
1250 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1251                           struct segmented_address addr,
1252                           void *data,
1253                           unsigned size)
1254 {
1255         int rc;
1256         ulong linear;
1257
1258         rc = linearize(ctxt, addr, size, false, &linear);
1259         if (rc != X86EMUL_CONTINUE)
1260                 return rc;
1261         return read_emulated(ctxt, linear, data, size);
1262 }
1263
1264 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1265                            struct segmented_address addr,
1266                            const void *data,
1267                            unsigned size)
1268 {
1269         int rc;
1270         ulong linear;
1271
1272         rc = linearize(ctxt, addr, size, true, &linear);
1273         if (rc != X86EMUL_CONTINUE)
1274                 return rc;
1275         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1276                                          &ctxt->exception);
1277 }
1278
1279 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1280                              struct segmented_address addr,
1281                              const void *orig_data, const void *data,
1282                              unsigned size)
1283 {
1284         int rc;
1285         ulong linear;
1286
1287         rc = linearize(ctxt, addr, size, true, &linear);
1288         if (rc != X86EMUL_CONTINUE)
1289                 return rc;
1290         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1291                                            size, &ctxt->exception);
1292 }
1293
1294 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1295                            unsigned int size, unsigned short port,
1296                            void *dest)
1297 {
1298         struct read_cache *rc = &ctxt->io_read;
1299
1300         if (rc->pos == rc->end) { /* refill pio read ahead */
1301                 unsigned int in_page, n;
1302                 unsigned int count = ctxt->rep_prefix ?
1303                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1304                 in_page = (ctxt->eflags & EFLG_DF) ?
1305                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1306                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1307                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1308                         count);
1309                 if (n == 0)
1310                         n = 1;
1311                 rc->pos = rc->end = 0;
1312                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1313                         return 0;
1314                 rc->end = n * size;
1315         }
1316
1317         if (ctxt->rep_prefix && (ctxt->d & String) &&
1318             !(ctxt->eflags & EFLG_DF)) {
1319                 ctxt->dst.data = rc->data + rc->pos;
1320                 ctxt->dst.type = OP_MEM_STR;
1321                 ctxt->dst.count = (rc->end - rc->pos) / size;
1322                 rc->pos = rc->end;
1323         } else {
1324                 memcpy(dest, rc->data + rc->pos, size);
1325                 rc->pos += size;
1326         }
1327         return 1;
1328 }
1329
1330 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1331                                      u16 index, struct desc_struct *desc)
1332 {
1333         struct desc_ptr dt;
1334         ulong addr;
1335
1336         ctxt->ops->get_idt(ctxt, &dt);
1337
1338         if (dt.size < index * 8 + 7)
1339                 return emulate_gp(ctxt, index << 3 | 0x2);
1340
1341         addr = dt.address + index * 8;
1342         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1343                                    &ctxt->exception);
1344 }
1345
1346 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1347                                      u16 selector, struct desc_ptr *dt)
1348 {
1349         const struct x86_emulate_ops *ops = ctxt->ops;
1350         u32 base3 = 0;
1351
1352         if (selector & 1 << 2) {
1353                 struct desc_struct desc;
1354                 u16 sel;
1355
1356                 memset (dt, 0, sizeof *dt);
1357                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1358                                       VCPU_SREG_LDTR))
1359                         return;
1360
1361                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1362                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1363         } else
1364                 ops->get_gdt(ctxt, dt);
1365 }
1366
1367 /* allowed just for 8 bytes segments */
1368 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1369                                    u16 selector, struct desc_struct *desc,
1370                                    ulong *desc_addr_p)
1371 {
1372         struct desc_ptr dt;
1373         u16 index = selector >> 3;
1374         ulong addr;
1375
1376         get_descriptor_table_ptr(ctxt, selector, &dt);
1377
1378         if (dt.size < index * 8 + 7)
1379                 return emulate_gp(ctxt, selector & 0xfffc);
1380
1381         *desc_addr_p = addr = dt.address + index * 8;
1382         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1383                                    &ctxt->exception);
1384 }
1385
1386 /* allowed just for 8 bytes segments */
1387 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1388                                     u16 selector, struct desc_struct *desc)
1389 {
1390         struct desc_ptr dt;
1391         u16 index = selector >> 3;
1392         ulong addr;
1393
1394         get_descriptor_table_ptr(ctxt, selector, &dt);
1395
1396         if (dt.size < index * 8 + 7)
1397                 return emulate_gp(ctxt, selector & 0xfffc);
1398
1399         addr = dt.address + index * 8;
1400         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1401                                     &ctxt->exception);
1402 }
1403
1404 /* Does not support long mode */
1405 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1406                                      u16 selector, int seg, u8 cpl, bool in_task_switch)
1407 {
1408         struct desc_struct seg_desc, old_desc;
1409         u8 dpl, rpl;
1410         unsigned err_vec = GP_VECTOR;
1411         u32 err_code = 0;
1412         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1413         ulong desc_addr;
1414         int ret;
1415         u16 dummy;
1416         u32 base3 = 0;
1417
1418         memset(&seg_desc, 0, sizeof seg_desc);
1419
1420         if (ctxt->mode == X86EMUL_MODE_REAL) {
1421                 /* set real mode segment descriptor (keep limit etc. for
1422                  * unreal mode) */
1423                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1424                 set_desc_base(&seg_desc, selector << 4);
1425                 goto load;
1426         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1427                 /* VM86 needs a clean new segment descriptor */
1428                 set_desc_base(&seg_desc, selector << 4);
1429                 set_desc_limit(&seg_desc, 0xffff);
1430                 seg_desc.type = 3;
1431                 seg_desc.p = 1;
1432                 seg_desc.s = 1;
1433                 seg_desc.dpl = 3;
1434                 goto load;
1435         }
1436
1437         rpl = selector & 3;
1438
1439         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1440         if ((seg == VCPU_SREG_CS
1441              || (seg == VCPU_SREG_SS
1442                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1443              || seg == VCPU_SREG_TR)
1444             && null_selector)
1445                 goto exception;
1446
1447         /* TR should be in GDT only */
1448         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1449                 goto exception;
1450
1451         if (null_selector) /* for NULL selector skip all following checks */
1452                 goto load;
1453
1454         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1455         if (ret != X86EMUL_CONTINUE)
1456                 return ret;
1457
1458         err_code = selector & 0xfffc;
1459         err_vec = GP_VECTOR;
1460
1461         /* can't load system descriptor into segment selector */
1462         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1463                 goto exception;
1464
1465         if (!seg_desc.p) {
1466                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1467                 goto exception;
1468         }
1469
1470         dpl = seg_desc.dpl;
1471
1472         switch (seg) {
1473         case VCPU_SREG_SS:
1474                 /*
1475                  * segment is not a writable data segment or segment
1476                  * selector's RPL != CPL or segment selector's RPL != CPL
1477                  */
1478                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1479                         goto exception;
1480                 break;
1481         case VCPU_SREG_CS:
1482                 if (in_task_switch && rpl != dpl)
1483                         goto exception;
1484
1485                 if (!(seg_desc.type & 8))
1486                         goto exception;
1487
1488                 if (seg_desc.type & 4) {
1489                         /* conforming */
1490                         if (dpl > cpl)
1491                                 goto exception;
1492                 } else {
1493                         /* nonconforming */
1494                         if (rpl > cpl || dpl != cpl)
1495                                 goto exception;
1496                 }
1497                 /* CS(RPL) <- CPL */
1498                 selector = (selector & 0xfffc) | cpl;
1499                 break;
1500         case VCPU_SREG_TR:
1501                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1502                         goto exception;
1503                 old_desc = seg_desc;
1504                 seg_desc.type |= 2; /* busy */
1505                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1506                                                   sizeof(seg_desc), &ctxt->exception);
1507                 if (ret != X86EMUL_CONTINUE)
1508                         return ret;
1509                 break;
1510         case VCPU_SREG_LDTR:
1511                 if (seg_desc.s || seg_desc.type != 2)
1512                         goto exception;
1513                 break;
1514         default: /*  DS, ES, FS, or GS */
1515                 /*
1516                  * segment is not a data or readable code segment or
1517                  * ((segment is a data or nonconforming code segment)
1518                  * and (both RPL and CPL > DPL))
1519                  */
1520                 if ((seg_desc.type & 0xa) == 0x8 ||
1521                     (((seg_desc.type & 0xc) != 0xc) &&
1522                      (rpl > dpl && cpl > dpl)))
1523                         goto exception;
1524                 break;
1525         }
1526
1527         if (seg_desc.s) {
1528                 /* mark segment as accessed */
1529                 seg_desc.type |= 1;
1530                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1531                 if (ret != X86EMUL_CONTINUE)
1532                         return ret;
1533         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1534                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1535                                 sizeof(base3), &ctxt->exception);
1536                 if (ret != X86EMUL_CONTINUE)
1537                         return ret;
1538         }
1539 load:
1540         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1541         return X86EMUL_CONTINUE;
1542 exception:
1543         emulate_exception(ctxt, err_vec, err_code, true);
1544         return X86EMUL_PROPAGATE_FAULT;
1545 }
1546
1547 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1548                                    u16 selector, int seg)
1549 {
1550         u8 cpl = ctxt->ops->cpl(ctxt);
1551         return __load_segment_descriptor(ctxt, selector, seg, cpl, false);
1552 }
1553
1554 static void write_register_operand(struct operand *op)
1555 {
1556         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1557         switch (op->bytes) {
1558         case 1:
1559                 *(u8 *)op->addr.reg = (u8)op->val;
1560                 break;
1561         case 2:
1562                 *(u16 *)op->addr.reg = (u16)op->val;
1563                 break;
1564         case 4:
1565                 *op->addr.reg = (u32)op->val;
1566                 break;  /* 64b: zero-extend */
1567         case 8:
1568                 *op->addr.reg = op->val;
1569                 break;
1570         }
1571 }
1572
1573 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1574 {
1575         switch (op->type) {
1576         case OP_REG:
1577                 write_register_operand(op);
1578                 break;
1579         case OP_MEM:
1580                 if (ctxt->lock_prefix)
1581                         return segmented_cmpxchg(ctxt,
1582                                                  op->addr.mem,
1583                                                  &op->orig_val,
1584                                                  &op->val,
1585                                                  op->bytes);
1586                 else
1587                         return segmented_write(ctxt,
1588                                                op->addr.mem,
1589                                                &op->val,
1590                                                op->bytes);
1591                 break;
1592         case OP_MEM_STR:
1593                 return segmented_write(ctxt,
1594                                        op->addr.mem,
1595                                        op->data,
1596                                        op->bytes * op->count);
1597                 break;
1598         case OP_XMM:
1599                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1600                 break;
1601         case OP_MM:
1602                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1603                 break;
1604         case OP_NONE:
1605                 /* no writeback */
1606                 break;
1607         default:
1608                 break;
1609         }
1610         return X86EMUL_CONTINUE;
1611 }
1612
1613 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1614 {
1615         struct segmented_address addr;
1616
1617         rsp_increment(ctxt, -bytes);
1618         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1619         addr.seg = VCPU_SREG_SS;
1620
1621         return segmented_write(ctxt, addr, data, bytes);
1622 }
1623
1624 static int em_push(struct x86_emulate_ctxt *ctxt)
1625 {
1626         /* Disable writeback. */
1627         ctxt->dst.type = OP_NONE;
1628         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1629 }
1630
1631 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1632                        void *dest, int len)
1633 {
1634         int rc;
1635         struct segmented_address addr;
1636
1637         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1638         addr.seg = VCPU_SREG_SS;
1639         rc = segmented_read(ctxt, addr, dest, len);
1640         if (rc != X86EMUL_CONTINUE)
1641                 return rc;
1642
1643         rsp_increment(ctxt, len);
1644         return rc;
1645 }
1646
1647 static int em_pop(struct x86_emulate_ctxt *ctxt)
1648 {
1649         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1650 }
1651
1652 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1653                         void *dest, int len)
1654 {
1655         int rc;
1656         unsigned long val, change_mask;
1657         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1658         int cpl = ctxt->ops->cpl(ctxt);
1659
1660         rc = emulate_pop(ctxt, &val, len);
1661         if (rc != X86EMUL_CONTINUE)
1662                 return rc;
1663
1664         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1665                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1666
1667         switch(ctxt->mode) {
1668         case X86EMUL_MODE_PROT64:
1669         case X86EMUL_MODE_PROT32:
1670         case X86EMUL_MODE_PROT16:
1671                 if (cpl == 0)
1672                         change_mask |= EFLG_IOPL;
1673                 if (cpl <= iopl)
1674                         change_mask |= EFLG_IF;
1675                 break;
1676         case X86EMUL_MODE_VM86:
1677                 if (iopl < 3)
1678                         return emulate_gp(ctxt, 0);
1679                 change_mask |= EFLG_IF;
1680                 break;
1681         default: /* real mode */
1682                 change_mask |= (EFLG_IOPL | EFLG_IF);
1683                 break;
1684         }
1685
1686         *(unsigned long *)dest =
1687                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1688
1689         return rc;
1690 }
1691
1692 static int em_popf(struct x86_emulate_ctxt *ctxt)
1693 {
1694         ctxt->dst.type = OP_REG;
1695         ctxt->dst.addr.reg = &ctxt->eflags;
1696         ctxt->dst.bytes = ctxt->op_bytes;
1697         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1698 }
1699
1700 static int em_enter(struct x86_emulate_ctxt *ctxt)
1701 {
1702         int rc;
1703         unsigned frame_size = ctxt->src.val;
1704         unsigned nesting_level = ctxt->src2.val & 31;
1705         ulong rbp;
1706
1707         if (nesting_level)
1708                 return X86EMUL_UNHANDLEABLE;
1709
1710         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1711         rc = push(ctxt, &rbp, stack_size(ctxt));
1712         if (rc != X86EMUL_CONTINUE)
1713                 return rc;
1714         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1715                       stack_mask(ctxt));
1716         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1717                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1718                       stack_mask(ctxt));
1719         return X86EMUL_CONTINUE;
1720 }
1721
1722 static int em_leave(struct x86_emulate_ctxt *ctxt)
1723 {
1724         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1725                       stack_mask(ctxt));
1726         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1727 }
1728
1729 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1730 {
1731         int seg = ctxt->src2.val;
1732
1733         ctxt->src.val = get_segment_selector(ctxt, seg);
1734
1735         return em_push(ctxt);
1736 }
1737
1738 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1739 {
1740         int seg = ctxt->src2.val;
1741         unsigned long selector;
1742         int rc;
1743
1744         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1745         if (rc != X86EMUL_CONTINUE)
1746                 return rc;
1747
1748         if (ctxt->modrm_reg == VCPU_SREG_SS)
1749                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1750
1751         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1752         return rc;
1753 }
1754
1755 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1756 {
1757         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1758         int rc = X86EMUL_CONTINUE;
1759         int reg = VCPU_REGS_RAX;
1760
1761         while (reg <= VCPU_REGS_RDI) {
1762                 (reg == VCPU_REGS_RSP) ?
1763                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1764
1765                 rc = em_push(ctxt);
1766                 if (rc != X86EMUL_CONTINUE)
1767                         return rc;
1768
1769                 ++reg;
1770         }
1771
1772         return rc;
1773 }
1774
1775 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1776 {
1777         ctxt->src.val =  (unsigned long)ctxt->eflags;
1778         return em_push(ctxt);
1779 }
1780
1781 static int em_popa(struct x86_emulate_ctxt *ctxt)
1782 {
1783         int rc = X86EMUL_CONTINUE;
1784         int reg = VCPU_REGS_RDI;
1785
1786         while (reg >= VCPU_REGS_RAX) {
1787                 if (reg == VCPU_REGS_RSP) {
1788                         rsp_increment(ctxt, ctxt->op_bytes);
1789                         --reg;
1790                 }
1791
1792                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1793                 if (rc != X86EMUL_CONTINUE)
1794                         break;
1795                 --reg;
1796         }
1797         return rc;
1798 }
1799
1800 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1801 {
1802         const struct x86_emulate_ops *ops = ctxt->ops;
1803         int rc;
1804         struct desc_ptr dt;
1805         gva_t cs_addr;
1806         gva_t eip_addr;
1807         u16 cs, eip;
1808
1809         /* TODO: Add limit checks */
1810         ctxt->src.val = ctxt->eflags;
1811         rc = em_push(ctxt);
1812         if (rc != X86EMUL_CONTINUE)
1813                 return rc;
1814
1815         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1816
1817         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1818         rc = em_push(ctxt);
1819         if (rc != X86EMUL_CONTINUE)
1820                 return rc;
1821
1822         ctxt->src.val = ctxt->_eip;
1823         rc = em_push(ctxt);
1824         if (rc != X86EMUL_CONTINUE)
1825                 return rc;
1826
1827         ops->get_idt(ctxt, &dt);
1828
1829         eip_addr = dt.address + (irq << 2);
1830         cs_addr = dt.address + (irq << 2) + 2;
1831
1832         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1833         if (rc != X86EMUL_CONTINUE)
1834                 return rc;
1835
1836         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1837         if (rc != X86EMUL_CONTINUE)
1838                 return rc;
1839
1840         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1841         if (rc != X86EMUL_CONTINUE)
1842                 return rc;
1843
1844         ctxt->_eip = eip;
1845
1846         return rc;
1847 }
1848
1849 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1850 {
1851         int rc;
1852
1853         invalidate_registers(ctxt);
1854         rc = __emulate_int_real(ctxt, irq);
1855         if (rc == X86EMUL_CONTINUE)
1856                 writeback_registers(ctxt);
1857         return rc;
1858 }
1859
1860 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1861 {
1862         switch(ctxt->mode) {
1863         case X86EMUL_MODE_REAL:
1864                 return __emulate_int_real(ctxt, irq);
1865         case X86EMUL_MODE_VM86:
1866         case X86EMUL_MODE_PROT16:
1867         case X86EMUL_MODE_PROT32:
1868         case X86EMUL_MODE_PROT64:
1869         default:
1870                 /* Protected mode interrupts unimplemented yet */
1871                 return X86EMUL_UNHANDLEABLE;
1872         }
1873 }
1874
1875 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1876 {
1877         int rc = X86EMUL_CONTINUE;
1878         unsigned long temp_eip = 0;
1879         unsigned long temp_eflags = 0;
1880         unsigned long cs = 0;
1881         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1882                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1883                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1884         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1885
1886         /* TODO: Add stack limit check */
1887
1888         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1889
1890         if (rc != X86EMUL_CONTINUE)
1891                 return rc;
1892
1893         if (temp_eip & ~0xffff)
1894                 return emulate_gp(ctxt, 0);
1895
1896         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1897
1898         if (rc != X86EMUL_CONTINUE)
1899                 return rc;
1900
1901         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1902
1903         if (rc != X86EMUL_CONTINUE)
1904                 return rc;
1905
1906         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1907
1908         if (rc != X86EMUL_CONTINUE)
1909                 return rc;
1910
1911         ctxt->_eip = temp_eip;
1912
1913
1914         if (ctxt->op_bytes == 4)
1915                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1916         else if (ctxt->op_bytes == 2) {
1917                 ctxt->eflags &= ~0xffff;
1918                 ctxt->eflags |= temp_eflags;
1919         }
1920
1921         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1922         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1923
1924         return rc;
1925 }
1926
1927 static int em_iret(struct x86_emulate_ctxt *ctxt)
1928 {
1929         switch(ctxt->mode) {
1930         case X86EMUL_MODE_REAL:
1931                 return emulate_iret_real(ctxt);
1932         case X86EMUL_MODE_VM86:
1933         case X86EMUL_MODE_PROT16:
1934         case X86EMUL_MODE_PROT32:
1935         case X86EMUL_MODE_PROT64:
1936         default:
1937                 /* iret from protected mode unimplemented yet */
1938                 return X86EMUL_UNHANDLEABLE;
1939         }
1940 }
1941
1942 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1943 {
1944         int rc;
1945         unsigned short sel;
1946
1947         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1948
1949         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1950         if (rc != X86EMUL_CONTINUE)
1951                 return rc;
1952
1953         ctxt->_eip = 0;
1954         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1955         return X86EMUL_CONTINUE;
1956 }
1957
1958 static int em_grp45(struct x86_emulate_ctxt *ctxt)
1959 {
1960         int rc = X86EMUL_CONTINUE;
1961
1962         switch (ctxt->modrm_reg) {
1963         case 2: /* call near abs */ {
1964                 long int old_eip;
1965                 old_eip = ctxt->_eip;
1966                 ctxt->_eip = ctxt->src.val;
1967                 ctxt->src.val = old_eip;
1968                 rc = em_push(ctxt);
1969                 break;
1970         }
1971         case 4: /* jmp abs */
1972                 ctxt->_eip = ctxt->src.val;
1973                 break;
1974         case 5: /* jmp far */
1975                 rc = em_jmp_far(ctxt);
1976                 break;
1977         case 6: /* push */
1978                 rc = em_push(ctxt);
1979                 break;
1980         }
1981         return rc;
1982 }
1983
1984 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
1985 {
1986         u64 old = ctxt->dst.orig_val64;
1987
1988         if (ctxt->dst.bytes == 16)
1989                 return X86EMUL_UNHANDLEABLE;
1990
1991         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
1992             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
1993                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
1994                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
1995                 ctxt->eflags &= ~EFLG_ZF;
1996         } else {
1997                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
1998                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
1999
2000                 ctxt->eflags |= EFLG_ZF;
2001         }
2002         return X86EMUL_CONTINUE;
2003 }
2004
2005 static int em_ret(struct x86_emulate_ctxt *ctxt)
2006 {
2007         ctxt->dst.type = OP_REG;
2008         ctxt->dst.addr.reg = &ctxt->_eip;
2009         ctxt->dst.bytes = ctxt->op_bytes;
2010         return em_pop(ctxt);
2011 }
2012
2013 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2014 {
2015         int rc;
2016         unsigned long cs;
2017         int cpl = ctxt->ops->cpl(ctxt);
2018
2019         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2020         if (rc != X86EMUL_CONTINUE)
2021                 return rc;
2022         if (ctxt->op_bytes == 4)
2023                 ctxt->_eip = (u32)ctxt->_eip;
2024         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2025         if (rc != X86EMUL_CONTINUE)
2026                 return rc;
2027         /* Outer-privilege level return is not implemented */
2028         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2029                 return X86EMUL_UNHANDLEABLE;
2030         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2031         return rc;
2032 }
2033
2034 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2035 {
2036         int rc;
2037
2038         rc = em_ret_far(ctxt);
2039         if (rc != X86EMUL_CONTINUE)
2040                 return rc;
2041         rsp_increment(ctxt, ctxt->src.val);
2042         return X86EMUL_CONTINUE;
2043 }
2044
2045 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2046 {
2047         /* Save real source value, then compare EAX against destination. */
2048         ctxt->dst.orig_val = ctxt->dst.val;
2049         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2050         ctxt->src.orig_val = ctxt->src.val;
2051         ctxt->src.val = ctxt->dst.orig_val;
2052         fastop(ctxt, em_cmp);
2053
2054         if (ctxt->eflags & EFLG_ZF) {
2055                 /* Success: write back to memory. */
2056                 ctxt->dst.val = ctxt->src.orig_val;
2057         } else {
2058                 /* Failure: write the value we saw to EAX. */
2059                 ctxt->dst.type = OP_REG;
2060                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2061                 ctxt->dst.val = ctxt->dst.orig_val;
2062         }
2063         return X86EMUL_CONTINUE;
2064 }
2065
2066 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2067 {
2068         int seg = ctxt->src2.val;
2069         unsigned short sel;
2070         int rc;
2071
2072         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2073
2074         rc = load_segment_descriptor(ctxt, sel, seg);
2075         if (rc != X86EMUL_CONTINUE)
2076                 return rc;
2077
2078         ctxt->dst.val = ctxt->src.val;
2079         return rc;
2080 }
2081
2082 static void
2083 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2084                         struct desc_struct *cs, struct desc_struct *ss)
2085 {
2086         cs->l = 0;              /* will be adjusted later */
2087         set_desc_base(cs, 0);   /* flat segment */
2088         cs->g = 1;              /* 4kb granularity */
2089         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2090         cs->type = 0x0b;        /* Read, Execute, Accessed */
2091         cs->s = 1;
2092         cs->dpl = 0;            /* will be adjusted later */
2093         cs->p = 1;
2094         cs->d = 1;
2095         cs->avl = 0;
2096
2097         set_desc_base(ss, 0);   /* flat segment */
2098         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2099         ss->g = 1;              /* 4kb granularity */
2100         ss->s = 1;
2101         ss->type = 0x03;        /* Read/Write, Accessed */
2102         ss->d = 1;              /* 32bit stack segment */
2103         ss->dpl = 0;
2104         ss->p = 1;
2105         ss->l = 0;
2106         ss->avl = 0;
2107 }
2108
2109 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2110 {
2111         u32 eax, ebx, ecx, edx;
2112
2113         eax = ecx = 0;
2114         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2115         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2116                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2117                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2118 }
2119
2120 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2121 {
2122         const struct x86_emulate_ops *ops = ctxt->ops;
2123         u32 eax, ebx, ecx, edx;
2124
2125         /*
2126          * syscall should always be enabled in longmode - so only become
2127          * vendor specific (cpuid) if other modes are active...
2128          */
2129         if (ctxt->mode == X86EMUL_MODE_PROT64)
2130                 return true;
2131
2132         eax = 0x00000000;
2133         ecx = 0x00000000;
2134         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2135         /*
2136          * Intel ("GenuineIntel")
2137          * remark: Intel CPUs only support "syscall" in 64bit
2138          * longmode. Also an 64bit guest with a
2139          * 32bit compat-app running will #UD !! While this
2140          * behaviour can be fixed (by emulating) into AMD
2141          * response - CPUs of AMD can't behave like Intel.
2142          */
2143         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2144             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2145             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2146                 return false;
2147
2148         /* AMD ("AuthenticAMD") */
2149         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2150             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2151             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2152                 return true;
2153
2154         /* AMD ("AMDisbetter!") */
2155         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2156             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2157             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2158                 return true;
2159
2160         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2161         return false;
2162 }
2163
2164 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2165 {
2166         const struct x86_emulate_ops *ops = ctxt->ops;
2167         struct desc_struct cs, ss;
2168         u64 msr_data;
2169         u16 cs_sel, ss_sel;
2170         u64 efer = 0;
2171
2172         /* syscall is not available in real mode */
2173         if (ctxt->mode == X86EMUL_MODE_REAL ||
2174             ctxt->mode == X86EMUL_MODE_VM86)
2175                 return emulate_ud(ctxt);
2176
2177         if (!(em_syscall_is_enabled(ctxt)))
2178                 return emulate_ud(ctxt);
2179
2180         ops->get_msr(ctxt, MSR_EFER, &efer);
2181         setup_syscalls_segments(ctxt, &cs, &ss);
2182
2183         if (!(efer & EFER_SCE))
2184                 return emulate_ud(ctxt);
2185
2186         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2187         msr_data >>= 32;
2188         cs_sel = (u16)(msr_data & 0xfffc);
2189         ss_sel = (u16)(msr_data + 8);
2190
2191         if (efer & EFER_LMA) {
2192                 cs.d = 0;
2193                 cs.l = 1;
2194         }
2195         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2196         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2197
2198         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2199         if (efer & EFER_LMA) {
2200 #ifdef CONFIG_X86_64
2201                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2202
2203                 ops->get_msr(ctxt,
2204                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2205                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2206                 ctxt->_eip = msr_data;
2207
2208                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2209                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2210 #endif
2211         } else {
2212                 /* legacy mode */
2213                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2214                 ctxt->_eip = (u32)msr_data;
2215
2216                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2217         }
2218
2219         return X86EMUL_CONTINUE;
2220 }
2221
2222 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2223 {
2224         const struct x86_emulate_ops *ops = ctxt->ops;
2225         struct desc_struct cs, ss;
2226         u64 msr_data;
2227         u16 cs_sel, ss_sel;
2228         u64 efer = 0;
2229
2230         ops->get_msr(ctxt, MSR_EFER, &efer);
2231         /* inject #GP if in real mode */
2232         if (ctxt->mode == X86EMUL_MODE_REAL)
2233                 return emulate_gp(ctxt, 0);
2234
2235         /*
2236          * Not recognized on AMD in compat mode (but is recognized in legacy
2237          * mode).
2238          */
2239         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2240             && !vendor_intel(ctxt))
2241                 return emulate_ud(ctxt);
2242
2243         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2244         * Therefore, we inject an #UD.
2245         */
2246         if (ctxt->mode == X86EMUL_MODE_PROT64)
2247                 return emulate_ud(ctxt);
2248
2249         setup_syscalls_segments(ctxt, &cs, &ss);
2250
2251         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2252         switch (ctxt->mode) {
2253         case X86EMUL_MODE_PROT32:
2254                 if ((msr_data & 0xfffc) == 0x0)
2255                         return emulate_gp(ctxt, 0);
2256                 break;
2257         case X86EMUL_MODE_PROT64:
2258                 if (msr_data == 0x0)
2259                         return emulate_gp(ctxt, 0);
2260                 break;
2261         default:
2262                 break;
2263         }
2264
2265         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2266         cs_sel = (u16)msr_data;
2267         cs_sel &= ~SELECTOR_RPL_MASK;
2268         ss_sel = cs_sel + 8;
2269         ss_sel &= ~SELECTOR_RPL_MASK;
2270         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2271                 cs.d = 0;
2272                 cs.l = 1;
2273         }
2274
2275         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2276         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2277
2278         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2279         ctxt->_eip = msr_data;
2280
2281         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2282         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2283
2284         return X86EMUL_CONTINUE;
2285 }
2286
2287 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2288 {
2289         const struct x86_emulate_ops *ops = ctxt->ops;
2290         struct desc_struct cs, ss;
2291         u64 msr_data;
2292         int usermode;
2293         u16 cs_sel = 0, ss_sel = 0;
2294
2295         /* inject #GP if in real mode or Virtual 8086 mode */
2296         if (ctxt->mode == X86EMUL_MODE_REAL ||
2297             ctxt->mode == X86EMUL_MODE_VM86)
2298                 return emulate_gp(ctxt, 0);
2299
2300         setup_syscalls_segments(ctxt, &cs, &ss);
2301
2302         if ((ctxt->rex_prefix & 0x8) != 0x0)
2303                 usermode = X86EMUL_MODE_PROT64;
2304         else
2305                 usermode = X86EMUL_MODE_PROT32;
2306
2307         cs.dpl = 3;
2308         ss.dpl = 3;
2309         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2310         switch (usermode) {
2311         case X86EMUL_MODE_PROT32:
2312                 cs_sel = (u16)(msr_data + 16);
2313                 if ((msr_data & 0xfffc) == 0x0)
2314                         return emulate_gp(ctxt, 0);
2315                 ss_sel = (u16)(msr_data + 24);
2316                 break;
2317         case X86EMUL_MODE_PROT64:
2318                 cs_sel = (u16)(msr_data + 32);
2319                 if (msr_data == 0x0)
2320                         return emulate_gp(ctxt, 0);
2321                 ss_sel = cs_sel + 8;
2322                 cs.d = 0;
2323                 cs.l = 1;
2324                 break;
2325         }
2326         cs_sel |= SELECTOR_RPL_MASK;
2327         ss_sel |= SELECTOR_RPL_MASK;
2328
2329         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2330         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2331
2332         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2333         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2334
2335         return X86EMUL_CONTINUE;
2336 }
2337
2338 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2339 {
2340         int iopl;
2341         if (ctxt->mode == X86EMUL_MODE_REAL)
2342                 return false;
2343         if (ctxt->mode == X86EMUL_MODE_VM86)
2344                 return true;
2345         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2346         return ctxt->ops->cpl(ctxt) > iopl;
2347 }
2348
2349 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2350                                             u16 port, u16 len)
2351 {
2352         const struct x86_emulate_ops *ops = ctxt->ops;
2353         struct desc_struct tr_seg;
2354         u32 base3;
2355         int r;
2356         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2357         unsigned mask = (1 << len) - 1;
2358         unsigned long base;
2359
2360         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2361         if (!tr_seg.p)
2362                 return false;
2363         if (desc_limit_scaled(&tr_seg) < 103)
2364                 return false;
2365         base = get_desc_base(&tr_seg);
2366 #ifdef CONFIG_X86_64
2367         base |= ((u64)base3) << 32;
2368 #endif
2369         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2370         if (r != X86EMUL_CONTINUE)
2371                 return false;
2372         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2373                 return false;
2374         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2375         if (r != X86EMUL_CONTINUE)
2376                 return false;
2377         if ((perm >> bit_idx) & mask)
2378                 return false;
2379         return true;
2380 }
2381
2382 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2383                                  u16 port, u16 len)
2384 {
2385         if (ctxt->perm_ok)
2386                 return true;
2387
2388         if (emulator_bad_iopl(ctxt))
2389                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2390                         return false;
2391
2392         ctxt->perm_ok = true;
2393
2394         return true;
2395 }
2396
2397 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2398                                 struct tss_segment_16 *tss)
2399 {
2400         tss->ip = ctxt->_eip;
2401         tss->flag = ctxt->eflags;
2402         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2403         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2404         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2405         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2406         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2407         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2408         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2409         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2410
2411         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2412         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2413         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2414         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2415         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2416 }
2417
2418 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2419                                  struct tss_segment_16 *tss)
2420 {
2421         int ret;
2422         u8 cpl;
2423
2424         ctxt->_eip = tss->ip;
2425         ctxt->eflags = tss->flag | 2;
2426         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2427         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2428         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2429         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2430         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2431         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2432         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2433         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2434
2435         /*
2436          * SDM says that segment selectors are loaded before segment
2437          * descriptors
2438          */
2439         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2440         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2441         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2442         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2443         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2444
2445         cpl = tss->cs & 3;
2446
2447         /*
2448          * Now load segment descriptors. If fault happens at this stage
2449          * it is handled in a context of new task
2450          */
2451         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl, true);
2452         if (ret != X86EMUL_CONTINUE)
2453                 return ret;
2454         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2455         if (ret != X86EMUL_CONTINUE)
2456                 return ret;
2457         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2458         if (ret != X86EMUL_CONTINUE)
2459                 return ret;
2460         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2461         if (ret != X86EMUL_CONTINUE)
2462                 return ret;
2463         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2464         if (ret != X86EMUL_CONTINUE)
2465                 return ret;
2466
2467         return X86EMUL_CONTINUE;
2468 }
2469
2470 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2471                           u16 tss_selector, u16 old_tss_sel,
2472                           ulong old_tss_base, struct desc_struct *new_desc)
2473 {
2474         const struct x86_emulate_ops *ops = ctxt->ops;
2475         struct tss_segment_16 tss_seg;
2476         int ret;
2477         u32 new_tss_base = get_desc_base(new_desc);
2478
2479         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2480                             &ctxt->exception);
2481         if (ret != X86EMUL_CONTINUE)
2482                 /* FIXME: need to provide precise fault address */
2483                 return ret;
2484
2485         save_state_to_tss16(ctxt, &tss_seg);
2486
2487         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2488                              &ctxt->exception);
2489         if (ret != X86EMUL_CONTINUE)
2490                 /* FIXME: need to provide precise fault address */
2491                 return ret;
2492
2493         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2494                             &ctxt->exception);
2495         if (ret != X86EMUL_CONTINUE)
2496                 /* FIXME: need to provide precise fault address */
2497                 return ret;
2498
2499         if (old_tss_sel != 0xffff) {
2500                 tss_seg.prev_task_link = old_tss_sel;
2501
2502                 ret = ops->write_std(ctxt, new_tss_base,
2503                                      &tss_seg.prev_task_link,
2504                                      sizeof tss_seg.prev_task_link,
2505                                      &ctxt->exception);
2506                 if (ret != X86EMUL_CONTINUE)
2507                         /* FIXME: need to provide precise fault address */
2508                         return ret;
2509         }
2510
2511         return load_state_from_tss16(ctxt, &tss_seg);
2512 }
2513
2514 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2515                                 struct tss_segment_32 *tss)
2516 {
2517         /* CR3 and ldt selector are not saved intentionally */
2518         tss->eip = ctxt->_eip;
2519         tss->eflags = ctxt->eflags;
2520         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2521         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2522         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2523         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2524         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2525         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2526         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2527         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2528
2529         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2530         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2531         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2532         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2533         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2534         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2535 }
2536
2537 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2538                                  struct tss_segment_32 *tss)
2539 {
2540         int ret;
2541         u8 cpl;
2542
2543         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2544                 return emulate_gp(ctxt, 0);
2545         ctxt->_eip = tss->eip;
2546         ctxt->eflags = tss->eflags | 2;
2547
2548         /* General purpose registers */
2549         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2550         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2551         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2552         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2553         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2554         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2555         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2556         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2557
2558         /*
2559          * SDM says that segment selectors are loaded before segment
2560          * descriptors.  This is important because CPL checks will
2561          * use CS.RPL.
2562          */
2563         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2564         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2565         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2566         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2567         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2568         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2569         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2570
2571         /*
2572          * If we're switching between Protected Mode and VM86, we need to make
2573          * sure to update the mode before loading the segment descriptors so
2574          * that the selectors are interpreted correctly.
2575          */
2576         if (ctxt->eflags & X86_EFLAGS_VM) {
2577                 ctxt->mode = X86EMUL_MODE_VM86;
2578                 cpl = 3;
2579         } else {
2580                 ctxt->mode = X86EMUL_MODE_PROT32;
2581                 cpl = tss->cs & 3;
2582         }
2583
2584         /*
2585          * Now load segment descriptors. If fault happenes at this stage
2586          * it is handled in a context of new task
2587          */
2588         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR, cpl, true);
2589         if (ret != X86EMUL_CONTINUE)
2590                 return ret;
2591         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl, true);
2592         if (ret != X86EMUL_CONTINUE)
2593                 return ret;
2594         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl, true);
2595         if (ret != X86EMUL_CONTINUE)
2596                 return ret;
2597         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl, true);
2598         if (ret != X86EMUL_CONTINUE)
2599                 return ret;
2600         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl, true);
2601         if (ret != X86EMUL_CONTINUE)
2602                 return ret;
2603         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl, true);
2604         if (ret != X86EMUL_CONTINUE)
2605                 return ret;
2606         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl, true);
2607         if (ret != X86EMUL_CONTINUE)
2608                 return ret;
2609
2610         return X86EMUL_CONTINUE;
2611 }
2612
2613 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2614                           u16 tss_selector, u16 old_tss_sel,
2615                           ulong old_tss_base, struct desc_struct *new_desc)
2616 {
2617         const struct x86_emulate_ops *ops = ctxt->ops;
2618         struct tss_segment_32 tss_seg;
2619         int ret;
2620         u32 new_tss_base = get_desc_base(new_desc);
2621         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2622         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2623
2624         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2625                             &ctxt->exception);
2626         if (ret != X86EMUL_CONTINUE)
2627                 /* FIXME: need to provide precise fault address */
2628                 return ret;
2629
2630         save_state_to_tss32(ctxt, &tss_seg);
2631
2632         /* Only GP registers and segment selectors are saved */
2633         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2634                              ldt_sel_offset - eip_offset, &ctxt->exception);
2635         if (ret != X86EMUL_CONTINUE)
2636                 /* FIXME: need to provide precise fault address */
2637                 return ret;
2638
2639         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2640                             &ctxt->exception);
2641         if (ret != X86EMUL_CONTINUE)
2642                 /* FIXME: need to provide precise fault address */
2643                 return ret;
2644
2645         if (old_tss_sel != 0xffff) {
2646                 tss_seg.prev_task_link = old_tss_sel;
2647
2648                 ret = ops->write_std(ctxt, new_tss_base,
2649                                      &tss_seg.prev_task_link,
2650                                      sizeof tss_seg.prev_task_link,
2651                                      &ctxt->exception);
2652                 if (ret != X86EMUL_CONTINUE)
2653                         /* FIXME: need to provide precise fault address */
2654                         return ret;
2655         }
2656
2657         return load_state_from_tss32(ctxt, &tss_seg);
2658 }
2659
2660 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2661                                    u16 tss_selector, int idt_index, int reason,
2662                                    bool has_error_code, u32 error_code)
2663 {
2664         const struct x86_emulate_ops *ops = ctxt->ops;
2665         struct desc_struct curr_tss_desc, next_tss_desc;
2666         int ret;
2667         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2668         ulong old_tss_base =
2669                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2670         u32 desc_limit;
2671         ulong desc_addr;
2672
2673         /* FIXME: old_tss_base == ~0 ? */
2674
2675         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2676         if (ret != X86EMUL_CONTINUE)
2677                 return ret;
2678         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2679         if (ret != X86EMUL_CONTINUE)
2680                 return ret;
2681
2682         /* FIXME: check that next_tss_desc is tss */
2683
2684         /*
2685          * Check privileges. The three cases are task switch caused by...
2686          *
2687          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2688          * 2. Exception/IRQ/iret: No check is performed
2689          * 3. jmp/call to TSS: Check against DPL of the TSS
2690          */
2691         if (reason == TASK_SWITCH_GATE) {
2692                 if (idt_index != -1) {
2693                         /* Software interrupts */
2694                         struct desc_struct task_gate_desc;
2695                         int dpl;
2696
2697                         ret = read_interrupt_descriptor(ctxt, idt_index,
2698                                                         &task_gate_desc);
2699                         if (ret != X86EMUL_CONTINUE)
2700                                 return ret;
2701
2702                         dpl = task_gate_desc.dpl;
2703                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2704                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2705                 }
2706         } else if (reason != TASK_SWITCH_IRET) {
2707                 int dpl = next_tss_desc.dpl;
2708                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2709                         return emulate_gp(ctxt, tss_selector);
2710         }
2711
2712
2713         desc_limit = desc_limit_scaled(&next_tss_desc);
2714         if (!next_tss_desc.p ||
2715             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2716              desc_limit < 0x2b)) {
2717                 emulate_ts(ctxt, tss_selector & 0xfffc);
2718                 return X86EMUL_PROPAGATE_FAULT;
2719         }
2720
2721         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2722                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2723                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2724         }
2725
2726         if (reason == TASK_SWITCH_IRET)
2727                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2728
2729         /* set back link to prev task only if NT bit is set in eflags
2730            note that old_tss_sel is not used after this point */
2731         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2732                 old_tss_sel = 0xffff;
2733
2734         if (next_tss_desc.type & 8)
2735                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2736                                      old_tss_base, &next_tss_desc);
2737         else
2738                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2739                                      old_tss_base, &next_tss_desc);
2740         if (ret != X86EMUL_CONTINUE)
2741                 return ret;
2742
2743         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2744                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2745
2746         if (reason != TASK_SWITCH_IRET) {
2747                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2748                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2749         }
2750
2751         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2752         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2753
2754         if (has_error_code) {
2755                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2756                 ctxt->lock_prefix = 0;
2757                 ctxt->src.val = (unsigned long) error_code;
2758                 ret = em_push(ctxt);
2759         }
2760
2761         return ret;
2762 }
2763
2764 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2765                          u16 tss_selector, int idt_index, int reason,
2766                          bool has_error_code, u32 error_code)
2767 {
2768         int rc;
2769
2770         invalidate_registers(ctxt);
2771         ctxt->_eip = ctxt->eip;
2772         ctxt->dst.type = OP_NONE;
2773
2774         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2775                                      has_error_code, error_code);
2776
2777         if (rc == X86EMUL_CONTINUE) {
2778                 ctxt->eip = ctxt->_eip;
2779                 writeback_registers(ctxt);
2780         }
2781
2782         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2783 }
2784
2785 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2786                 struct operand *op)
2787 {
2788         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2789
2790         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2791         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2792 }
2793
2794 static int em_das(struct x86_emulate_ctxt *ctxt)
2795 {
2796         u8 al, old_al;
2797         bool af, cf, old_cf;
2798
2799         cf = ctxt->eflags & X86_EFLAGS_CF;
2800         al = ctxt->dst.val;
2801
2802         old_al = al;
2803         old_cf = cf;
2804         cf = false;
2805         af = ctxt->eflags & X86_EFLAGS_AF;
2806         if ((al & 0x0f) > 9 || af) {
2807                 al -= 6;
2808                 cf = old_cf | (al >= 250);
2809                 af = true;
2810         } else {
2811                 af = false;
2812         }
2813         if (old_al > 0x99 || old_cf) {
2814                 al -= 0x60;
2815                 cf = true;
2816         }
2817
2818         ctxt->dst.val = al;
2819         /* Set PF, ZF, SF */
2820         ctxt->src.type = OP_IMM;
2821         ctxt->src.val = 0;
2822         ctxt->src.bytes = 1;
2823         fastop(ctxt, em_or);
2824         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2825         if (cf)
2826                 ctxt->eflags |= X86_EFLAGS_CF;
2827         if (af)
2828                 ctxt->eflags |= X86_EFLAGS_AF;
2829         return X86EMUL_CONTINUE;
2830 }
2831
2832 static int em_aam(struct x86_emulate_ctxt *ctxt)
2833 {
2834         u8 al, ah;
2835
2836         if (ctxt->src.val == 0)
2837                 return emulate_de(ctxt);
2838
2839         al = ctxt->dst.val & 0xff;
2840         ah = al / ctxt->src.val;
2841         al %= ctxt->src.val;
2842
2843         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2844
2845         /* Set PF, ZF, SF */
2846         ctxt->src.type = OP_IMM;
2847         ctxt->src.val = 0;
2848         ctxt->src.bytes = 1;
2849         fastop(ctxt, em_or);
2850
2851         return X86EMUL_CONTINUE;
2852 }
2853
2854 static int em_aad(struct x86_emulate_ctxt *ctxt)
2855 {
2856         u8 al = ctxt->dst.val & 0xff;
2857         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2858
2859         al = (al + (ah * ctxt->src.val)) & 0xff;
2860
2861         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2862
2863         /* Set PF, ZF, SF */
2864         ctxt->src.type = OP_IMM;
2865         ctxt->src.val = 0;
2866         ctxt->src.bytes = 1;
2867         fastop(ctxt, em_or);
2868
2869         return X86EMUL_CONTINUE;
2870 }
2871
2872 static int em_call(struct x86_emulate_ctxt *ctxt)
2873 {
2874         long rel = ctxt->src.val;
2875
2876         ctxt->src.val = (unsigned long)ctxt->_eip;
2877         jmp_rel(ctxt, rel);
2878         return em_push(ctxt);
2879 }
2880
2881 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2882 {
2883         u16 sel, old_cs;
2884         ulong old_eip;
2885         int rc;
2886
2887         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2888         old_eip = ctxt->_eip;
2889
2890         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2891         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2892                 return X86EMUL_CONTINUE;
2893
2894         ctxt->_eip = 0;
2895         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2896
2897         ctxt->src.val = old_cs;
2898         rc = em_push(ctxt);
2899         if (rc != X86EMUL_CONTINUE)
2900                 return rc;
2901
2902         ctxt->src.val = old_eip;
2903         return em_push(ctxt);
2904 }
2905
2906 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2907 {
2908         int rc;
2909
2910         ctxt->dst.type = OP_REG;
2911         ctxt->dst.addr.reg = &ctxt->_eip;
2912         ctxt->dst.bytes = ctxt->op_bytes;
2913         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2914         if (rc != X86EMUL_CONTINUE)
2915                 return rc;
2916         rsp_increment(ctxt, ctxt->src.val);
2917         return X86EMUL_CONTINUE;
2918 }
2919
2920 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2921 {
2922         /* Write back the register source. */
2923         ctxt->src.val = ctxt->dst.val;
2924         write_register_operand(&ctxt->src);
2925
2926         /* Write back the memory destination with implicit LOCK prefix. */
2927         ctxt->dst.val = ctxt->src.orig_val;
2928         ctxt->lock_prefix = 1;
2929         return X86EMUL_CONTINUE;
2930 }
2931
2932 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2933 {
2934         ctxt->dst.val = ctxt->src2.val;
2935         return fastop(ctxt, em_imul);
2936 }
2937
2938 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2939 {
2940         ctxt->dst.type = OP_REG;
2941         ctxt->dst.bytes = ctxt->src.bytes;
2942         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
2943         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
2944
2945         return X86EMUL_CONTINUE;
2946 }
2947
2948 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2949 {
2950         u64 tsc = 0;
2951
2952         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
2953         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
2954         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
2955         return X86EMUL_CONTINUE;
2956 }
2957
2958 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
2959 {
2960         u64 pmc;
2961
2962         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
2963                 return emulate_gp(ctxt, 0);
2964         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
2965         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
2966         return X86EMUL_CONTINUE;
2967 }
2968
2969 static int em_mov(struct x86_emulate_ctxt *ctxt)
2970 {
2971         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
2972         return X86EMUL_CONTINUE;
2973 }
2974
2975 #define FFL(x) bit(X86_FEATURE_##x)
2976
2977 static int em_movbe(struct x86_emulate_ctxt *ctxt)
2978 {
2979         u32 ebx, ecx, edx, eax = 1;
2980         u16 tmp;
2981
2982         /*
2983          * Check MOVBE is set in the guest-visible CPUID leaf.
2984          */
2985         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2986         if (!(ecx & FFL(MOVBE)))
2987                 return emulate_ud(ctxt);
2988
2989         switch (ctxt->op_bytes) {
2990         case 2:
2991                 /*
2992                  * From MOVBE definition: "...When the operand size is 16 bits,
2993                  * the upper word of the destination register remains unchanged
2994                  * ..."
2995                  *
2996                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
2997                  * rules so we have to do the operation almost per hand.
2998                  */
2999                 tmp = (u16)ctxt->src.val;
3000                 ctxt->dst.val &= ~0xffffUL;
3001                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3002                 break;
3003         case 4:
3004                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3005                 break;
3006         case 8:
3007                 ctxt->dst.val = swab64(ctxt->src.val);
3008                 break;
3009         default:
3010                 return X86EMUL_PROPAGATE_FAULT;
3011         }
3012         return X86EMUL_CONTINUE;
3013 }
3014
3015 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3016 {
3017         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3018                 return emulate_gp(ctxt, 0);
3019
3020         /* Disable writeback. */
3021         ctxt->dst.type = OP_NONE;
3022         return X86EMUL_CONTINUE;
3023 }
3024
3025 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3026 {
3027         unsigned long val;
3028
3029         if (ctxt->mode == X86EMUL_MODE_PROT64)
3030                 val = ctxt->src.val & ~0ULL;
3031         else
3032                 val = ctxt->src.val & ~0U;
3033
3034         /* #UD condition is already handled. */
3035         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3036                 return emulate_gp(ctxt, 0);
3037
3038         /* Disable writeback. */
3039         ctxt->dst.type = OP_NONE;
3040         return X86EMUL_CONTINUE;
3041 }
3042
3043 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3044 {
3045         u64 msr_data;
3046
3047         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3048                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3049         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3050                 return emulate_gp(ctxt, 0);
3051
3052         return X86EMUL_CONTINUE;
3053 }
3054
3055 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3056 {
3057         u64 msr_data;
3058
3059         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3060                 return emulate_gp(ctxt, 0);
3061
3062         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3063         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3064         return X86EMUL_CONTINUE;
3065 }
3066
3067 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3068 {
3069         if (ctxt->modrm_reg > VCPU_SREG_GS)
3070                 return emulate_ud(ctxt);
3071
3072         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3073         return X86EMUL_CONTINUE;
3074 }
3075
3076 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3077 {
3078         u16 sel = ctxt->src.val;
3079
3080         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3081                 return emulate_ud(ctxt);
3082
3083         if (ctxt->modrm_reg == VCPU_SREG_SS)
3084                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3085
3086         /* Disable writeback. */
3087         ctxt->dst.type = OP_NONE;
3088         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3089 }
3090
3091 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3092 {
3093         u16 sel = ctxt->src.val;
3094
3095         /* Disable writeback. */
3096         ctxt->dst.type = OP_NONE;
3097         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3098 }
3099
3100 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3101 {
3102         u16 sel = ctxt->src.val;
3103
3104         /* Disable writeback. */
3105         ctxt->dst.type = OP_NONE;
3106         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3107 }
3108
3109 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3110 {
3111         int rc;
3112         ulong linear;
3113
3114         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3115         if (rc == X86EMUL_CONTINUE)
3116                 ctxt->ops->invlpg(ctxt, linear);
3117         /* Disable writeback. */
3118         ctxt->dst.type = OP_NONE;
3119         return X86EMUL_CONTINUE;
3120 }
3121
3122 static int em_clts(struct x86_emulate_ctxt *ctxt)
3123 {
3124         ulong cr0;
3125
3126         cr0 = ctxt->ops->get_cr(ctxt, 0);
3127         cr0 &= ~X86_CR0_TS;
3128         ctxt->ops->set_cr(ctxt, 0, cr0);
3129         return X86EMUL_CONTINUE;
3130 }
3131
3132 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3133 {
3134         int rc;
3135
3136         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3137                 return X86EMUL_UNHANDLEABLE;
3138
3139         rc = ctxt->ops->fix_hypercall(ctxt);
3140         if (rc != X86EMUL_CONTINUE)
3141                 return rc;
3142
3143         /* Let the processor re-execute the fixed hypercall */
3144         ctxt->_eip = ctxt->eip;
3145         /* Disable writeback. */
3146         ctxt->dst.type = OP_NONE;
3147         return X86EMUL_CONTINUE;
3148 }
3149
3150 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3151                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3152                                               struct desc_ptr *ptr))
3153 {
3154         struct desc_ptr desc_ptr;
3155
3156         if (ctxt->mode == X86EMUL_MODE_PROT64)
3157                 ctxt->op_bytes = 8;
3158         get(ctxt, &desc_ptr);
3159         if (ctxt->op_bytes == 2) {
3160                 ctxt->op_bytes = 4;
3161                 desc_ptr.address &= 0x00ffffff;
3162         }
3163         /* Disable writeback. */
3164         ctxt->dst.type = OP_NONE;
3165         return segmented_write(ctxt, ctxt->dst.addr.mem,
3166                                &desc_ptr, 2 + ctxt->op_bytes);
3167 }
3168
3169 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3170 {
3171         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3172 }
3173
3174 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3175 {
3176         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3177 }
3178
3179 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3180 {
3181         struct desc_ptr desc_ptr;
3182         int rc;
3183
3184         if (ctxt->mode == X86EMUL_MODE_PROT64)
3185                 ctxt->op_bytes = 8;
3186         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3187                              &desc_ptr.size, &desc_ptr.address,
3188                              ctxt->op_bytes);
3189         if (rc != X86EMUL_CONTINUE)
3190                 return rc;
3191         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3192         /* Disable writeback. */
3193         ctxt->dst.type = OP_NONE;
3194         return X86EMUL_CONTINUE;
3195 }
3196
3197 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3198 {
3199         int rc;
3200
3201         rc = ctxt->ops->fix_hypercall(ctxt);
3202
3203         /* Disable writeback. */
3204         ctxt->dst.type = OP_NONE;
3205         return rc;
3206 }
3207
3208 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3209 {
3210         struct desc_ptr desc_ptr;
3211         int rc;
3212
3213         if (ctxt->mode == X86EMUL_MODE_PROT64)
3214                 ctxt->op_bytes = 8;
3215         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3216                              &desc_ptr.size, &desc_ptr.address,
3217                              ctxt->op_bytes);
3218         if (rc != X86EMUL_CONTINUE)
3219                 return rc;
3220         ctxt->ops->set_idt(ctxt, &desc_ptr);
3221         /* Disable writeback. */
3222         ctxt->dst.type = OP_NONE;
3223         return X86EMUL_CONTINUE;
3224 }
3225
3226 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3227 {
3228         if (ctxt->dst.type == OP_MEM)
3229                 ctxt->dst.bytes = 2;
3230         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3231         return X86EMUL_CONTINUE;
3232 }
3233
3234 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3235 {
3236         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3237                           | (ctxt->src.val & 0x0f));
3238         ctxt->dst.type = OP_NONE;
3239         return X86EMUL_CONTINUE;
3240 }
3241
3242 static int em_loop(struct x86_emulate_ctxt *ctxt)
3243 {
3244         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3245         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3246             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3247                 jmp_rel(ctxt, ctxt->src.val);
3248
3249         return X86EMUL_CONTINUE;
3250 }
3251
3252 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3253 {
3254         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3255                 jmp_rel(ctxt, ctxt->src.val);
3256
3257         return X86EMUL_CONTINUE;
3258 }
3259
3260 static int em_in(struct x86_emulate_ctxt *ctxt)
3261 {
3262         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3263                              &ctxt->dst.val))
3264                 return X86EMUL_IO_NEEDED;
3265
3266         return X86EMUL_CONTINUE;
3267 }
3268
3269 static int em_out(struct x86_emulate_ctxt *ctxt)
3270 {
3271         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3272                                     &ctxt->src.val, 1);
3273         /* Disable writeback. */
3274         ctxt->dst.type = OP_NONE;
3275         return X86EMUL_CONTINUE;
3276 }
3277
3278 static int em_cli(struct x86_emulate_ctxt *ctxt)
3279 {
3280         if (emulator_bad_iopl(ctxt))
3281                 return emulate_gp(ctxt, 0);
3282
3283         ctxt->eflags &= ~X86_EFLAGS_IF;
3284         return X86EMUL_CONTINUE;
3285 }
3286
3287 static int em_sti(struct x86_emulate_ctxt *ctxt)
3288 {
3289         if (emulator_bad_iopl(ctxt))
3290                 return emulate_gp(ctxt, 0);
3291
3292         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3293         ctxt->eflags |= X86_EFLAGS_IF;
3294         return X86EMUL_CONTINUE;
3295 }
3296
3297 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3298 {
3299         u32 eax, ebx, ecx, edx;
3300
3301         eax = reg_read(ctxt, VCPU_REGS_RAX);
3302         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3303         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3304         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3305         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3306         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3307         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3308         return X86EMUL_CONTINUE;
3309 }
3310
3311 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3312 {
3313         u32 flags;
3314
3315         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3316         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3317
3318         ctxt->eflags &= ~0xffUL;
3319         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3320         return X86EMUL_CONTINUE;
3321 }
3322
3323 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3324 {
3325         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3326         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3327         return X86EMUL_CONTINUE;
3328 }
3329
3330 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3331 {
3332         switch (ctxt->op_bytes) {
3333 #ifdef CONFIG_X86_64
3334         case 8:
3335                 asm("bswap %0" : "+r"(ctxt->dst.val));
3336                 break;
3337 #endif
3338         default:
3339                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3340                 break;
3341         }
3342         return X86EMUL_CONTINUE;
3343 }
3344
3345 static bool valid_cr(int nr)
3346 {
3347         switch (nr) {
3348         case 0:
3349         case 2 ... 4:
3350         case 8:
3351                 return true;
3352         default:
3353                 return false;
3354         }
3355 }
3356
3357 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3358 {
3359         if (!valid_cr(ctxt->modrm_reg))
3360                 return emulate_ud(ctxt);
3361
3362         return X86EMUL_CONTINUE;
3363 }
3364
3365 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3366 {
3367         u64 new_val = ctxt->src.val64;
3368         int cr = ctxt->modrm_reg;
3369         u64 efer = 0;
3370
3371         static u64 cr_reserved_bits[] = {
3372                 0xffffffff00000000ULL,
3373                 0, 0, 0, /* CR3 checked later */
3374                 CR4_RESERVED_BITS,
3375                 0, 0, 0,
3376                 CR8_RESERVED_BITS,
3377         };
3378
3379         if (!valid_cr(cr))
3380                 return emulate_ud(ctxt);
3381
3382         if (new_val & cr_reserved_bits[cr])
3383                 return emulate_gp(ctxt, 0);
3384
3385         switch (cr) {
3386         case 0: {
3387                 u64 cr4;
3388                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3389                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3390                         return emulate_gp(ctxt, 0);
3391
3392                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3393                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3394
3395                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3396                     !(cr4 & X86_CR4_PAE))
3397                         return emulate_gp(ctxt, 0);
3398
3399                 break;
3400                 }
3401         case 3: {
3402                 u64 rsvd = 0;
3403
3404                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3405                 if (efer & EFER_LMA)
3406                         rsvd = CR3_L_MODE_RESERVED_BITS;
3407
3408                 if (new_val & rsvd)
3409                         return emulate_gp(ctxt, 0);
3410
3411                 break;
3412                 }
3413         case 4: {
3414                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3415
3416                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3417                         return emulate_gp(ctxt, 0);
3418
3419                 break;
3420                 }
3421         }
3422
3423         return X86EMUL_CONTINUE;
3424 }
3425
3426 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3427 {
3428         unsigned long dr7;
3429
3430         ctxt->ops->get_dr(ctxt, 7, &dr7);
3431
3432         /* Check if DR7.Global_Enable is set */
3433         return dr7 & (1 << 13);
3434 }
3435
3436 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3437 {
3438         int dr = ctxt->modrm_reg;
3439         u64 cr4;
3440
3441         if (dr > 7)
3442                 return emulate_ud(ctxt);
3443
3444         cr4 = ctxt->ops->get_cr(ctxt, 4);
3445         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3446                 return emulate_ud(ctxt);
3447
3448         if (check_dr7_gd(ctxt))
3449                 return emulate_db(ctxt);
3450
3451         return X86EMUL_CONTINUE;
3452 }
3453
3454 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3455 {
3456         u64 new_val = ctxt->src.val64;
3457         int dr = ctxt->modrm_reg;
3458
3459         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3460                 return emulate_gp(ctxt, 0);
3461
3462         return check_dr_read(ctxt);
3463 }
3464
3465 static int check_svme(struct x86_emulate_ctxt *ctxt)
3466 {
3467         u64 efer;
3468
3469         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3470
3471         if (!(efer & EFER_SVME))
3472                 return emulate_ud(ctxt);
3473
3474         return X86EMUL_CONTINUE;
3475 }
3476
3477 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3478 {
3479         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3480
3481         /* Valid physical address? */
3482         if (rax & 0xffff000000000000ULL)
3483                 return emulate_gp(ctxt, 0);
3484
3485         return check_svme(ctxt);
3486 }
3487
3488 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3489 {
3490         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3491
3492         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3493                 return emulate_ud(ctxt);
3494
3495         return X86EMUL_CONTINUE;
3496 }
3497
3498 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3499 {
3500         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3501         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3502
3503         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3504             ctxt->ops->check_pmc(ctxt, rcx))
3505                 return emulate_gp(ctxt, 0);
3506
3507         return X86EMUL_CONTINUE;
3508 }
3509
3510 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3511 {
3512         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3513         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3514                 return emulate_gp(ctxt, 0);
3515
3516         return X86EMUL_CONTINUE;
3517 }
3518
3519 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3520 {
3521         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3522         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3523                 return emulate_gp(ctxt, 0);
3524
3525         return X86EMUL_CONTINUE;
3526 }
3527
3528 #define D(_y) { .flags = (_y) }
3529 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3530 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3531                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3532 #define N    D(NotImpl)
3533 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3534 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3535 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3536 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3537 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3538 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3539 #define II(_f, _e, _i) \
3540         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3541 #define IIP(_f, _e, _i, _p) \
3542         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3543           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3544 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3545
3546 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3547 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3548 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3549 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3550 #define I2bvIP(_f, _e, _i, _p) \
3551         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3552
3553 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3554                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3555                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3556
3557 static const struct opcode group7_rm1[] = {
3558         DI(SrcNone | Priv, monitor),
3559         DI(SrcNone | Priv, mwait),
3560         N, N, N, N, N, N,
3561 };
3562
3563 static const struct opcode group7_rm3[] = {
3564         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3565         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3566         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3567         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3568         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3569         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3570         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3571         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3572 };
3573
3574 static const struct opcode group7_rm7[] = {
3575         N,
3576         DIP(SrcNone, rdtscp, check_rdtsc),
3577         N, N, N, N, N, N,
3578 };
3579
3580 static const struct opcode group1[] = {
3581         F(Lock, em_add),
3582         F(Lock | PageTable, em_or),
3583         F(Lock, em_adc),
3584         F(Lock, em_sbb),
3585         F(Lock | PageTable, em_and),
3586         F(Lock, em_sub),
3587         F(Lock, em_xor),
3588         F(NoWrite, em_cmp),
3589 };
3590
3591 static const struct opcode group1A[] = {
3592         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3593 };
3594
3595 static const struct opcode group2[] = {
3596         F(DstMem | ModRM, em_rol),
3597         F(DstMem | ModRM, em_ror),
3598         F(DstMem | ModRM, em_rcl),
3599         F(DstMem | ModRM, em_rcr),
3600         F(DstMem | ModRM, em_shl),
3601         F(DstMem | ModRM, em_shr),
3602         F(DstMem | ModRM, em_shl),
3603         F(DstMem | ModRM, em_sar),
3604 };
3605
3606 static const struct opcode group3[] = {
3607         F(DstMem | SrcImm | NoWrite, em_test),
3608         F(DstMem | SrcImm | NoWrite, em_test),
3609         F(DstMem | SrcNone | Lock, em_not),
3610         F(DstMem | SrcNone | Lock, em_neg),
3611         F(DstXacc | Src2Mem, em_mul_ex),
3612         F(DstXacc | Src2Mem, em_imul_ex),
3613         F(DstXacc | Src2Mem, em_div_ex),
3614         F(DstXacc | Src2Mem, em_idiv_ex),
3615 };
3616
3617 static const struct opcode group4[] = {
3618         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3619         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3620         N, N, N, N, N, N,
3621 };
3622
3623 static const struct opcode group5[] = {
3624         F(DstMem | SrcNone | Lock,              em_inc),
3625         F(DstMem | SrcNone | Lock,              em_dec),
3626         I(SrcMem | Stack,                       em_grp45),
3627         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3628         I(SrcMem | Stack,                       em_grp45),
3629         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3630         I(SrcMem | Stack,                       em_grp45), D(Undefined),
3631 };
3632
3633 static const struct opcode group6[] = {
3634         DI(Prot,        sldt),
3635         DI(Prot,        str),
3636         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3637         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3638         N, N, N, N,
3639 };
3640
3641 static const struct group_dual group7 = { {
3642         II(Mov | DstMem,                        em_sgdt, sgdt),
3643         II(Mov | DstMem,                        em_sidt, sidt),
3644         II(SrcMem | Priv,                       em_lgdt, lgdt),
3645         II(SrcMem | Priv,                       em_lidt, lidt),
3646         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3647         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3648         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3649 }, {
3650         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3651         EXT(0, group7_rm1),
3652         N, EXT(0, group7_rm3),
3653         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3654         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3655         EXT(0, group7_rm7),
3656 } };
3657
3658 static const struct opcode group8[] = {
3659         N, N, N, N,
3660         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3661         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3662         F(DstMem | SrcImmByte | Lock,                   em_btr),
3663         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3664 };
3665
3666 static const struct group_dual group9 = { {
3667         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3668 }, {
3669         N, N, N, N, N, N, N, N,
3670 } };
3671
3672 static const struct opcode group11[] = {
3673         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3674         X7(D(Undefined)),
3675 };
3676
3677 static const struct gprefix pfx_0f_6f_0f_7f = {
3678         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3679 };
3680
3681 static const struct gprefix pfx_vmovntpx = {
3682         I(0, em_mov), N, N, N,
3683 };
3684
3685 static const struct gprefix pfx_0f_28_0f_29 = {
3686         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3687 };
3688
3689 static const struct escape escape_d9 = { {
3690         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3691 }, {
3692         /* 0xC0 - 0xC7 */
3693         N, N, N, N, N, N, N, N,
3694         /* 0xC8 - 0xCF */
3695         N, N, N, N, N, N, N, N,
3696         /* 0xD0 - 0xC7 */
3697         N, N, N, N, N, N, N, N,
3698         /* 0xD8 - 0xDF */
3699         N, N, N, N, N, N, N, N,
3700         /* 0xE0 - 0xE7 */
3701         N, N, N, N, N, N, N, N,
3702         /* 0xE8 - 0xEF */
3703         N, N, N, N, N, N, N, N,
3704         /* 0xF0 - 0xF7 */
3705         N, N, N, N, N, N, N, N,
3706         /* 0xF8 - 0xFF */
3707         N, N, N, N, N, N, N, N,
3708 } };
3709
3710 static const struct escape escape_db = { {
3711         N, N, N, N, N, N, N, N,
3712 }, {
3713         /* 0xC0 - 0xC7 */
3714         N, N, N, N, N, N, N, N,
3715         /* 0xC8 - 0xCF */
3716         N, N, N, N, N, N, N, N,
3717         /* 0xD0 - 0xC7 */
3718         N, N, N, N, N, N, N, N,
3719         /* 0xD8 - 0xDF */
3720         N, N, N, N, N, N, N, N,
3721         /* 0xE0 - 0xE7 */
3722         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3723         /* 0xE8 - 0xEF */
3724         N, N, N, N, N, N, N, N,
3725         /* 0xF0 - 0xF7 */
3726         N, N, N, N, N, N, N, N,
3727         /* 0xF8 - 0xFF */
3728         N, N, N, N, N, N, N, N,
3729 } };
3730
3731 static const struct escape escape_dd = { {
3732         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3733 }, {
3734         /* 0xC0 - 0xC7 */
3735         N, N, N, N, N, N, N, N,
3736         /* 0xC8 - 0xCF */
3737         N, N, N, N, N, N, N, N,
3738         /* 0xD0 - 0xC7 */
3739         N, N, N, N, N, N, N, N,
3740         /* 0xD8 - 0xDF */
3741         N, N, N, N, N, N, N, N,
3742         /* 0xE0 - 0xE7 */
3743         N, N, N, N, N, N, N, N,
3744         /* 0xE8 - 0xEF */
3745         N, N, N, N, N, N, N, N,
3746         /* 0xF0 - 0xF7 */
3747         N, N, N, N, N, N, N, N,
3748         /* 0xF8 - 0xFF */
3749         N, N, N, N, N, N, N, N,
3750 } };
3751
3752 static const struct opcode opcode_table[256] = {
3753         /* 0x00 - 0x07 */
3754         F6ALU(Lock, em_add),
3755         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3756         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3757         /* 0x08 - 0x0F */
3758         F6ALU(Lock | PageTable, em_or),
3759         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3760         N,
3761         /* 0x10 - 0x17 */
3762         F6ALU(Lock, em_adc),
3763         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3764         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3765         /* 0x18 - 0x1F */
3766         F6ALU(Lock, em_sbb),
3767         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3768         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3769         /* 0x20 - 0x27 */
3770         F6ALU(Lock | PageTable, em_and), N, N,
3771         /* 0x28 - 0x2F */
3772         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3773         /* 0x30 - 0x37 */
3774         F6ALU(Lock, em_xor), N, N,
3775         /* 0x38 - 0x3F */
3776         F6ALU(NoWrite, em_cmp), N, N,
3777         /* 0x40 - 0x4F */
3778         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3779         /* 0x50 - 0x57 */
3780         X8(I(SrcReg | Stack, em_push)),
3781         /* 0x58 - 0x5F */
3782         X8(I(DstReg | Stack, em_pop)),
3783         /* 0x60 - 0x67 */
3784         I(ImplicitOps | Stack | No64, em_pusha),
3785         I(ImplicitOps | Stack | No64, em_popa),
3786         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3787         N, N, N, N,
3788         /* 0x68 - 0x6F */
3789         I(SrcImm | Mov | Stack, em_push),
3790         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3791         I(SrcImmByte | Mov | Stack, em_push),
3792         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3793         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3794         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3795         /* 0x70 - 0x7F */
3796         X16(D(SrcImmByte)),
3797         /* 0x80 - 0x87 */
3798         G(ByteOp | DstMem | SrcImm, group1),
3799         G(DstMem | SrcImm, group1),
3800         G(ByteOp | DstMem | SrcImm | No64, group1),
3801         G(DstMem | SrcImmByte, group1),
3802         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3803         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3804         /* 0x88 - 0x8F */
3805         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3806         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3807         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3808         D(ModRM | SrcMem | NoAccess | DstReg),
3809         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3810         G(0, group1A),
3811         /* 0x90 - 0x97 */
3812         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3813         /* 0x98 - 0x9F */
3814         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3815         I(SrcImmFAddr | No64, em_call_far), N,
3816         II(ImplicitOps | Stack, em_pushf, pushf),
3817         II(ImplicitOps | Stack, em_popf, popf),
3818         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3819         /* 0xA0 - 0xA7 */
3820         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3821         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3822         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3823         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3824         /* 0xA8 - 0xAF */
3825         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3826         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3827         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3828         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3829         /* 0xB0 - 0xB7 */
3830         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3831         /* 0xB8 - 0xBF */
3832         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3833         /* 0xC0 - 0xC7 */
3834         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
3835         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3836         I(ImplicitOps | Stack, em_ret),
3837         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3838         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3839         G(ByteOp, group11), G(0, group11),
3840         /* 0xC8 - 0xCF */
3841         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3842         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
3843         I(ImplicitOps | Stack, em_ret_far),
3844         D(ImplicitOps), DI(SrcImmByte, intn),
3845         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3846         /* 0xD0 - 0xD7 */
3847         G(Src2One | ByteOp, group2), G(Src2One, group2),
3848         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
3849         I(DstAcc | SrcImmUByte | No64, em_aam),
3850         I(DstAcc | SrcImmUByte | No64, em_aad),
3851         F(DstAcc | ByteOp | No64, em_salc),
3852         I(DstAcc | SrcXLat | ByteOp, em_mov),
3853         /* 0xD8 - 0xDF */
3854         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3855         /* 0xE0 - 0xE7 */
3856         X3(I(SrcImmByte, em_loop)),
3857         I(SrcImmByte, em_jcxz),
3858         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3859         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3860         /* 0xE8 - 0xEF */
3861         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3862         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3863         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3864         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3865         /* 0xF0 - 0xF7 */
3866         N, DI(ImplicitOps, icebp), N, N,
3867         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3868         G(ByteOp, group3), G(0, group3),
3869         /* 0xF8 - 0xFF */
3870         D(ImplicitOps), D(ImplicitOps),
3871         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3872         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3873 };
3874
3875 static const struct opcode twobyte_table[256] = {
3876         /* 0x00 - 0x0F */
3877         G(0, group6), GD(0, &group7), N, N,
3878         N, I(ImplicitOps | EmulateOnUD, em_syscall),
3879         II(ImplicitOps | Priv, em_clts, clts), N,
3880         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3881         N, D(ImplicitOps | ModRM), N, N,
3882         /* 0x10 - 0x1F */
3883         N, N, N, N, N, N, N, N,
3884         D(ImplicitOps | ModRM), N, N, N, N, N, N, D(ImplicitOps | ModRM),
3885         /* 0x20 - 0x2F */
3886         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
3887         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
3888         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
3889                                                 check_cr_write),
3890         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
3891                                                 check_dr_write),
3892         N, N, N, N,
3893         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
3894         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
3895         N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3896         N, N, N, N,
3897         /* 0x30 - 0x3F */
3898         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3899         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3900         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3901         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3902         I(ImplicitOps | EmulateOnUD, em_sysenter),
3903         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
3904         N, N,
3905         N, N, N, N, N, N, N, N,
3906         /* 0x40 - 0x4F */
3907         X16(D(DstReg | SrcMem | ModRM)),
3908         /* 0x50 - 0x5F */
3909         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3910         /* 0x60 - 0x6F */
3911         N, N, N, N,
3912         N, N, N, N,
3913         N, N, N, N,
3914         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3915         /* 0x70 - 0x7F */
3916         N, N, N, N,
3917         N, N, N, N,
3918         N, N, N, N,
3919         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3920         /* 0x80 - 0x8F */
3921         X16(D(SrcImm)),
3922         /* 0x90 - 0x9F */
3923         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3924         /* 0xA0 - 0xA7 */
3925         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3926         II(ImplicitOps, em_cpuid, cpuid),
3927         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
3928         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
3929         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
3930         /* 0xA8 - 0xAF */
3931         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3932         DI(ImplicitOps, rsm),
3933         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3934         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
3935         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
3936         D(ModRM), F(DstReg | SrcMem | ModRM, em_imul),
3937         /* 0xB0 - 0xB7 */
3938         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3939         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3940         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3941         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3942         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3943         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3944         /* 0xB8 - 0xBF */
3945         N, N,
3946         G(BitOp, group8),
3947         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3948         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
3949         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3950         /* 0xC0 - 0xC7 */
3951         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
3952         N, D(DstMem | SrcReg | ModRM | Mov),
3953         N, N, N, GD(0, &group9),
3954         /* 0xC8 - 0xCF */
3955         X8(I(DstReg, em_bswap)),
3956         /* 0xD0 - 0xDF */
3957         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3958         /* 0xE0 - 0xEF */
3959         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3960         /* 0xF0 - 0xFF */
3961         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3962 };
3963
3964 static const struct gprefix three_byte_0f_38_f0 = {
3965         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
3966 };
3967
3968 static const struct gprefix three_byte_0f_38_f1 = {
3969         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
3970 };
3971
3972 /*
3973  * Insns below are selected by the prefix which indexed by the third opcode
3974  * byte.
3975  */
3976 static const struct opcode opcode_map_0f_38[256] = {
3977         /* 0x00 - 0x7f */
3978         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3979         /* 0x80 - 0xef */
3980         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
3981         /* 0xf0 - 0xf1 */
3982         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
3983         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
3984         /* 0xf2 - 0xff */
3985         N, N, X4(N), X8(N)
3986 };
3987
3988 #undef D
3989 #undef N
3990 #undef G
3991 #undef GD
3992 #undef I
3993 #undef GP
3994 #undef EXT
3995
3996 #undef D2bv
3997 #undef D2bvIP
3998 #undef I2bv
3999 #undef I2bvIP
4000 #undef I6ALU
4001
4002 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4003 {
4004         unsigned size;
4005
4006         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4007         if (size == 8)
4008                 size = 4;
4009         return size;
4010 }
4011
4012 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4013                       unsigned size, bool sign_extension)
4014 {
4015         int rc = X86EMUL_CONTINUE;
4016
4017         op->type = OP_IMM;
4018         op->bytes = size;
4019         op->addr.mem.ea = ctxt->_eip;
4020         /* NB. Immediates are sign-extended as necessary. */
4021         switch (op->bytes) {
4022         case 1:
4023                 op->val = insn_fetch(s8, ctxt);
4024                 break;
4025         case 2:
4026                 op->val = insn_fetch(s16, ctxt);
4027                 break;
4028         case 4:
4029                 op->val = insn_fetch(s32, ctxt);
4030                 break;
4031         case 8:
4032                 op->val = insn_fetch(s64, ctxt);
4033                 break;
4034         }
4035         if (!sign_extension) {
4036                 switch (op->bytes) {
4037                 case 1:
4038                         op->val &= 0xff;
4039                         break;
4040                 case 2:
4041                         op->val &= 0xffff;
4042                         break;
4043                 case 4:
4044                         op->val &= 0xffffffff;
4045                         break;
4046                 }
4047         }
4048 done:
4049         return rc;
4050 }
4051
4052 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4053                           unsigned d)
4054 {
4055         int rc = X86EMUL_CONTINUE;
4056
4057         switch (d) {
4058         case OpReg:
4059                 decode_register_operand(ctxt, op);
4060                 break;
4061         case OpImmUByte:
4062                 rc = decode_imm(ctxt, op, 1, false);
4063                 break;
4064         case OpMem:
4065                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4066         mem_common:
4067                 *op = ctxt->memop;
4068                 ctxt->memopp = op;
4069                 if (ctxt->d & BitOp)
4070                         fetch_bit_operand(ctxt);
4071                 op->orig_val = op->val;
4072                 break;
4073         case OpMem64:
4074                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4075                 goto mem_common;
4076         case OpAcc:
4077                 op->type = OP_REG;
4078                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4079                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4080                 fetch_register_operand(op);
4081                 op->orig_val = op->val;
4082                 break;
4083         case OpAccLo:
4084                 op->type = OP_REG;
4085                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4086                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4087                 fetch_register_operand(op);
4088                 op->orig_val = op->val;
4089                 break;
4090         case OpAccHi:
4091                 if (ctxt->d & ByteOp) {
4092                         op->type = OP_NONE;
4093                         break;
4094                 }
4095                 op->type = OP_REG;
4096                 op->bytes = ctxt->op_bytes;
4097                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4098                 fetch_register_operand(op);
4099                 op->orig_val = op->val;
4100                 break;
4101         case OpDI:
4102                 op->type = OP_MEM;
4103                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4104                 op->addr.mem.ea =
4105                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4106                 op->addr.mem.seg = VCPU_SREG_ES;
4107                 op->val = 0;
4108                 op->count = 1;
4109                 break;
4110         case OpDX:
4111                 op->type = OP_REG;
4112                 op->bytes = 2;
4113                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4114                 fetch_register_operand(op);
4115                 break;
4116         case OpCL:
4117                 op->bytes = 1;
4118                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4119                 break;
4120         case OpImmByte:
4121                 rc = decode_imm(ctxt, op, 1, true);
4122                 break;
4123         case OpOne:
4124                 op->bytes = 1;
4125                 op->val = 1;
4126                 break;
4127         case OpImm:
4128                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4129                 break;
4130         case OpImm64:
4131                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4132                 break;
4133         case OpMem8:
4134                 ctxt->memop.bytes = 1;
4135                 if (ctxt->memop.type == OP_REG) {
4136                         ctxt->memop.addr.reg = decode_register(ctxt,
4137                                         ctxt->modrm_rm, true);
4138                         fetch_register_operand(&ctxt->memop);
4139                 }
4140                 goto mem_common;
4141         case OpMem16:
4142                 ctxt->memop.bytes = 2;
4143                 goto mem_common;
4144         case OpMem32:
4145                 ctxt->memop.bytes = 4;
4146                 goto mem_common;
4147         case OpImmU16:
4148                 rc = decode_imm(ctxt, op, 2, false);
4149                 break;
4150         case OpImmU:
4151                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4152                 break;
4153         case OpSI:
4154                 op->type = OP_MEM;
4155                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4156                 op->addr.mem.ea =
4157                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4158                 op->addr.mem.seg = ctxt->seg_override;
4159                 op->val = 0;
4160                 op->count = 1;
4161                 break;
4162         case OpXLat:
4163                 op->type = OP_MEM;
4164                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4165                 op->addr.mem.ea =
4166                         register_address(ctxt,
4167                                 reg_read(ctxt, VCPU_REGS_RBX) +
4168                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4169                 op->addr.mem.seg = ctxt->seg_override;
4170                 op->val = 0;
4171                 break;
4172         case OpImmFAddr:
4173                 op->type = OP_IMM;
4174                 op->addr.mem.ea = ctxt->_eip;
4175                 op->bytes = ctxt->op_bytes + 2;
4176                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4177                 break;
4178         case OpMemFAddr:
4179                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4180                 goto mem_common;
4181         case OpES:
4182                 op->val = VCPU_SREG_ES;
4183                 break;
4184         case OpCS:
4185                 op->val = VCPU_SREG_CS;
4186                 break;
4187         case OpSS:
4188                 op->val = VCPU_SREG_SS;
4189                 break;
4190         case OpDS:
4191                 op->val = VCPU_SREG_DS;
4192                 break;
4193         case OpFS:
4194                 op->val = VCPU_SREG_FS;
4195                 break;
4196         case OpGS:
4197                 op->val = VCPU_SREG_GS;
4198                 break;
4199         case OpImplicit:
4200                 /* Special instructions do their own operand decoding. */
4201         default:
4202                 op->type = OP_NONE; /* Disable writeback. */
4203                 break;
4204         }
4205
4206 done:
4207         return rc;
4208 }
4209
4210 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4211 {
4212         int rc = X86EMUL_CONTINUE;
4213         int mode = ctxt->mode;
4214         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4215         bool op_prefix = false;
4216         bool has_seg_override = false;
4217         struct opcode opcode;
4218
4219         ctxt->memop.type = OP_NONE;
4220         ctxt->memopp = NULL;
4221         ctxt->_eip = ctxt->eip;
4222         ctxt->fetch.start = ctxt->_eip;
4223         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4224         ctxt->opcode_len = 1;
4225         if (insn_len > 0)
4226                 memcpy(ctxt->fetch.data, insn, insn_len);
4227
4228         switch (mode) {
4229         case X86EMUL_MODE_REAL:
4230         case X86EMUL_MODE_VM86:
4231         case X86EMUL_MODE_PROT16:
4232                 def_op_bytes = def_ad_bytes = 2;
4233                 break;
4234         case X86EMUL_MODE_PROT32:
4235                 def_op_bytes = def_ad_bytes = 4;
4236                 break;
4237 #ifdef CONFIG_X86_64
4238         case X86EMUL_MODE_PROT64:
4239                 def_op_bytes = 4;
4240                 def_ad_bytes = 8;
4241                 break;
4242 #endif
4243         default:
4244                 return EMULATION_FAILED;
4245         }
4246
4247         ctxt->op_bytes = def_op_bytes;
4248         ctxt->ad_bytes = def_ad_bytes;
4249
4250         /* Legacy prefixes. */
4251         for (;;) {
4252                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4253                 case 0x66:      /* operand-size override */
4254                         op_prefix = true;
4255                         /* switch between 2/4 bytes */
4256                         ctxt->op_bytes = def_op_bytes ^ 6;
4257                         break;
4258                 case 0x67:      /* address-size override */
4259                         if (mode == X86EMUL_MODE_PROT64)
4260                                 /* switch between 4/8 bytes */
4261                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4262                         else
4263                                 /* switch between 2/4 bytes */
4264                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4265                         break;
4266                 case 0x26:      /* ES override */
4267                 case 0x2e:      /* CS override */
4268                 case 0x36:      /* SS override */
4269                 case 0x3e:      /* DS override */
4270                         has_seg_override = true;
4271                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4272                         break;
4273                 case 0x64:      /* FS override */
4274                 case 0x65:      /* GS override */
4275                         has_seg_override = true;
4276                         ctxt->seg_override = ctxt->b & 7;
4277                         break;
4278                 case 0x40 ... 0x4f: /* REX */
4279                         if (mode != X86EMUL_MODE_PROT64)
4280                                 goto done_prefixes;
4281                         ctxt->rex_prefix = ctxt->b;
4282                         continue;
4283                 case 0xf0:      /* LOCK */
4284                         ctxt->lock_prefix = 1;
4285                         break;
4286                 case 0xf2:      /* REPNE/REPNZ */
4287                 case 0xf3:      /* REP/REPE/REPZ */
4288                         ctxt->rep_prefix = ctxt->b;
4289                         break;
4290                 default:
4291                         goto done_prefixes;
4292                 }
4293
4294                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4295
4296                 ctxt->rex_prefix = 0;
4297         }
4298
4299 done_prefixes:
4300
4301         /* REX prefix. */
4302         if (ctxt->rex_prefix & 8)
4303                 ctxt->op_bytes = 8;     /* REX.W */
4304
4305         /* Opcode byte(s). */
4306         opcode = opcode_table[ctxt->b];
4307         /* Two-byte opcode? */
4308         if (ctxt->b == 0x0f) {
4309                 ctxt->opcode_len = 2;
4310                 ctxt->b = insn_fetch(u8, ctxt);
4311                 opcode = twobyte_table[ctxt->b];
4312
4313                 /* 0F_38 opcode map */
4314                 if (ctxt->b == 0x38) {
4315                         ctxt->opcode_len = 3;
4316                         ctxt->b = insn_fetch(u8, ctxt);
4317                         opcode = opcode_map_0f_38[ctxt->b];
4318                 }
4319         }
4320         ctxt->d = opcode.flags;
4321
4322         if (ctxt->d & ModRM)
4323                 ctxt->modrm = insn_fetch(u8, ctxt);
4324
4325         /* vex-prefix instructions are not implemented */
4326         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4327             (mode == X86EMUL_MODE_PROT64 ||
4328             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4329                 ctxt->d = NotImpl;
4330         }
4331
4332         while (ctxt->d & GroupMask) {
4333                 switch (ctxt->d & GroupMask) {
4334                 case Group:
4335                         goffset = (ctxt->modrm >> 3) & 7;
4336                         opcode = opcode.u.group[goffset];
4337                         break;
4338                 case GroupDual:
4339                         goffset = (ctxt->modrm >> 3) & 7;
4340                         if ((ctxt->modrm >> 6) == 3)
4341                                 opcode = opcode.u.gdual->mod3[goffset];
4342                         else
4343                                 opcode = opcode.u.gdual->mod012[goffset];
4344                         break;
4345                 case RMExt:
4346                         goffset = ctxt->modrm & 7;
4347                         opcode = opcode.u.group[goffset];
4348                         break;
4349                 case Prefix:
4350                         if (ctxt->rep_prefix && op_prefix)
4351                                 return EMULATION_FAILED;
4352                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4353                         switch (simd_prefix) {
4354                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4355                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4356                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4357                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4358                         }
4359                         break;
4360                 case Escape:
4361                         if (ctxt->modrm > 0xbf)
4362                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4363                         else
4364                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4365                         break;
4366                 default:
4367                         return EMULATION_FAILED;
4368                 }
4369
4370                 ctxt->d &= ~(u64)GroupMask;
4371                 ctxt->d |= opcode.flags;
4372         }
4373
4374         /* Unrecognised? */
4375         if (ctxt->d == 0)
4376                 return EMULATION_FAILED;
4377
4378         ctxt->execute = opcode.u.execute;
4379
4380         if (unlikely(ctxt->d &
4381                      (NotImpl|EmulateOnUD|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm))) {
4382                 /*
4383                  * These are copied unconditionally here, and checked unconditionally
4384                  * in x86_emulate_insn.
4385                  */
4386                 ctxt->check_perm = opcode.check_perm;
4387                 ctxt->intercept = opcode.intercept;
4388
4389                 if (ctxt->d & NotImpl)
4390                         return EMULATION_FAILED;
4391
4392                 if (!(ctxt->d & EmulateOnUD) && ctxt->ud)
4393                         return EMULATION_FAILED;
4394
4395                 if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4396                         ctxt->op_bytes = 8;
4397
4398                 if (ctxt->d & Op3264) {
4399                         if (mode == X86EMUL_MODE_PROT64)
4400                                 ctxt->op_bytes = 8;
4401                         else
4402                                 ctxt->op_bytes = 4;
4403                 }
4404
4405                 if (ctxt->d & Sse)
4406                         ctxt->op_bytes = 16;
4407                 else if (ctxt->d & Mmx)
4408                         ctxt->op_bytes = 8;
4409         }
4410
4411         /* ModRM and SIB bytes. */
4412         if (ctxt->d & ModRM) {
4413                 rc = decode_modrm(ctxt, &ctxt->memop);
4414                 if (!has_seg_override) {
4415                         has_seg_override = true;
4416                         ctxt->seg_override = ctxt->modrm_seg;
4417                 }
4418         } else if (ctxt->d & MemAbs)
4419                 rc = decode_abs(ctxt, &ctxt->memop);
4420         if (rc != X86EMUL_CONTINUE)
4421                 goto done;
4422
4423         if (!has_seg_override)
4424                 ctxt->seg_override = VCPU_SREG_DS;
4425
4426         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4427
4428         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4429                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4430
4431         /*
4432          * Decode and fetch the source operand: register, memory
4433          * or immediate.
4434          */
4435         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4436         if (rc != X86EMUL_CONTINUE)
4437                 goto done;
4438
4439         /*
4440          * Decode and fetch the second source operand: register, memory
4441          * or immediate.
4442          */
4443         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4444         if (rc != X86EMUL_CONTINUE)
4445                 goto done;
4446
4447         /* Decode and fetch the destination operand: register or memory. */
4448         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4449
4450 done:
4451         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4452                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4453
4454         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4455 }
4456
4457 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4458 {
4459         return ctxt->d & PageTable;
4460 }
4461
4462 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4463 {
4464         /* The second termination condition only applies for REPE
4465          * and REPNE. Test if the repeat string operation prefix is
4466          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4467          * corresponding termination condition according to:
4468          *      - if REPE/REPZ and ZF = 0 then done
4469          *      - if REPNE/REPNZ and ZF = 1 then done
4470          */
4471         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4472              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4473             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4474                  ((ctxt->eflags & EFLG_ZF) == 0))
4475                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4476                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4477                 return true;
4478
4479         return false;
4480 }
4481
4482 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4483 {
4484         bool fault = false;
4485
4486         ctxt->ops->get_fpu(ctxt);
4487         asm volatile("1: fwait \n\t"
4488                      "2: \n\t"
4489                      ".pushsection .fixup,\"ax\" \n\t"
4490                      "3: \n\t"
4491                      "movb $1, %[fault] \n\t"
4492                      "jmp 2b \n\t"
4493                      ".popsection \n\t"
4494                      _ASM_EXTABLE(1b, 3b)
4495                      : [fault]"+qm"(fault));
4496         ctxt->ops->put_fpu(ctxt);
4497
4498         if (unlikely(fault))
4499                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4500
4501         return X86EMUL_CONTINUE;
4502 }
4503
4504 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4505                                        struct operand *op)
4506 {
4507         if (op->type == OP_MM)
4508                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4509 }
4510
4511 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4512 {
4513         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4514         if (!(ctxt->d & ByteOp))
4515                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4516         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4517             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4518               [fastop]"+S"(fop)
4519             : "c"(ctxt->src2.val));
4520         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4521         if (!fop) /* exception is returned in fop variable */
4522                 return emulate_de(ctxt);
4523         return X86EMUL_CONTINUE;
4524 }
4525
4526 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4527 {
4528         memset(&ctxt->rip_relative, 0,
4529                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4530
4531         ctxt->io_read.pos = 0;
4532         ctxt->io_read.end = 0;
4533         ctxt->mem_read.end = 0;
4534 }
4535
4536 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4537 {
4538         const struct x86_emulate_ops *ops = ctxt->ops;
4539         int rc = X86EMUL_CONTINUE;
4540         int saved_dst_type = ctxt->dst.type;
4541
4542         ctxt->mem_read.pos = 0;
4543
4544         /* LOCK prefix is allowed only with some instructions */
4545         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4546                 rc = emulate_ud(ctxt);
4547                 goto done;
4548         }
4549
4550         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4551                 rc = emulate_ud(ctxt);
4552                 goto done;
4553         }
4554
4555         if (unlikely(ctxt->d &
4556                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4557                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4558                                 (ctxt->d & Undefined)) {
4559                         rc = emulate_ud(ctxt);
4560                         goto done;
4561                 }
4562
4563                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4564                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4565                         rc = emulate_ud(ctxt);
4566                         goto done;
4567                 }
4568
4569                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4570                         rc = emulate_nm(ctxt);
4571                         goto done;
4572                 }
4573
4574                 if (ctxt->d & Mmx) {
4575                         rc = flush_pending_x87_faults(ctxt);
4576                         if (rc != X86EMUL_CONTINUE)
4577                                 goto done;
4578                         /*
4579                          * Now that we know the fpu is exception safe, we can fetch
4580                          * operands from it.
4581                          */
4582                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4583                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4584                         if (!(ctxt->d & Mov))
4585                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4586                 }
4587
4588                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4589                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4590                                                       X86_ICPT_PRE_EXCEPT);
4591                         if (rc != X86EMUL_CONTINUE)
4592                                 goto done;
4593                 }
4594
4595                 /* Privileged instruction can be executed only in CPL=0 */
4596                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4597                         rc = emulate_gp(ctxt, 0);
4598                         goto done;
4599                 }
4600
4601                 /* Instruction can only be executed in protected mode */
4602                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4603                         rc = emulate_ud(ctxt);
4604                         goto done;
4605                 }
4606
4607                 /* Do instruction specific permission checks */
4608                 if (ctxt->d & CheckPerm) {
4609                         rc = ctxt->check_perm(ctxt);
4610                         if (rc != X86EMUL_CONTINUE)
4611                                 goto done;
4612                 }
4613
4614                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4615                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4616                                                       X86_ICPT_POST_EXCEPT);
4617                         if (rc != X86EMUL_CONTINUE)
4618                                 goto done;
4619                 }
4620
4621                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4622                         /* All REP prefixes have the same first termination condition */
4623                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4624                                 ctxt->eip = ctxt->_eip;
4625                                 goto done;
4626                         }
4627                 }
4628         }
4629
4630         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4631                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4632                                     ctxt->src.valptr, ctxt->src.bytes);
4633                 if (rc != X86EMUL_CONTINUE)
4634                         goto done;
4635                 ctxt->src.orig_val64 = ctxt->src.val64;
4636         }
4637
4638         if (ctxt->src2.type == OP_MEM) {
4639                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4640                                     &ctxt->src2.val, ctxt->src2.bytes);
4641                 if (rc != X86EMUL_CONTINUE)
4642                         goto done;
4643         }
4644
4645         if ((ctxt->d & DstMask) == ImplicitOps)
4646                 goto special_insn;
4647
4648
4649         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4650                 /* optimisation - avoid slow emulated read if Mov */
4651                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4652                                    &ctxt->dst.val, ctxt->dst.bytes);
4653                 if (rc != X86EMUL_CONTINUE)
4654                         goto done;
4655         }
4656         ctxt->dst.orig_val = ctxt->dst.val;
4657
4658 special_insn:
4659
4660         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4661                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4662                                               X86_ICPT_POST_MEMACCESS);
4663                 if (rc != X86EMUL_CONTINUE)
4664                         goto done;
4665         }
4666
4667         if (ctxt->execute) {
4668                 if (ctxt->d & Fastop) {
4669                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4670                         rc = fastop(ctxt, fop);
4671                         if (rc != X86EMUL_CONTINUE)
4672                                 goto done;
4673                         goto writeback;
4674                 }
4675                 rc = ctxt->execute(ctxt);
4676                 if (rc != X86EMUL_CONTINUE)
4677                         goto done;
4678                 goto writeback;
4679         }
4680
4681         if (ctxt->opcode_len == 2)
4682                 goto twobyte_insn;
4683         else if (ctxt->opcode_len == 3)
4684                 goto threebyte_insn;
4685
4686         switch (ctxt->b) {
4687         case 0x63:              /* movsxd */
4688                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4689                         goto cannot_emulate;
4690                 ctxt->dst.val = (s32) ctxt->src.val;
4691                 break;
4692         case 0x70 ... 0x7f: /* jcc (short) */
4693                 if (test_cc(ctxt->b, ctxt->eflags))
4694                         jmp_rel(ctxt, ctxt->src.val);
4695                 break;
4696         case 0x8d: /* lea r16/r32, m */
4697                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4698                 break;
4699         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4700                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4701                         ctxt->dst.type = OP_NONE;
4702                 else
4703                         rc = em_xchg(ctxt);
4704                 break;
4705         case 0x98: /* cbw/cwde/cdqe */
4706                 switch (ctxt->op_bytes) {
4707                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4708                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4709                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4710                 }
4711                 break;
4712         case 0xcc:              /* int3 */
4713                 rc = emulate_int(ctxt, 3);
4714                 break;
4715         case 0xcd:              /* int n */
4716                 rc = emulate_int(ctxt, ctxt->src.val);
4717                 break;
4718         case 0xce:              /* into */
4719                 if (ctxt->eflags & EFLG_OF)
4720                         rc = emulate_int(ctxt, 4);
4721                 break;
4722         case 0xe9: /* jmp rel */
4723         case 0xeb: /* jmp rel short */
4724                 jmp_rel(ctxt, ctxt->src.val);
4725                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4726                 break;
4727         case 0xf4:              /* hlt */
4728                 ctxt->ops->halt(ctxt);
4729                 break;
4730         case 0xf5:      /* cmc */
4731                 /* complement carry flag from eflags reg */
4732                 ctxt->eflags ^= EFLG_CF;
4733                 break;
4734         case 0xf8: /* clc */
4735                 ctxt->eflags &= ~EFLG_CF;
4736                 break;
4737         case 0xf9: /* stc */
4738                 ctxt->eflags |= EFLG_CF;
4739                 break;
4740         case 0xfc: /* cld */
4741                 ctxt->eflags &= ~EFLG_DF;
4742                 break;
4743         case 0xfd: /* std */
4744                 ctxt->eflags |= EFLG_DF;
4745                 break;
4746         default:
4747                 goto cannot_emulate;
4748         }
4749
4750         if (rc != X86EMUL_CONTINUE)
4751                 goto done;
4752
4753 writeback:
4754         if (ctxt->d & SrcWrite) {
4755                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4756                 rc = writeback(ctxt, &ctxt->src);
4757                 if (rc != X86EMUL_CONTINUE)
4758                         goto done;
4759         }
4760         if (!(ctxt->d & NoWrite)) {
4761                 rc = writeback(ctxt, &ctxt->dst);
4762                 if (rc != X86EMUL_CONTINUE)
4763                         goto done;
4764         }
4765
4766         /*
4767          * restore dst type in case the decoding will be reused
4768          * (happens for string instruction )
4769          */
4770         ctxt->dst.type = saved_dst_type;
4771
4772         if ((ctxt->d & SrcMask) == SrcSI)
4773                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4774
4775         if ((ctxt->d & DstMask) == DstDI)
4776                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4777
4778         if (ctxt->rep_prefix && (ctxt->d & String)) {
4779                 unsigned int count;
4780                 struct read_cache *r = &ctxt->io_read;
4781                 if ((ctxt->d & SrcMask) == SrcSI)
4782                         count = ctxt->src.count;
4783                 else
4784                         count = ctxt->dst.count;
4785                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4786                                 -count);
4787
4788                 if (!string_insn_completed(ctxt)) {
4789                         /*
4790                          * Re-enter guest when pio read ahead buffer is empty
4791                          * or, if it is not used, after each 1024 iteration.
4792                          */
4793                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4794                             (r->end == 0 || r->end != r->pos)) {
4795                                 /*
4796                                  * Reset read cache. Usually happens before
4797                                  * decode, but since instruction is restarted
4798                                  * we have to do it here.
4799                                  */
4800                                 ctxt->mem_read.end = 0;
4801                                 writeback_registers(ctxt);
4802                                 return EMULATION_RESTART;
4803                         }
4804                         goto done; /* skip rip writeback */
4805                 }
4806         }
4807
4808         ctxt->eip = ctxt->_eip;
4809
4810 done:
4811         if (rc == X86EMUL_PROPAGATE_FAULT)
4812                 ctxt->have_exception = true;
4813         if (rc == X86EMUL_INTERCEPTED)
4814                 return EMULATION_INTERCEPTED;
4815
4816         if (rc == X86EMUL_CONTINUE)
4817                 writeback_registers(ctxt);
4818
4819         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4820
4821 twobyte_insn:
4822         switch (ctxt->b) {
4823         case 0x09:              /* wbinvd */
4824                 (ctxt->ops->wbinvd)(ctxt);
4825                 break;
4826         case 0x08:              /* invd */
4827         case 0x0d:              /* GrpP (prefetch) */
4828         case 0x18:              /* Grp16 (prefetch/nop) */
4829         case 0x1f:              /* nop */
4830                 break;
4831         case 0x20: /* mov cr, reg */
4832                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4833                 break;
4834         case 0x21: /* mov from dr to reg */
4835                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4836                 break;
4837         case 0x40 ... 0x4f:     /* cmov */
4838                 if (test_cc(ctxt->b, ctxt->eflags))
4839                         ctxt->dst.val = ctxt->src.val;
4840                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
4841                          ctxt->op_bytes != 4)
4842                         ctxt->dst.type = OP_NONE; /* no writeback */
4843                 break;
4844         case 0x80 ... 0x8f: /* jnz rel, etc*/
4845                 if (test_cc(ctxt->b, ctxt->eflags))
4846                         jmp_rel(ctxt, ctxt->src.val);
4847                 break;
4848         case 0x90 ... 0x9f:     /* setcc r/m8 */
4849                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4850                 break;
4851         case 0xae:              /* clflush */
4852                 break;
4853         case 0xb6 ... 0xb7:     /* movzx */
4854                 ctxt->dst.bytes = ctxt->op_bytes;
4855                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4856                                                        : (u16) ctxt->src.val;
4857                 break;
4858         case 0xbe ... 0xbf:     /* movsx */
4859                 ctxt->dst.bytes = ctxt->op_bytes;
4860                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4861                                                         (s16) ctxt->src.val;
4862                 break;
4863         case 0xc3:              /* movnti */
4864                 ctxt->dst.bytes = ctxt->op_bytes;
4865                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
4866                                                         (u32) ctxt->src.val;
4867                 break;
4868         default:
4869                 goto cannot_emulate;
4870         }
4871
4872 threebyte_insn:
4873
4874         if (rc != X86EMUL_CONTINUE)
4875                 goto done;
4876
4877         goto writeback;
4878
4879 cannot_emulate:
4880         return EMULATION_FAILED;
4881 }
4882
4883 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4884 {
4885         invalidate_registers(ctxt);
4886 }
4887
4888 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4889 {
4890         writeback_registers(ctxt);
4891 }