arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affilates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #ifndef __KERNEL__
  24 #include <stdio.h>
  25 #include <stdint.h>
  26 #include <public/xen.h>
  27 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  28 #else
  29 #include <linux/kvm_host.h>
  30 #include "kvm_cache_regs.h"
  31 #define DPRINTF(x...) do {} while (0)
  32 #endif
  33 #include <linux/module.h>
  34 #include <asm/kvm_emulate.h>
  35
  36 #include "x86.h"
  37 #include "tss.h"
  38
  39 /*
  40  * Opcode effective-address decode tables.
  41  * Note that we only emulate instructions that have at least one memory
  42  * operand (excluding implicit stack references). We assume that stack
  43  * references and instruction fetches will never occur in special memory
  44  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  45  * not be handled.
  46  */
  47
  48 /* Operand sizes: 8-bit operands or specified/overridden size. */
  49 #define ByteOp      (1<<16)     /* 8-bit operands. */
  50 /* Destination operand type. */
  51 #define ImplicitOps (1<<17)     /* Implicit in opcode. No generic decode. */
  52 #define DstReg      (2<<17)     /* Register operand. */
  53 #define DstMem      (3<<17)     /* Memory operand. */
  54 #define DstAcc      (4<<17)     /* Destination Accumulator */
  55 #define DstDI       (5<<17)     /* Destination is in ES:(E)DI */
  56 #define DstMem64    (6<<17)     /* 64bit memory operand */
  57 #define DstMask     (7<<17)
  58 /* Source operand type. */
  59 #define SrcNone     (0<<4)      /* No source operand. */
  60 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
  61 #define SrcReg      (1<<4)      /* Register operand. */
  62 #define SrcMem      (2<<4)      /* Memory operand. */
  63 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  64 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  65 #define SrcImm      (5<<4)      /* Immediate operand. */
  66 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  67 #define SrcOne      (7<<4)      /* Implied '1' */
  68 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  69 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  70 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  71 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  72 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  73 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  74 #define SrcMask     (0xf<<4)
  75 /* Generic ModRM decode. */
  76 #define ModRM       (1<<8)
  77 /* Destination is only written; never read. */
  78 #define Mov         (1<<9)
  79 #define BitOp       (1<<10)
  80 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  81 #define String      (1<<12)     /* String instruction (rep capable) */
  82 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  83 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  84 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  85 #define GroupMask   0x0f        /* Group number stored in bits 0:3 */
  86 /* Misc flags */
  87 #define Undefined   (1<<25) /* No Such Instruction */
  88 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  89 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  90 #define No64        (1<<28)
  91 /* Source 2 operand type */
  92 #define Src2None    (0<<29)
  93 #define Src2CL      (1<<29)
  94 #define Src2ImmByte (2<<29)
  95 #define Src2One     (3<<29)
  96 #define Src2Mask    (7<<29)
  97
  98 #define X2(x) x, x
  99 #define X3(x) X2(x), x
 100 #define X4(x) X2(x), X2(x)
 101 #define X5(x) X4(x), x
 102 #define X6(x) X4(x), X2(x)
 103 #define X7(x) X4(x), X3(x)
 104 #define X8(x) X4(x), X4(x)
 105 #define X16(x) X8(x), X8(x)
 106
 107 enum {
 108         NoGrp, Group3, Group4, Group5, Group7, Group8, Group9,
 109 };
 110
 111 struct opcode {
 112         u32 flags;
 113         union {
 114                 struct opcode *group;
 115                 struct group_dual *gdual;
 116         } u;
 117 };
 118
 119 struct group_dual {
 120         struct opcode mod012[8];
 121         struct opcode mod3[8];
 122 };
 123
 124 #define D(_y) { .flags = (_y) }
 125 #define N    D(0)
 126 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
 127 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
 128
 129 static struct opcode group1[] = {
 130         X7(D(Lock)), N
 131 };
 132
 133 static struct opcode group1A[] = {
 134         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
 135 };
 136
 137 static struct opcode group_table[] = {
 138         [Group3*8] =
 139         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
 140         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
 141         X4(D(Undefined)),
 142         [Group4*8] =
 143         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
 144         N, N, N, N, N, N,
 145         [Group5*8] =
 146         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
 147         D(SrcMem | ModRM | Stack), N,
 148         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
 149         D(SrcMem | ModRM | Stack), N,
 150         [Group7*8] =
 151         N, N, D(ModRM | SrcMem | Priv), D(ModRM | SrcMem | Priv),
 152         D(SrcNone | ModRM | DstMem | Mov), N,
 153         D(SrcMem16 | ModRM | Mov | Priv), D(SrcMem | ModRM | ByteOp | Priv),
 154         [Group8*8] =
 155         N, N, N, N,
 156         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
 157         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
 158         [Group9*8] =
 159         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
 160 };
 161
 162 static struct opcode group2_table[] = {
 163         [Group7*8] =
 164         D(SrcNone | ModRM | Priv), N, N, D(SrcNone | ModRM | Priv),
 165         D(SrcNone | ModRM | DstMem | Mov), N,
 166         D(SrcMem16 | ModRM | Mov | Priv), N,
 167         [Group9*8] =
 168         N, N, N, N, N, N, N, N,
 169 };
 170
 171 static struct opcode opcode_table[256] = {
 172         /* 0x00 - 0x07 */
 173         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 174         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 175         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 176         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 177         /* 0x08 - 0x0F */
 178         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 179         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 180         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 181         D(ImplicitOps | Stack | No64), N,
 182         /* 0x10 - 0x17 */
 183         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 184         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 185         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 186         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 187         /* 0x18 - 0x1F */
 188         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 189         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 190         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 191         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 192         /* 0x20 - 0x27 */
 193         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 194         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 195         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
 196         /* 0x28 - 0x2F */
 197         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 198         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 199         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
 200         /* 0x30 - 0x37 */
 201         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 202         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 203         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
 204         /* 0x38 - 0x3F */
 205         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
 206         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 207         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 208         N, N,
 209         /* 0x40 - 0x4F */
 210         X16(D(DstReg)),
 211         /* 0x50 - 0x57 */
 212         X8(D(SrcReg | Stack)),
 213         /* 0x58 - 0x5F */
 214         X8(D(DstReg | Stack)),
 215         /* 0x60 - 0x67 */
 216         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 217         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
 218         N, N, N, N,
 219         /* 0x68 - 0x6F */
 220         D(SrcImm | Mov | Stack), N, D(SrcImmByte | Mov | Stack), N,
 221         D(DstDI | ByteOp | Mov | String), D(DstDI | Mov | String), /* insb, insw/insd */
 222         D(SrcSI | ByteOp | ImplicitOps | String), D(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
 223         /* 0x70 - 0x7F */
 224         X16(D(SrcImmByte)),
 225         /* 0x80 - 0x87 */
 226         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
 227         G(DstMem | SrcImm | ModRM | Group, group1),
 228         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
 229         G(DstMem | SrcImmByte | ModRM | Group, group1),
 230         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
 231         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 232         /* 0x88 - 0x8F */
 233         D(ByteOp | DstMem | SrcReg | ModRM | Mov), D(DstMem | SrcReg | ModRM | Mov),
 234         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem | ModRM | Mov),
 235         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | DstReg),
 236         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
 237         /* 0x90 - 0x97 */
 238         D(DstReg), D(DstReg), D(DstReg), D(DstReg),     D(DstReg), D(DstReg), D(DstReg), D(DstReg),
 239         /* 0x98 - 0x9F */
 240         N, N, D(SrcImmFAddr | No64), N,
 241         D(ImplicitOps | Stack), D(ImplicitOps | Stack), N, N,
 242         /* 0xA0 - 0xA7 */
 243         D(ByteOp | DstAcc | SrcMem | Mov | MemAbs), D(DstAcc | SrcMem | Mov | MemAbs),
 244         D(ByteOp | DstMem | SrcAcc | Mov | MemAbs), D(DstMem | SrcAcc | Mov | MemAbs),
 245         D(ByteOp | SrcSI | DstDI | Mov | String), D(SrcSI | DstDI | Mov | String),
 246         D(ByteOp | SrcSI | DstDI | String), D(SrcSI | DstDI | String),
 247         /* 0xA8 - 0xAF */
 248         D(DstAcc | SrcImmByte | ByteOp), D(DstAcc | SrcImm), D(ByteOp | DstDI | Mov | String), D(DstDI | Mov | String),
 249         D(ByteOp | SrcSI | DstAcc | Mov | String), D(SrcSI | DstAcc | Mov | String),
 250         D(ByteOp | DstDI | String), D(DstDI | String),
 251         /* 0xB0 - 0xB7 */
 252         X8(D(ByteOp | DstReg | SrcImm | Mov)),
 253         /* 0xB8 - 0xBF */
 254         X8(D(DstReg | SrcImm | Mov)),
 255         /* 0xC0 - 0xC7 */
 256         D(ByteOp | DstMem | SrcImm | ModRM), D(DstMem | SrcImmByte | ModRM),
 257         N, D(ImplicitOps | Stack), N, N,
 258         D(ByteOp | DstMem | SrcImm | ModRM | Mov), D(DstMem | SrcImm | ModRM | Mov),
 259         /* 0xC8 - 0xCF */
 260         N, N, N, D(ImplicitOps | Stack),
 261         D(ImplicitOps), D(SrcImmByte), D(ImplicitOps | No64), D(ImplicitOps),
 262         /* 0xD0 - 0xD7 */
 263         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
 264         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
 265         N, N, N, N,
 266         /* 0xD8 - 0xDF */
 267         N, N, N, N, N, N, N, N,
 268         /* 0xE0 - 0xE7 */
 269         N, N, N, N,
 270         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
 271         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
 272         /* 0xE8 - 0xEF */
 273         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
 274         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
 275         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
 276         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
 277         /* 0xF0 - 0xF7 */
 278         N, N, N, N,
 279         D(ImplicitOps | Priv), D(ImplicitOps), D(ByteOp | Group | Group3), D(Group | Group3),
 280         /* 0xF8 - 0xFF */
 281         D(ImplicitOps), N, D(ImplicitOps), D(ImplicitOps),
 282         D(ImplicitOps), D(ImplicitOps), D(Group | Group4), D(Group | Group5),
 283 };
 284
 285 static struct opcode twobyte_table[256] = {
 286         /* 0x00 - 0x0F */
 287         N, D(Group | GroupDual | Group7), N, N,
 288         N, D(ImplicitOps), D(ImplicitOps | Priv), N,
 289         D(ImplicitOps | Priv), D(ImplicitOps | Priv), N, N,
 290         N, D(ImplicitOps | ModRM), N, N,
 291         /* 0x10 - 0x1F */
 292         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
 293         /* 0x20 - 0x2F */
 294         D(ModRM | ImplicitOps | Priv), D(ModRM | Priv),
 295         D(ModRM | ImplicitOps | Priv), D(ModRM | Priv),
 296         N, N, N, N,
 297         N, N, N, N, N, N, N, N,
 298         /* 0x30 - 0x3F */
 299         D(ImplicitOps | Priv), N, D(ImplicitOps | Priv), N,
 300         D(ImplicitOps), D(ImplicitOps | Priv), N, N,
 301         N, N, N, N, N, N, N, N,
 302         /* 0x40 - 0x4F */
 303         X16(D(DstReg | SrcMem | ModRM | Mov)),
 304         /* 0x50 - 0x5F */
 305         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 306         /* 0x60 - 0x6F */
 307         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 308         /* 0x70 - 0x7F */
 309         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 310         /* 0x80 - 0x8F */
 311         X16(D(SrcImm)),
 312         /* 0x90 - 0x9F */
 313         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 314         /* 0xA0 - 0xA7 */
 315         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
 316         N, D(DstMem | SrcReg | ModRM | BitOp),
 317         D(DstMem | SrcReg | Src2ImmByte | ModRM),
 318         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
 319         /* 0xA8 - 0xAF */
 320         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
 321         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
 322         D(DstMem | SrcReg | Src2ImmByte | ModRM),
 323         D(DstMem | SrcReg | Src2CL | ModRM),
 324         D(ModRM), N,
 325         /* 0xB0 - 0xB7 */
 326         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 327         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
 328         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
 329             D(DstReg | SrcMem16 | ModRM | Mov),
 330         /* 0xB8 - 0xBF */
 331         N, N,
 332         D(Group | Group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
 333         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
 334             D(DstReg | SrcMem16 | ModRM | Mov),
 335         /* 0xC0 - 0xCF */
 336         N, N, N, D(DstMem | SrcReg | ModRM | Mov),
 337         N, N, N, D(Group | GroupDual | Group9),
 338         N, N, N, N, N, N, N, N,
 339         /* 0xD0 - 0xDF */
 340         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 341         /* 0xE0 - 0xEF */
 342         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 343         /* 0xF0 - 0xFF */
 344         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
 345 };
 346
 347 #undef D
 348 #undef N
 349 #undef G
 350 #undef GD
 351
 352 /* EFLAGS bit definitions. */
 353 #define EFLG_ID (1<<21)
 354 #define EFLG_VIP (1<<20)
 355 #define EFLG_VIF (1<<19)
 356 #define EFLG_AC (1<<18)
 357 #define EFLG_VM (1<<17)
 358 #define EFLG_RF (1<<16)
 359 #define EFLG_IOPL (3<<12)
 360 #define EFLG_NT (1<<14)
 361 #define EFLG_OF (1<<11)
 362 #define EFLG_DF (1<<10)
 363 #define EFLG_IF (1<<9)
 364 #define EFLG_TF (1<<8)
 365 #define EFLG_SF (1<<7)
 366 #define EFLG_ZF (1<<6)
 367 #define EFLG_AF (1<<4)
 368 #define EFLG_PF (1<<2)
 369 #define EFLG_CF (1<<0)
 370
 371 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 372 #define EFLG_RESERVED_ONE_MASK 2
 373
 374 /*
 375  * Instruction emulation:
 376  * Most instructions are emulated directly via a fragment of inline assembly
 377  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 378  * any modified flags.
 379  */
 380
 381 #if defined(CONFIG_X86_64)
 382 #define _LO32 "k"               /* force 32-bit operand */
 383 #define _STK  "%%rsp"           /* stack pointer */
 384 #elif defined(__i386__)
 385 #define _LO32 ""                /* force 32-bit operand */
 386 #define _STK  "%%esp"           /* stack pointer */
 387 #endif
 388
 389 /*
 390  * These EFLAGS bits are restored from saved value during emulation, and
 391  * any changes are written back to the saved value after emulation.
 392  */
 393 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 394
 395 /* Before executing instruction: restore necessary bits in EFLAGS. */
 396 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 397         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 398         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 399         "push %"_tmp"; "                                                \
 400         "push %"_tmp"; "                                                \
 401         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 402         "andl %"_LO32 _tmp",("_STK"); "                                 \
 403         "pushf; "                                                       \
 404         "notl %"_LO32 _tmp"; "                                          \
 405         "andl %"_LO32 _tmp",("_STK"); "                                 \
 406         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 407         "pop  %"_tmp"; "                                                \
 408         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 409         "popf; "                                                        \
 410         "pop  %"_sav"; "
 411
 412 /* After executing instruction: write-back necessary bits in EFLAGS. */
 413 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 414         /* _sav |= EFLAGS & _msk; */            \
 415         "pushf; "                               \
 416         "pop  %"_tmp"; "                        \
 417         "andl %"_msk",%"_LO32 _tmp"; "          \
 418         "orl  %"_LO32 _tmp",%"_sav"; "
 419
 420 #ifdef CONFIG_X86_64
 421 #define ON64(x) x
 422 #else
 423 #define ON64(x)
 424 #endif
 425
 426 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
 427         do {                                                            \
 428                 __asm__ __volatile__ (                                  \
 429                         _PRE_EFLAGS("0", "4", "2")                      \
 430                         _op _suffix " %"_x"3,%1; "                      \
 431                         _POST_EFLAGS("0", "4", "2")                     \
 432                         : "=m" (_eflags), "=m" ((_dst).val),            \
 433                           "=&r" (_tmp)                                  \
 434                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 435         } while (0)
 436
 437
 438 /* Raw emulation: instruction has two explicit operands. */
 439 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 440         do {                                                            \
 441                 unsigned long _tmp;                                     \
 442                                                                         \
 443                 switch ((_dst).bytes) {                                 \
 444                 case 2:                                                 \
 445                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
 446                         break;                                          \
 447                 case 4:                                                 \
 448                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
 449                         break;                                          \
 450                 case 8:                                                 \
 451                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
 452                         break;                                          \
 453                 }                                                       \
 454         } while (0)
 455
 456 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 457         do {                                                                 \
 458                 unsigned long _tmp;                                          \
 459                 switch ((_dst).bytes) {                                      \
 460                 case 1:                                                      \
 461                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
 462                         break;                                               \
 463                 default:                                                     \
 464                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 465                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 466                         break;                                               \
 467                 }                                                            \
 468         } while (0)
 469
 470 /* Source operand is byte-sized and may be restricted to just %cl. */
 471 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 472         __emulate_2op(_op, _src, _dst, _eflags,                         \
 473                       "b", "c", "b", "c", "b", "c", "b", "c")
 474
 475 /* Source operand is byte, word, long or quad sized. */
 476 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 477         __emulate_2op(_op, _src, _dst, _eflags,                         \
 478                       "b", "q", "w", "r", _LO32, "r", "", "r")
 479
 480 /* Source operand is word, long or quad sized. */
 481 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 482         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 483                              "w", "r", _LO32, "r", "", "r")
 484
 485 /* Instruction has three operands and one operand is stored in ECX register */
 486 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 487         do {                                                                    \
 488                 unsigned long _tmp;                                             \
 489                 _type _clv  = (_cl).val;                                        \
 490                 _type _srcv = (_src).val;                                       \
 491                 _type _dstv = (_dst).val;                                       \
 492                                                                                 \
 493                 __asm__ __volatile__ (                                          \
 494                         _PRE_EFLAGS("0", "5", "2")                              \
 495                         _op _suffix " %4,%1 \n"                                 \
 496                         _POST_EFLAGS("0", "5", "2")                             \
 497                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 498                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 499                         );                                                      \
 500                                                                                 \
 501                 (_cl).val  = (unsigned long) _clv;                              \
 502                 (_src).val = (unsigned long) _srcv;                             \
 503                 (_dst).val = (unsigned long) _dstv;                             \
 504         } while (0)
 505
 506 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 507         do {                                                                    \
 508                 switch ((_dst).bytes) {                                         \
 509                 case 2:                                                         \
 510                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 511                                                 "w", unsigned short);           \
 512                         break;                                                  \
 513                 case 4:                                                         \
 514                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 515                                                 "l", unsigned int);             \
 516                         break;                                                  \
 517                 case 8:                                                         \
 518                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 519                                                 "q", unsigned long));           \
 520                         break;                                                  \
 521                 }                                                               \
 522         } while (0)
 523
 524 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 525         do {                                                            \
 526                 unsigned long _tmp;                                     \
 527                                                                         \
 528                 __asm__ __volatile__ (                                  \
 529                         _PRE_EFLAGS("0", "3", "2")                      \
 530                         _op _suffix " %1; "                             \
 531                         _POST_EFLAGS("0", "3", "2")                     \
 532                         : "=m" (_eflags), "+m" ((_dst).val),            \
 533                           "=&r" (_tmp)                                  \
 534                         : "i" (EFLAGS_MASK));                           \
 535         } while (0)
 536
 537 /* Instruction has only one explicit operand (no source operand). */
 538 #define emulate_1op(_op, _dst, _eflags)                                    \
 539         do {                                                            \
 540                 switch ((_dst).bytes) {                                 \
 541                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 542                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 543                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 544                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 545                 }                                                       \
 546         } while (0)
 547
 548 /* Fetch next part of the instruction being emulated. */
 549 #define insn_fetch(_type, _size, _eip)                                  \
 550 ({      unsigned long _x;                                               \
 551         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 552         if (rc != X86EMUL_CONTINUE)                                     \
 553                 goto done;                                              \
 554         (_eip) += (_size);                                              \
 555         (_type)_x;                                                      \
 556 })
 557
 558 #define insn_fetch_arr(_arr, _size, _eip)                                \
 559 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 560         if (rc != X86EMUL_CONTINUE)                                     \
 561                 goto done;                                              \
 562         (_eip) += (_size);                                              \
 563 })
 564
 565 static inline unsigned long ad_mask(struct decode_cache *c)
 566 {
 567         return (1UL << (c->ad_bytes << 3)) - 1;
 568 }
 569
 570 /* Access/update address held in a register, based on addressing mode. */
 571 static inline unsigned long
 572 address_mask(struct decode_cache *c, unsigned long reg)
 573 {
 574         if (c->ad_bytes == sizeof(unsigned long))
 575                 return reg;
 576         else
 577                 return reg & ad_mask(c);
 578 }
 579
 580 static inline unsigned long
 581 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 582 {
 583         return base + address_mask(c, reg);
 584 }
 585
 586 static inline void
 587 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 588 {
 589         if (c->ad_bytes == sizeof(unsigned long))
 590                 *reg += inc;
 591         else
 592                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 593 }
 594
 595 static inline void jmp_rel(struct decode_cache *c, int rel)
 596 {
 597         register_address_increment(c, &c->eip, rel);
 598 }
 599
 600 static void set_seg_override(struct decode_cache *c, int seg)
 601 {
 602         c->has_seg_override = true;
 603         c->seg_override = seg;
 604 }
 605
 606 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 607                               struct x86_emulate_ops *ops, int seg)
 608 {
 609         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 610                 return 0;
 611
 612         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 613 }
 614
 615 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 616                                        struct x86_emulate_ops *ops,
 617                                        struct decode_cache *c)
 618 {
 619         if (!c->has_seg_override)
 620                 return 0;
 621
 622         return seg_base(ctxt, ops, c->seg_override);
 623 }
 624
 625 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 626                              struct x86_emulate_ops *ops)
 627 {
 628         return seg_base(ctxt, ops, VCPU_SREG_ES);
 629 }
 630
 631 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 632                              struct x86_emulate_ops *ops)
 633 {
 634         return seg_base(ctxt, ops, VCPU_SREG_SS);
 635 }
 636
 637 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 638                                       u32 error, bool valid)
 639 {
 640         ctxt->exception = vec;
 641         ctxt->error_code = error;
 642         ctxt->error_code_valid = valid;
 643         ctxt->restart = false;
 644 }
 645
 646 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 647 {
 648         emulate_exception(ctxt, GP_VECTOR, err, true);
 649 }
 650
 651 static void emulate_pf(struct x86_emulate_ctxt *ctxt, unsigned long addr,
 652                        int err)
 653 {
 654         ctxt->cr2 = addr;
 655         emulate_exception(ctxt, PF_VECTOR, err, true);
 656 }
 657
 658 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 659 {
 660         emulate_exception(ctxt, UD_VECTOR, 0, false);
 661 }
 662
 663 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 664 {
 665         emulate_exception(ctxt, TS_VECTOR, err, true);
 666 }
 667
 668 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 669                               struct x86_emulate_ops *ops,
 670                               unsigned long eip, u8 *dest)
 671 {
 672         struct fetch_cache *fc = &ctxt->decode.fetch;
 673         int rc;
 674         int size, cur_size;
 675
 676         if (eip == fc->end) {
 677                 cur_size = fc->end - fc->start;
 678                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 679                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 680                                 size, ctxt->vcpu, NULL);
 681                 if (rc != X86EMUL_CONTINUE)
 682                         return rc;
 683                 fc->end += size;
 684         }
 685         *dest = fc->data[eip - fc->start];
 686         return X86EMUL_CONTINUE;
 687 }
 688
 689 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 690                          struct x86_emulate_ops *ops,
 691                          unsigned long eip, void *dest, unsigned size)
 692 {
 693         int rc;
 694
 695         /* x86 instructions are limited to 15 bytes. */
 696         if (eip + size - ctxt->eip > 15)
 697                 return X86EMUL_UNHANDLEABLE;
 698         while (size--) {
 699                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 700                 if (rc != X86EMUL_CONTINUE)
 701                         return rc;
 702         }
 703         return X86EMUL_CONTINUE;
 704 }
 705
 706 /*
 707  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 708  * pointer into the block that addresses the relevant register.
 709  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 710  */
 711 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 712                              int highbyte_regs)
 713 {
 714         void *p;
 715
 716         p = &regs[modrm_reg];
 717         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 718                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 719         return p;
 720 }
 721
 722 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 723                            struct x86_emulate_ops *ops,
 724                            void *ptr,
 725                            u16 *size, unsigned long *address, int op_bytes)
 726 {
 727         int rc;
 728
 729         if (op_bytes == 2)
 730                 op_bytes = 3;
 731         *address = 0;
 732         rc = ops->read_std((unsigned long)ptr, (unsigned long *)size, 2,
 733                            ctxt->vcpu, NULL);
 734         if (rc != X86EMUL_CONTINUE)
 735                 return rc;
 736         rc = ops->read_std((unsigned long)ptr + 2, address, op_bytes,
 737                            ctxt->vcpu, NULL);
 738         return rc;
 739 }
 740
 741 static int test_cc(unsigned int condition, unsigned int flags)
 742 {
 743         int rc = 0;
 744
 745         switch ((condition & 15) >> 1) {
 746         case 0: /* o */
 747                 rc |= (flags & EFLG_OF);
 748                 break;
 749         case 1: /* b/c/nae */
 750                 rc |= (flags & EFLG_CF);
 751                 break;
 752         case 2: /* z/e */
 753                 rc |= (flags & EFLG_ZF);
 754                 break;
 755         case 3: /* be/na */
 756                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 757                 break;
 758         case 4: /* s */
 759                 rc |= (flags & EFLG_SF);
 760                 break;
 761         case 5: /* p/pe */
 762                 rc |= (flags & EFLG_PF);
 763                 break;
 764         case 7: /* le/ng */
 765                 rc |= (flags & EFLG_ZF);
 766                 /* fall through */
 767         case 6: /* l/nge */
 768                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 769                 break;
 770         }
 771
 772         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 773         return (!!rc ^ (condition & 1));
 774 }
 775
 776 static void decode_register_operand(struct operand *op,
 777                                     struct decode_cache *c,
 778                                     int inhibit_bytereg)
 779 {
 780         unsigned reg = c->modrm_reg;
 781         int highbyte_regs = c->rex_prefix == 0;
 782
 783         if (!(c->d & ModRM))
 784                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 785         op->type = OP_REG;
 786         if ((c->d & ByteOp) && !inhibit_bytereg) {
 787                 op->ptr = decode_register(reg, c->regs, highbyte_regs);
 788                 op->val = *(u8 *)op->ptr;
 789                 op->bytes = 1;
 790         } else {
 791                 op->ptr = decode_register(reg, c->regs, 0);
 792                 op->bytes = c->op_bytes;
 793                 switch (op->bytes) {
 794                 case 2:
 795                         op->val = *(u16 *)op->ptr;
 796                         break;
 797                 case 4:
 798                         op->val = *(u32 *)op->ptr;
 799                         break;
 800                 case 8:
 801                         op->val = *(u64 *) op->ptr;
 802                         break;
 803                 }
 804         }
 805         op->orig_val = op->val;
 806 }
 807
 808 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 809                         struct x86_emulate_ops *ops)
 810 {
 811         struct decode_cache *c = &ctxt->decode;
 812         u8 sib;
 813         int index_reg = 0, base_reg = 0, scale;
 814         int rc = X86EMUL_CONTINUE;
 815
 816         if (c->rex_prefix) {
 817                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 818                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 819                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 820         }
 821
 822         c->modrm = insn_fetch(u8, 1, c->eip);
 823         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 824         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 825         c->modrm_rm |= (c->modrm & 0x07);
 826         c->modrm_ea = 0;
 827         c->use_modrm_ea = 1;
 828
 829         if (c->modrm_mod == 3) {
 830                 c->modrm_ptr = decode_register(c->modrm_rm,
 831                                                c->regs, c->d & ByteOp);
 832                 c->modrm_val = *(unsigned long *)c->modrm_ptr;
 833                 return rc;
 834         }
 835
 836         if (c->ad_bytes == 2) {
 837                 unsigned bx = c->regs[VCPU_REGS_RBX];
 838                 unsigned bp = c->regs[VCPU_REGS_RBP];
 839                 unsigned si = c->regs[VCPU_REGS_RSI];
 840                 unsigned di = c->regs[VCPU_REGS_RDI];
 841
 842                 /* 16-bit ModR/M decode. */
 843                 switch (c->modrm_mod) {
 844                 case 0:
 845                         if (c->modrm_rm == 6)
 846                                 c->modrm_ea += insn_fetch(u16, 2, c->eip);
 847                         break;
 848                 case 1:
 849                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 850                         break;
 851                 case 2:
 852                         c->modrm_ea += insn_fetch(u16, 2, c->eip);
 853                         break;
 854                 }
 855                 switch (c->modrm_rm) {
 856                 case 0:
 857                         c->modrm_ea += bx + si;
 858                         break;
 859                 case 1:
 860                         c->modrm_ea += bx + di;
 861                         break;
 862                 case 2:
 863                         c->modrm_ea += bp + si;
 864                         break;
 865                 case 3:
 866                         c->modrm_ea += bp + di;
 867                         break;
 868                 case 4:
 869                         c->modrm_ea += si;
 870                         break;
 871                 case 5:
 872                         c->modrm_ea += di;
 873                         break;
 874                 case 6:
 875                         if (c->modrm_mod != 0)
 876                                 c->modrm_ea += bp;
 877                         break;
 878                 case 7:
 879                         c->modrm_ea += bx;
 880                         break;
 881                 }
 882                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 883                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 884                         if (!c->has_seg_override)
 885                                 set_seg_override(c, VCPU_SREG_SS);
 886                 c->modrm_ea = (u16)c->modrm_ea;
 887         } else {
 888                 /* 32/64-bit ModR/M decode. */
 889                 if ((c->modrm_rm & 7) == 4) {
 890                         sib = insn_fetch(u8, 1, c->eip);
 891                         index_reg |= (sib >> 3) & 7;
 892                         base_reg |= sib & 7;
 893                         scale = sib >> 6;
 894
 895                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 896                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 897                         else
 898                                 c->modrm_ea += c->regs[base_reg];
 899                         if (index_reg != 4)
 900                                 c->modrm_ea += c->regs[index_reg] << scale;
 901                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 902                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 903                                 c->rip_relative = 1;
 904                 } else
 905                         c->modrm_ea += c->regs[c->modrm_rm];
 906                 switch (c->modrm_mod) {
 907                 case 0:
 908                         if (c->modrm_rm == 5)
 909                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 910                         break;
 911                 case 1:
 912                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 913                         break;
 914                 case 2:
 915                         c->modrm_ea += insn_fetch(s32, 4, c->eip);
 916                         break;
 917                 }
 918         }
 919 done:
 920         return rc;
 921 }
 922
 923 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 924                       struct x86_emulate_ops *ops)
 925 {
 926         struct decode_cache *c = &ctxt->decode;
 927         int rc = X86EMUL_CONTINUE;
 928
 929         switch (c->ad_bytes) {
 930         case 2:
 931                 c->modrm_ea = insn_fetch(u16, 2, c->eip);
 932                 break;
 933         case 4:
 934                 c->modrm_ea = insn_fetch(u32, 4, c->eip);
 935                 break;
 936         case 8:
 937                 c->modrm_ea = insn_fetch(u64, 8, c->eip);
 938                 break;
 939         }
 940 done:
 941         return rc;
 942 }
 943
 944 int
 945 x86_decode_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
 946 {
 947         struct decode_cache *c = &ctxt->decode;
 948         int rc = X86EMUL_CONTINUE;
 949         int mode = ctxt->mode;
 950         int def_op_bytes, def_ad_bytes, group, dual, goffset;
 951         struct opcode opcode, *g_mod012, *g_mod3;
 952
 953         /* we cannot decode insn before we complete previous rep insn */
 954         WARN_ON(ctxt->restart);
 955
 956         c->eip = ctxt->eip;
 957         c->fetch.start = c->fetch.end = c->eip;
 958         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
 959
 960         switch (mode) {
 961         case X86EMUL_MODE_REAL:
 962         case X86EMUL_MODE_VM86:
 963         case X86EMUL_MODE_PROT16:
 964                 def_op_bytes = def_ad_bytes = 2;
 965                 break;
 966         case X86EMUL_MODE_PROT32:
 967                 def_op_bytes = def_ad_bytes = 4;
 968                 break;
 969 #ifdef CONFIG_X86_64
 970         case X86EMUL_MODE_PROT64:
 971                 def_op_bytes = 4;
 972                 def_ad_bytes = 8;
 973                 break;
 974 #endif
 975         default:
 976                 return -1;
 977         }
 978
 979         c->op_bytes = def_op_bytes;
 980         c->ad_bytes = def_ad_bytes;
 981
 982         /* Legacy prefixes. */
 983         for (;;) {
 984                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
 985                 case 0x66:      /* operand-size override */
 986                         /* switch between 2/4 bytes */
 987                         c->op_bytes = def_op_bytes ^ 6;
 988                         break;
 989                 case 0x67:      /* address-size override */
 990                         if (mode == X86EMUL_MODE_PROT64)
 991                                 /* switch between 4/8 bytes */
 992                                 c->ad_bytes = def_ad_bytes ^ 12;
 993                         else
 994                                 /* switch between 2/4 bytes */
 995                                 c->ad_bytes = def_ad_bytes ^ 6;
 996                         break;
 997                 case 0x26:      /* ES override */
 998                 case 0x2e:      /* CS override */
 999                 case 0x36:      /* SS override */
1000                 case 0x3e:      /* DS override */
1001                         set_seg_override(c, (c->b >> 3) & 3);
1002                         break;
1003                 case 0x64:      /* FS override */
1004                 case 0x65:      /* GS override */
1005                         set_seg_override(c, c->b & 7);
1006                         break;
1007                 case 0x40 ... 0x4f: /* REX */
1008                         if (mode != X86EMUL_MODE_PROT64)
1009                                 goto done_prefixes;
1010                         c->rex_prefix = c->b;
1011                         continue;
1012                 case 0xf0:      /* LOCK */
1013                         c->lock_prefix = 1;
1014                         break;
1015                 case 0xf2:      /* REPNE/REPNZ */
1016                         c->rep_prefix = REPNE_PREFIX;
1017                         break;
1018                 case 0xf3:      /* REP/REPE/REPZ */
1019                         c->rep_prefix = REPE_PREFIX;
1020                         break;
1021                 default:
1022                         goto done_prefixes;
1023                 }
1024
1025                 /* Any legacy prefix after a REX prefix nullifies its effect. */
1026
1027                 c->rex_prefix = 0;
1028         }
1029
1030 done_prefixes:
1031
1032         /* REX prefix. */
1033         if (c->rex_prefix)
1034                 if (c->rex_prefix & 8)
1035                         c->op_bytes = 8;        /* REX.W */
1036
1037         /* Opcode byte(s). */
1038         opcode = opcode_table[c->b];
1039         if (opcode.flags == 0) {
1040                 /* Two-byte opcode? */
1041                 if (c->b == 0x0f) {
1042                         c->twobyte = 1;
1043                         c->b = insn_fetch(u8, 1, c->eip);
1044                         opcode = twobyte_table[c->b];
1045                 }
1046         }
1047         c->d = opcode.flags;
1048
1049         if (c->d & Group) {
1050                 group = c->d & GroupMask;
1051                 dual = c->d & GroupDual;
1052                 c->modrm = insn_fetch(u8, 1, c->eip);
1053                 --c->eip;
1054
1055                 if (group) {
1056                         g_mod012 = g_mod3 = &group_table[group * 8];
1057                         if (c->d & GroupDual)
1058                                 g_mod3 = &group2_table[group * 8];
1059                 } else {
1060                         if (c->d & GroupDual) {
1061                                 g_mod012 = opcode.u.gdual->mod012;
1062                                 g_mod3 = opcode.u.gdual->mod3;
1063                         } else
1064                                 g_mod012 = g_mod3 = opcode.u.group;
1065                 }
1066
1067                 c->d &= ~(Group | GroupDual | GroupMask);
1068
1069                 goffset = (c->modrm >> 3) & 7;
1070
1071                 if ((c->modrm >> 6) == 3)
1072                         opcode = g_mod3[goffset];
1073                 else
1074                         opcode = g_mod012[goffset];
1075                 c->d |= opcode.flags;
1076         }
1077
1078         /* Unrecognised? */
1079         if (c->d == 0 || (c->d & Undefined)) {
1080                 DPRINTF("Cannot emulate %02x\n", c->b);
1081                 return -1;
1082         }
1083
1084         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
1085                 c->op_bytes = 8;
1086
1087         /* ModRM and SIB bytes. */
1088         if (c->d & ModRM)
1089                 rc = decode_modrm(ctxt, ops);
1090         else if (c->d & MemAbs)
1091                 rc = decode_abs(ctxt, ops);
1092         if (rc != X86EMUL_CONTINUE)
1093                 goto done;
1094
1095         if (!c->has_seg_override)
1096                 set_seg_override(c, VCPU_SREG_DS);
1097
1098         if (!(!c->twobyte && c->b == 0x8d))
1099                 c->modrm_ea += seg_override_base(ctxt, ops, c);
1100
1101         if (c->ad_bytes != 8)
1102                 c->modrm_ea = (u32)c->modrm_ea;
1103
1104         if (c->rip_relative)
1105                 c->modrm_ea += c->eip;
1106
1107         /*
1108          * Decode and fetch the source operand: register, memory
1109          * or immediate.
1110          */
1111         switch (c->d & SrcMask) {
1112         case SrcNone:
1113                 break;
1114         case SrcReg:
1115                 decode_register_operand(&c->src, c, 0);
1116                 break;
1117         case SrcMem16:
1118                 c->src.bytes = 2;
1119                 goto srcmem_common;
1120         case SrcMem32:
1121                 c->src.bytes = 4;
1122                 goto srcmem_common;
1123         case SrcMem:
1124                 c->src.bytes = (c->d & ByteOp) ? 1 :
1125                                                            c->op_bytes;
1126                 /* Don't fetch the address for invlpg: it could be unmapped. */
1127                 if (c->twobyte && c->b == 0x01 && c->modrm_reg == 7)
1128                         break;
1129         srcmem_common:
1130                 /*
1131                  * For instructions with a ModR/M byte, switch to register
1132                  * access if Mod = 3.
1133                  */
1134                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1135                         c->src.type = OP_REG;
1136                         c->src.val = c->modrm_val;
1137                         c->src.ptr = c->modrm_ptr;
1138                         break;
1139                 }
1140                 c->src.type = OP_MEM;
1141                 c->src.ptr = (unsigned long *)c->modrm_ea;
1142                 c->src.val = 0;
1143                 break;
1144         case SrcImm:
1145         case SrcImmU:
1146                 c->src.type = OP_IMM;
1147                 c->src.ptr = (unsigned long *)c->eip;
1148                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1149                 if (c->src.bytes == 8)
1150                         c->src.bytes = 4;
1151                 /* NB. Immediates are sign-extended as necessary. */
1152                 switch (c->src.bytes) {
1153                 case 1:
1154                         c->src.val = insn_fetch(s8, 1, c->eip);
1155                         break;
1156                 case 2:
1157                         c->src.val = insn_fetch(s16, 2, c->eip);
1158                         break;
1159                 case 4:
1160                         c->src.val = insn_fetch(s32, 4, c->eip);
1161                         break;
1162                 }
1163                 if ((c->d & SrcMask) == SrcImmU) {
1164                         switch (c->src.bytes) {
1165                         case 1:
1166                                 c->src.val &= 0xff;
1167                                 break;
1168                         case 2:
1169                                 c->src.val &= 0xffff;
1170                                 break;
1171                         case 4:
1172                                 c->src.val &= 0xffffffff;
1173                                 break;
1174                         }
1175                 }
1176                 break;
1177         case SrcImmByte:
1178         case SrcImmUByte:
1179                 c->src.type = OP_IMM;
1180                 c->src.ptr = (unsigned long *)c->eip;
1181                 c->src.bytes = 1;
1182                 if ((c->d & SrcMask) == SrcImmByte)
1183                         c->src.val = insn_fetch(s8, 1, c->eip);
1184                 else
1185                         c->src.val = insn_fetch(u8, 1, c->eip);
1186                 break;
1187         case SrcAcc:
1188                 c->src.type = OP_REG;
1189                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1190                 c->src.ptr = &c->regs[VCPU_REGS_RAX];
1191                 switch (c->src.bytes) {
1192                         case 1:
1193                                 c->src.val = *(u8 *)c->src.ptr;
1194                                 break;
1195                         case 2:
1196                                 c->src.val = *(u16 *)c->src.ptr;
1197                                 break;
1198                         case 4:
1199                                 c->src.val = *(u32 *)c->src.ptr;
1200                                 break;
1201                         case 8:
1202                                 c->src.val = *(u64 *)c->src.ptr;
1203                                 break;
1204                 }
1205                 break;
1206         case SrcOne:
1207                 c->src.bytes = 1;
1208                 c->src.val = 1;
1209                 break;
1210         case SrcSI:
1211                 c->src.type = OP_MEM;
1212                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1213                 c->src.ptr = (unsigned long *)
1214                         register_address(c,  seg_override_base(ctxt, ops, c),
1215                                          c->regs[VCPU_REGS_RSI]);
1216                 c->src.val = 0;
1217                 break;
1218         case SrcImmFAddr:
1219                 c->src.type = OP_IMM;
1220                 c->src.ptr = (unsigned long *)c->eip;
1221                 c->src.bytes = c->op_bytes + 2;
1222                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
1223                 break;
1224         case SrcMemFAddr:
1225                 c->src.type = OP_MEM;
1226                 c->src.ptr = (unsigned long *)c->modrm_ea;
1227                 c->src.bytes = c->op_bytes + 2;
1228                 break;
1229         }
1230
1231         /*
1232          * Decode and fetch the second source operand: register, memory
1233          * or immediate.
1234          */
1235         switch (c->d & Src2Mask) {
1236         case Src2None:
1237                 break;
1238         case Src2CL:
1239                 c->src2.bytes = 1;
1240                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
1241                 break;
1242         case Src2ImmByte:
1243                 c->src2.type = OP_IMM;
1244                 c->src2.ptr = (unsigned long *)c->eip;
1245                 c->src2.bytes = 1;
1246                 c->src2.val = insn_fetch(u8, 1, c->eip);
1247                 break;
1248         case Src2One:
1249                 c->src2.bytes = 1;
1250                 c->src2.val = 1;
1251                 break;
1252         }
1253
1254         /* Decode and fetch the destination operand: register or memory. */
1255         switch (c->d & DstMask) {
1256         case ImplicitOps:
1257                 /* Special instructions do their own operand decoding. */
1258                 return 0;
1259         case DstReg:
1260                 decode_register_operand(&c->dst, c,
1261                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
1262                 break;
1263         case DstMem:
1264         case DstMem64:
1265                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1266                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1267                         c->dst.type = OP_REG;
1268                         c->dst.val = c->dst.orig_val = c->modrm_val;
1269                         c->dst.ptr = c->modrm_ptr;
1270                         break;
1271                 }
1272                 c->dst.type = OP_MEM;
1273                 c->dst.ptr = (unsigned long *)c->modrm_ea;
1274                 if ((c->d & DstMask) == DstMem64)
1275                         c->dst.bytes = 8;
1276                 else
1277                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1278                 c->dst.val = 0;
1279                 if (c->d & BitOp) {
1280                         unsigned long mask = ~(c->dst.bytes * 8 - 1);
1281
1282                         c->dst.ptr = (void *)c->dst.ptr +
1283                                                    (c->src.val & mask) / 8;
1284                 }
1285                 break;
1286         case DstAcc:
1287                 c->dst.type = OP_REG;
1288                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1289                 c->dst.ptr = &c->regs[VCPU_REGS_RAX];
1290                 switch (c->dst.bytes) {
1291                         case 1:
1292                                 c->dst.val = *(u8 *)c->dst.ptr;
1293                                 break;
1294                         case 2:
1295                                 c->dst.val = *(u16 *)c->dst.ptr;
1296                                 break;
1297                         case 4:
1298                                 c->dst.val = *(u32 *)c->dst.ptr;
1299                                 break;
1300                         case 8:
1301                                 c->dst.val = *(u64 *)c->dst.ptr;
1302                                 break;
1303                 }
1304                 c->dst.orig_val = c->dst.val;
1305                 break;
1306         case DstDI:
1307                 c->dst.type = OP_MEM;
1308                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1309                 c->dst.ptr = (unsigned long *)
1310                         register_address(c, es_base(ctxt, ops),
1311                                          c->regs[VCPU_REGS_RDI]);
1312                 c->dst.val = 0;
1313                 break;
1314         }
1315
1316 done:
1317         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
1318 }
1319
1320 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1321                          struct x86_emulate_ops *ops,
1322                          unsigned long addr, void *dest, unsigned size)
1323 {
1324         int rc;
1325         struct read_cache *mc = &ctxt->decode.mem_read;
1326         u32 err;
1327
1328         while (size) {
1329                 int n = min(size, 8u);
1330                 size -= n;
1331                 if (mc->pos < mc->end)
1332                         goto read_cached;
1333
1334                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
1335                                         ctxt->vcpu);
1336                 if (rc == X86EMUL_PROPAGATE_FAULT)
1337                         emulate_pf(ctxt, addr, err);
1338                 if (rc != X86EMUL_CONTINUE)
1339                         return rc;
1340                 mc->end += n;
1341
1342         read_cached:
1343                 memcpy(dest, mc->data + mc->pos, n);
1344                 mc->pos += n;
1345                 dest += n;
1346                 addr += n;
1347         }
1348         return X86EMUL_CONTINUE;
1349 }
1350
1351 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1352                            struct x86_emulate_ops *ops,
1353                            unsigned int size, unsigned short port,
1354                            void *dest)
1355 {
1356         struct read_cache *rc = &ctxt->decode.io_read;
1357
1358         if (rc->pos == rc->end) { /* refill pio read ahead */
1359                 struct decode_cache *c = &ctxt->decode;
1360                 unsigned int in_page, n;
1361                 unsigned int count = c->rep_prefix ?
1362                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
1363                 in_page = (ctxt->eflags & EFLG_DF) ?
1364                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
1365                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
1366                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1367                         count);
1368                 if (n == 0)
1369                         n = 1;
1370                 rc->pos = rc->end = 0;
1371                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
1372                         return 0;
1373                 rc->end = n * size;
1374         }
1375
1376         memcpy(dest, rc->data + rc->pos, size);
1377         rc->pos += size;
1378         return 1;
1379 }
1380
1381 static u32 desc_limit_scaled(struct desc_struct *desc)
1382 {
1383         u32 limit = get_desc_limit(desc);
1384
1385         return desc->g ? (limit << 12) | 0xfff : limit;
1386 }
1387
1388 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1389                                      struct x86_emulate_ops *ops,
1390                                      u16 selector, struct desc_ptr *dt)
1391 {
1392         if (selector & 1 << 2) {
1393                 struct desc_struct desc;
1394                 memset (dt, 0, sizeof *dt);
1395                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
1396                         return;
1397
1398                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1399                 dt->address = get_desc_base(&desc);
1400         } else
1401                 ops->get_gdt(dt, ctxt->vcpu);
1402 }
1403
1404 /* allowed just for 8 bytes segments */
1405 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1406                                    struct x86_emulate_ops *ops,
1407                                    u16 selector, struct desc_struct *desc)
1408 {
1409         struct desc_ptr dt;
1410         u16 index = selector >> 3;
1411         int ret;
1412         u32 err;
1413         ulong addr;
1414
1415         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1416
1417         if (dt.size < index * 8 + 7) {
1418                 emulate_gp(ctxt, selector & 0xfffc);
1419                 return X86EMUL_PROPAGATE_FAULT;
1420         }
1421         addr = dt.address + index * 8;
1422         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
1423         if (ret == X86EMUL_PROPAGATE_FAULT)
1424                 emulate_pf(ctxt, addr, err);
1425
1426        return ret;
1427 }
1428
1429 /* allowed just for 8 bytes segments */
1430 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1431                                     struct x86_emulate_ops *ops,
1432                                     u16 selector, struct desc_struct *desc)
1433 {
1434         struct desc_ptr dt;
1435         u16 index = selector >> 3;
1436         u32 err;
1437         ulong addr;
1438         int ret;
1439
1440         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1441
1442         if (dt.size < index * 8 + 7) {
1443                 emulate_gp(ctxt, selector & 0xfffc);
1444                 return X86EMUL_PROPAGATE_FAULT;
1445         }
1446
1447         addr = dt.address + index * 8;
1448         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
1449         if (ret == X86EMUL_PROPAGATE_FAULT)
1450                 emulate_pf(ctxt, addr, err);
1451
1452         return ret;
1453 }
1454
1455 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1456                                    struct x86_emulate_ops *ops,
1457                                    u16 selector, int seg)
1458 {
1459         struct desc_struct seg_desc;
1460         u8 dpl, rpl, cpl;
1461         unsigned err_vec = GP_VECTOR;
1462         u32 err_code = 0;
1463         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1464         int ret;
1465
1466         memset(&seg_desc, 0, sizeof seg_desc);
1467
1468         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1469             || ctxt->mode == X86EMUL_MODE_REAL) {
1470                 /* set real mode segment descriptor */
1471                 set_desc_base(&seg_desc, selector << 4);
1472                 set_desc_limit(&seg_desc, 0xffff);
1473                 seg_desc.type = 3;
1474                 seg_desc.p = 1;
1475                 seg_desc.s = 1;
1476                 goto load;
1477         }
1478
1479         /* NULL selector is not valid for TR, CS and SS */
1480         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1481             && null_selector)
1482                 goto exception;
1483
1484         /* TR should be in GDT only */
1485         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1486                 goto exception;
1487
1488         if (null_selector) /* for NULL selector skip all following checks */
1489                 goto load;
1490
1491         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
1492         if (ret != X86EMUL_CONTINUE)
1493                 return ret;
1494
1495         err_code = selector & 0xfffc;
1496         err_vec = GP_VECTOR;
1497
1498         /* can't load system descriptor into segment selecor */
1499         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1500                 goto exception;
1501
1502         if (!seg_desc.p) {
1503                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1504                 goto exception;
1505         }
1506
1507         rpl = selector & 3;
1508         dpl = seg_desc.dpl;
1509         cpl = ops->cpl(ctxt->vcpu);
1510
1511         switch (seg) {
1512         case VCPU_SREG_SS:
1513                 /*
1514                  * segment is not a writable data segment or segment
1515                  * selector's RPL != CPL or segment selector's RPL != CPL
1516                  */
1517                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1518                         goto exception;
1519                 break;
1520         case VCPU_SREG_CS:
1521                 if (!(seg_desc.type & 8))
1522                         goto exception;
1523
1524                 if (seg_desc.type & 4) {
1525                         /* conforming */
1526                         if (dpl > cpl)
1527                                 goto exception;
1528                 } else {
1529                         /* nonconforming */
1530                         if (rpl > cpl || dpl != cpl)
1531                                 goto exception;
1532                 }
1533                 /* CS(RPL) <- CPL */
1534                 selector = (selector & 0xfffc) | cpl;
1535                 break;
1536         case VCPU_SREG_TR:
1537                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1538                         goto exception;
1539                 break;
1540         case VCPU_SREG_LDTR:
1541                 if (seg_desc.s || seg_desc.type != 2)
1542                         goto exception;
1543                 break;
1544         default: /*  DS, ES, FS, or GS */
1545                 /*
1546                  * segment is not a data or readable code segment or
1547                  * ((segment is a data or nonconforming code segment)
1548                  * and (both RPL and CPL > DPL))
1549                  */
1550                 if ((seg_desc.type & 0xa) == 0x8 ||
1551                     (((seg_desc.type & 0xc) != 0xc) &&
1552                      (rpl > dpl && cpl > dpl)))
1553                         goto exception;
1554                 break;
1555         }
1556
1557         if (seg_desc.s) {
1558                 /* mark segment as accessed */
1559                 seg_desc.type |= 1;
1560                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1561                 if (ret != X86EMUL_CONTINUE)
1562                         return ret;
1563         }
1564 load:
1565         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1566         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
1567         return X86EMUL_CONTINUE;
1568 exception:
1569         emulate_exception(ctxt, err_vec, err_code, true);
1570         return X86EMUL_PROPAGATE_FAULT;
1571 }
1572
1573 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1574                             struct x86_emulate_ops *ops)
1575 {
1576         int rc;
1577         struct decode_cache *c = &ctxt->decode;
1578         u32 err;
1579
1580         switch (c->dst.type) {
1581         case OP_REG:
1582                 /* The 4-byte case *is* correct:
1583                  * in 64-bit mode we zero-extend.
1584                  */
1585                 switch (c->dst.bytes) {
1586                 case 1:
1587                         *(u8 *)c->dst.ptr = (u8)c->dst.val;
1588                         break;
1589                 case 2:
1590                         *(u16 *)c->dst.ptr = (u16)c->dst.val;
1591                         break;
1592                 case 4:
1593                         *c->dst.ptr = (u32)c->dst.val;
1594                         break;  /* 64b: zero-ext */
1595                 case 8:
1596                         *c->dst.ptr = c->dst.val;
1597                         break;
1598                 }
1599                 break;
1600         case OP_MEM:
1601                 if (c->lock_prefix)
1602                         rc = ops->cmpxchg_emulated(
1603                                         (unsigned long)c->dst.ptr,
1604                                         &c->dst.orig_val,
1605                                         &c->dst.val,
1606                                         c->dst.bytes,
1607                                         &err,
1608                                         ctxt->vcpu);
1609                 else
1610                         rc = ops->write_emulated(
1611                                         (unsigned long)c->dst.ptr,
1612                                         &c->dst.val,
1613                                         c->dst.bytes,
1614                                         &err,
1615                                         ctxt->vcpu);
1616                 if (rc == X86EMUL_PROPAGATE_FAULT)
1617                         emulate_pf(ctxt,
1618                                               (unsigned long)c->dst.ptr, err);
1619                 if (rc != X86EMUL_CONTINUE)
1620                         return rc;
1621                 break;
1622         case OP_NONE:
1623                 /* no writeback */
1624                 break;
1625         default:
1626                 break;
1627         }
1628         return X86EMUL_CONTINUE;
1629 }
1630
1631 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1632                                 struct x86_emulate_ops *ops)
1633 {
1634         struct decode_cache *c = &ctxt->decode;
1635
1636         c->dst.type  = OP_MEM;
1637         c->dst.bytes = c->op_bytes;
1638         c->dst.val = c->src.val;
1639         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1640         c->dst.ptr = (void *) register_address(c, ss_base(ctxt, ops),
1641                                                c->regs[VCPU_REGS_RSP]);
1642 }
1643
1644 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1645                        struct x86_emulate_ops *ops,
1646                        void *dest, int len)
1647 {
1648         struct decode_cache *c = &ctxt->decode;
1649         int rc;
1650
1651         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1652                                                        c->regs[VCPU_REGS_RSP]),
1653                            dest, len);
1654         if (rc != X86EMUL_CONTINUE)
1655                 return rc;
1656
1657         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1658         return rc;
1659 }
1660
1661 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1662                        struct x86_emulate_ops *ops,
1663                        void *dest, int len)
1664 {
1665         int rc;
1666         unsigned long val, change_mask;
1667         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1668         int cpl = ops->cpl(ctxt->vcpu);
1669
1670         rc = emulate_pop(ctxt, ops, &val, len);
1671         if (rc != X86EMUL_CONTINUE)
1672                 return rc;
1673
1674         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1675                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1676
1677         switch(ctxt->mode) {
1678         case X86EMUL_MODE_PROT64:
1679         case X86EMUL_MODE_PROT32:
1680         case X86EMUL_MODE_PROT16:
1681                 if (cpl == 0)
1682                         change_mask |= EFLG_IOPL;
1683                 if (cpl <= iopl)
1684                         change_mask |= EFLG_IF;
1685                 break;
1686         case X86EMUL_MODE_VM86:
1687                 if (iopl < 3) {
1688                         emulate_gp(ctxt, 0);
1689                         return X86EMUL_PROPAGATE_FAULT;
1690                 }
1691                 change_mask |= EFLG_IF;
1692                 break;
1693         default: /* real mode */
1694                 change_mask |= (EFLG_IOPL | EFLG_IF);
1695                 break;
1696         }
1697
1698         *(unsigned long *)dest =
1699                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1700
1701         return rc;
1702 }
1703
1704 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1705                               struct x86_emulate_ops *ops, int seg)
1706 {
1707         struct decode_cache *c = &ctxt->decode;
1708
1709         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1710
1711         emulate_push(ctxt, ops);
1712 }
1713
1714 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1715                              struct x86_emulate_ops *ops, int seg)
1716 {
1717         struct decode_cache *c = &ctxt->decode;
1718         unsigned long selector;
1719         int rc;
1720
1721         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1722         if (rc != X86EMUL_CONTINUE)
1723                 return rc;
1724
1725         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1726         return rc;
1727 }
1728
1729 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1730                           struct x86_emulate_ops *ops)
1731 {
1732         struct decode_cache *c = &ctxt->decode;
1733         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1734         int rc = X86EMUL_CONTINUE;
1735         int reg = VCPU_REGS_RAX;
1736
1737         while (reg <= VCPU_REGS_RDI) {
1738                 (reg == VCPU_REGS_RSP) ?
1739                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1740
1741                 emulate_push(ctxt, ops);
1742
1743                 rc = writeback(ctxt, ops);
1744                 if (rc != X86EMUL_CONTINUE)
1745                         return rc;
1746
1747                 ++reg;
1748         }
1749
1750         /* Disable writeback. */
1751         c->dst.type = OP_NONE;
1752
1753         return rc;
1754 }
1755
1756 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1757                         struct x86_emulate_ops *ops)
1758 {
1759         struct decode_cache *c = &ctxt->decode;
1760         int rc = X86EMUL_CONTINUE;
1761         int reg = VCPU_REGS_RDI;
1762
1763         while (reg >= VCPU_REGS_RAX) {
1764                 if (reg == VCPU_REGS_RSP) {
1765                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1766                                                         c->op_bytes);
1767                         --reg;
1768                 }
1769
1770                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1771                 if (rc != X86EMUL_CONTINUE)
1772                         break;
1773                 --reg;
1774         }
1775         return rc;
1776 }
1777
1778 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1779                              struct x86_emulate_ops *ops)
1780 {
1781         struct decode_cache *c = &ctxt->decode;
1782         int rc = X86EMUL_CONTINUE;
1783         unsigned long temp_eip = 0;
1784         unsigned long temp_eflags = 0;
1785         unsigned long cs = 0;
1786         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1787                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1788                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1789         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1790
1791         /* TODO: Add stack limit check */
1792
1793         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1794
1795         if (rc != X86EMUL_CONTINUE)
1796                 return rc;
1797
1798         if (temp_eip & ~0xffff) {
1799                 emulate_gp(ctxt, 0);
1800                 return X86EMUL_PROPAGATE_FAULT;
1801         }
1802
1803         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1804
1805         if (rc != X86EMUL_CONTINUE)
1806                 return rc;
1807
1808         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1809
1810         if (rc != X86EMUL_CONTINUE)
1811                 return rc;
1812
1813         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1814
1815         if (rc != X86EMUL_CONTINUE)
1816                 return rc;
1817
1818         c->eip = temp_eip;
1819
1820
1821         if (c->op_bytes == 4)
1822                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1823         else if (c->op_bytes == 2) {
1824                 ctxt->eflags &= ~0xffff;
1825                 ctxt->eflags |= temp_eflags;
1826         }
1827
1828         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1829         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1830
1831         return rc;
1832 }
1833
1834 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1835                                     struct x86_emulate_ops* ops)
1836 {
1837         switch(ctxt->mode) {
1838         case X86EMUL_MODE_REAL:
1839                 return emulate_iret_real(ctxt, ops);
1840         case X86EMUL_MODE_VM86:
1841         case X86EMUL_MODE_PROT16:
1842         case X86EMUL_MODE_PROT32:
1843         case X86EMUL_MODE_PROT64:
1844         default:
1845                 /* iret from protected mode unimplemented yet */
1846                 return X86EMUL_UNHANDLEABLE;
1847         }
1848 }
1849
1850 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1851                                 struct x86_emulate_ops *ops)
1852 {
1853         struct decode_cache *c = &ctxt->decode;
1854
1855         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1856 }
1857
1858 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1859 {
1860         struct decode_cache *c = &ctxt->decode;
1861         switch (c->modrm_reg) {
1862         case 0: /* rol */
1863                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1864                 break;
1865         case 1: /* ror */
1866                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1867                 break;
1868         case 2: /* rcl */
1869                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1870                 break;
1871         case 3: /* rcr */
1872                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1873                 break;
1874         case 4: /* sal/shl */
1875         case 6: /* sal/shl */
1876                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1877                 break;
1878         case 5: /* shr */
1879                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1880                 break;
1881         case 7: /* sar */
1882                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1883                 break;
1884         }
1885 }
1886
1887 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1888                                struct x86_emulate_ops *ops)
1889 {
1890         struct decode_cache *c = &ctxt->decode;
1891
1892         switch (c->modrm_reg) {
1893         case 0 ... 1:   /* test */
1894                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1895                 break;
1896         case 2: /* not */
1897                 c->dst.val = ~c->dst.val;
1898                 break;
1899         case 3: /* neg */
1900                 emulate_1op("neg", c->dst, ctxt->eflags);
1901                 break;
1902         default:
1903                 return 0;
1904         }
1905         return 1;
1906 }
1907
1908 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1909                                struct x86_emulate_ops *ops)
1910 {
1911         struct decode_cache *c = &ctxt->decode;
1912
1913         switch (c->modrm_reg) {
1914         case 0: /* inc */
1915                 emulate_1op("inc", c->dst, ctxt->eflags);
1916                 break;
1917         case 1: /* dec */
1918                 emulate_1op("dec", c->dst, ctxt->eflags);
1919                 break;
1920         case 2: /* call near abs */ {
1921                 long int old_eip;
1922                 old_eip = c->eip;
1923                 c->eip = c->src.val;
1924                 c->src.val = old_eip;
1925                 emulate_push(ctxt, ops);
1926                 break;
1927         }
1928         case 4: /* jmp abs */
1929                 c->eip = c->src.val;
1930                 break;
1931         case 6: /* push */
1932                 emulate_push(ctxt, ops);
1933                 break;
1934         }
1935         return X86EMUL_CONTINUE;
1936 }
1937
1938 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1939                                struct x86_emulate_ops *ops)
1940 {
1941         struct decode_cache *c = &ctxt->decode;
1942         u64 old = c->dst.orig_val64;
1943
1944         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1945             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1946                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1947                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1948                 ctxt->eflags &= ~EFLG_ZF;
1949         } else {
1950                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1951                         (u32) c->regs[VCPU_REGS_RBX];
1952
1953                 ctxt->eflags |= EFLG_ZF;
1954         }
1955         return X86EMUL_CONTINUE;
1956 }
1957
1958 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1959                            struct x86_emulate_ops *ops)
1960 {
1961         struct decode_cache *c = &ctxt->decode;
1962         int rc;
1963         unsigned long cs;
1964
1965         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1966         if (rc != X86EMUL_CONTINUE)
1967                 return rc;
1968         if (c->op_bytes == 4)
1969                 c->eip = (u32)c->eip;
1970         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1971         if (rc != X86EMUL_CONTINUE)
1972                 return rc;
1973         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1974         return rc;
1975 }
1976
1977 static inline void
1978 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1979                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1980                         struct desc_struct *ss)
1981 {
1982         memset(cs, 0, sizeof(struct desc_struct));
1983         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1984         memset(ss, 0, sizeof(struct desc_struct));
1985
1986         cs->l = 0;              /* will be adjusted later */
1987         set_desc_base(cs, 0);   /* flat segment */
1988         cs->g = 1;              /* 4kb granularity */
1989         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1990         cs->type = 0x0b;        /* Read, Execute, Accessed */
1991         cs->s = 1;
1992         cs->dpl = 0;            /* will be adjusted later */
1993         cs->p = 1;
1994         cs->d = 1;
1995
1996         set_desc_base(ss, 0);   /* flat segment */
1997         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1998         ss->g = 1;              /* 4kb granularity */
1999         ss->s = 1;
2000         ss->type = 0x03;        /* Read/Write, Accessed */
2001         ss->d = 1;              /* 32bit stack segment */
2002         ss->dpl = 0;
2003         ss->p = 1;
2004 }
2005
2006 static int
2007 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2008 {
2009         struct decode_cache *c = &ctxt->decode;
2010         struct desc_struct cs, ss;
2011         u64 msr_data;
2012         u16 cs_sel, ss_sel;
2013
2014         /* syscall is not available in real mode */
2015         if (ctxt->mode == X86EMUL_MODE_REAL ||
2016             ctxt->mode == X86EMUL_MODE_VM86) {
2017                 emulate_ud(ctxt);
2018                 return X86EMUL_PROPAGATE_FAULT;
2019         }
2020
2021         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2022
2023         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
2024         msr_data >>= 32;
2025         cs_sel = (u16)(msr_data & 0xfffc);
2026         ss_sel = (u16)(msr_data + 8);
2027
2028         if (is_long_mode(ctxt->vcpu)) {
2029                 cs.d = 0;
2030                 cs.l = 1;
2031         }
2032         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2033         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2034         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2035         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2036
2037         c->regs[VCPU_REGS_RCX] = c->eip;
2038         if (is_long_mode(ctxt->vcpu)) {
2039 #ifdef CONFIG_X86_64
2040                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
2041
2042                 ops->get_msr(ctxt->vcpu,
2043                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2044                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2045                 c->eip = msr_data;
2046
2047                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
2048                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2049 #endif
2050         } else {
2051                 /* legacy mode */
2052                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
2053                 c->eip = (u32)msr_data;
2054
2055                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2056         }
2057
2058         return X86EMUL_CONTINUE;
2059 }
2060
2061 static int
2062 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2063 {
2064         struct decode_cache *c = &ctxt->decode;
2065         struct desc_struct cs, ss;
2066         u64 msr_data;
2067         u16 cs_sel, ss_sel;
2068
2069         /* inject #GP if in real mode */
2070         if (ctxt->mode == X86EMUL_MODE_REAL) {
2071                 emulate_gp(ctxt, 0);
2072                 return X86EMUL_PROPAGATE_FAULT;
2073         }
2074
2075         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2076         * Therefore, we inject an #UD.
2077         */
2078         if (ctxt->mode == X86EMUL_MODE_PROT64) {
2079                 emulate_ud(ctxt);
2080                 return X86EMUL_PROPAGATE_FAULT;
2081         }
2082
2083         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2084
2085         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2086         switch (ctxt->mode) {
2087         case X86EMUL_MODE_PROT32:
2088                 if ((msr_data & 0xfffc) == 0x0) {
2089                         emulate_gp(ctxt, 0);
2090                         return X86EMUL_PROPAGATE_FAULT;
2091                 }
2092                 break;
2093         case X86EMUL_MODE_PROT64:
2094                 if (msr_data == 0x0) {
2095                         emulate_gp(ctxt, 0);
2096                         return X86EMUL_PROPAGATE_FAULT;
2097                 }
2098                 break;
2099         }
2100
2101         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2102         cs_sel = (u16)msr_data;
2103         cs_sel &= ~SELECTOR_RPL_MASK;
2104         ss_sel = cs_sel + 8;
2105         ss_sel &= ~SELECTOR_RPL_MASK;
2106         if (ctxt->mode == X86EMUL_MODE_PROT64
2107                 || is_long_mode(ctxt->vcpu)) {
2108                 cs.d = 0;
2109                 cs.l = 1;
2110         }
2111
2112         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2113         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2114         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2115         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2116
2117         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
2118         c->eip = msr_data;
2119
2120         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
2121         c->regs[VCPU_REGS_RSP] = msr_data;
2122
2123         return X86EMUL_CONTINUE;
2124 }
2125
2126 static int
2127 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2128 {
2129         struct decode_cache *c = &ctxt->decode;
2130         struct desc_struct cs, ss;
2131         u64 msr_data;
2132         int usermode;
2133         u16 cs_sel, ss_sel;
2134
2135         /* inject #GP if in real mode or Virtual 8086 mode */
2136         if (ctxt->mode == X86EMUL_MODE_REAL ||
2137             ctxt->mode == X86EMUL_MODE_VM86) {
2138                 emulate_gp(ctxt, 0);
2139                 return X86EMUL_PROPAGATE_FAULT;
2140         }
2141
2142         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2143
2144         if ((c->rex_prefix & 0x8) != 0x0)
2145                 usermode = X86EMUL_MODE_PROT64;
2146         else
2147                 usermode = X86EMUL_MODE_PROT32;
2148
2149         cs.dpl = 3;
2150         ss.dpl = 3;
2151         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2152         switch (usermode) {
2153         case X86EMUL_MODE_PROT32:
2154                 cs_sel = (u16)(msr_data + 16);
2155                 if ((msr_data & 0xfffc) == 0x0) {
2156                         emulate_gp(ctxt, 0);
2157                         return X86EMUL_PROPAGATE_FAULT;
2158                 }
2159                 ss_sel = (u16)(msr_data + 24);
2160                 break;
2161         case X86EMUL_MODE_PROT64:
2162                 cs_sel = (u16)(msr_data + 32);
2163                 if (msr_data == 0x0) {
2164                         emulate_gp(ctxt, 0);
2165                         return X86EMUL_PROPAGATE_FAULT;
2166                 }
2167                 ss_sel = cs_sel + 8;
2168                 cs.d = 0;
2169                 cs.l = 1;
2170                 break;
2171         }
2172         cs_sel |= SELECTOR_RPL_MASK;
2173         ss_sel |= SELECTOR_RPL_MASK;
2174
2175         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2176         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2177         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2178         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2179
2180         c->eip = c->regs[VCPU_REGS_RDX];
2181         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
2182
2183         return X86EMUL_CONTINUE;
2184 }
2185
2186 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
2187                               struct x86_emulate_ops *ops)
2188 {
2189         int iopl;
2190         if (ctxt->mode == X86EMUL_MODE_REAL)
2191                 return false;
2192         if (ctxt->mode == X86EMUL_MODE_VM86)
2193                 return true;
2194         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2195         return ops->cpl(ctxt->vcpu) > iopl;
2196 }
2197
2198 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2199                                             struct x86_emulate_ops *ops,
2200                                             u16 port, u16 len)
2201 {
2202         struct desc_struct tr_seg;
2203         int r;
2204         u16 io_bitmap_ptr;
2205         u8 perm, bit_idx = port & 0x7;
2206         unsigned mask = (1 << len) - 1;
2207
2208         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
2209         if (!tr_seg.p)
2210                 return false;
2211         if (desc_limit_scaled(&tr_seg) < 103)
2212                 return false;
2213         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
2214                           ctxt->vcpu, NULL);
2215         if (r != X86EMUL_CONTINUE)
2216                 return false;
2217         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2218                 return false;
2219         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
2220                           &perm, 1, ctxt->vcpu, NULL);
2221         if (r != X86EMUL_CONTINUE)
2222                 return false;
2223         if ((perm >> bit_idx) & mask)
2224                 return false;
2225         return true;
2226 }
2227
2228 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2229                                  struct x86_emulate_ops *ops,
2230                                  u16 port, u16 len)
2231 {
2232         if (emulator_bad_iopl(ctxt, ops))
2233                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
2234                         return false;
2235         return true;
2236 }
2237
2238 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2239                                 struct x86_emulate_ops *ops,
2240                                 struct tss_segment_16 *tss)
2241 {
2242         struct decode_cache *c = &ctxt->decode;
2243
2244         tss->ip = c->eip;
2245         tss->flag = ctxt->eflags;
2246         tss->ax = c->regs[VCPU_REGS_RAX];
2247         tss->cx = c->regs[VCPU_REGS_RCX];
2248         tss->dx = c->regs[VCPU_REGS_RDX];
2249         tss->bx = c->regs[VCPU_REGS_RBX];
2250         tss->sp = c->regs[VCPU_REGS_RSP];
2251         tss->bp = c->regs[VCPU_REGS_RBP];
2252         tss->si = c->regs[VCPU_REGS_RSI];
2253         tss->di = c->regs[VCPU_REGS_RDI];
2254
2255         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2256         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2257         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2258         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2259         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2260 }
2261
2262 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2263                                  struct x86_emulate_ops *ops,
2264                                  struct tss_segment_16 *tss)
2265 {
2266         struct decode_cache *c = &ctxt->decode;
2267         int ret;
2268
2269         c->eip = tss->ip;
2270         ctxt->eflags = tss->flag | 2;
2271         c->regs[VCPU_REGS_RAX] = tss->ax;
2272         c->regs[VCPU_REGS_RCX] = tss->cx;
2273         c->regs[VCPU_REGS_RDX] = tss->dx;
2274         c->regs[VCPU_REGS_RBX] = tss->bx;
2275         c->regs[VCPU_REGS_RSP] = tss->sp;
2276         c->regs[VCPU_REGS_RBP] = tss->bp;
2277         c->regs[VCPU_REGS_RSI] = tss->si;
2278         c->regs[VCPU_REGS_RDI] = tss->di;
2279
2280         /*
2281          * SDM says that segment selectors are loaded before segment
2282          * descriptors
2283          */
2284         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
2285         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2286         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2287         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2288         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2289
2290         /*
2291          * Now load segment descriptors. If fault happenes at this stage
2292          * it is handled in a context of new task
2293          */
2294         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
2295         if (ret != X86EMUL_CONTINUE)
2296                 return ret;
2297         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2298         if (ret != X86EMUL_CONTINUE)
2299                 return ret;
2300         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2301         if (ret != X86EMUL_CONTINUE)
2302                 return ret;
2303         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2304         if (ret != X86EMUL_CONTINUE)
2305                 return ret;
2306         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2307         if (ret != X86EMUL_CONTINUE)
2308                 return ret;
2309
2310         return X86EMUL_CONTINUE;
2311 }
2312
2313 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2314                           struct x86_emulate_ops *ops,
2315                           u16 tss_selector, u16 old_tss_sel,
2316                           ulong old_tss_base, struct desc_struct *new_desc)
2317 {
2318         struct tss_segment_16 tss_seg;
2319         int ret;
2320         u32 err, new_tss_base = get_desc_base(new_desc);
2321
2322         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2323                             &err);
2324         if (ret == X86EMUL_PROPAGATE_FAULT) {
2325                 /* FIXME: need to provide precise fault address */
2326                 emulate_pf(ctxt, old_tss_base, err);
2327                 return ret;
2328         }
2329
2330         save_state_to_tss16(ctxt, ops, &tss_seg);
2331
2332         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2333                              &err);
2334         if (ret == X86EMUL_PROPAGATE_FAULT) {
2335                 /* FIXME: need to provide precise fault address */
2336                 emulate_pf(ctxt, old_tss_base, err);
2337                 return ret;
2338         }
2339
2340         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2341                             &err);
2342         if (ret == X86EMUL_PROPAGATE_FAULT) {
2343                 /* FIXME: need to provide precise fault address */
2344                 emulate_pf(ctxt, new_tss_base, err);
2345                 return ret;
2346         }
2347
2348         if (old_tss_sel != 0xffff) {
2349                 tss_seg.prev_task_link = old_tss_sel;
2350
2351                 ret = ops->write_std(new_tss_base,
2352                                      &tss_seg.prev_task_link,
2353                                      sizeof tss_seg.prev_task_link,
2354                                      ctxt->vcpu, &err);
2355                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2356                         /* FIXME: need to provide precise fault address */
2357                         emulate_pf(ctxt, new_tss_base, err);
2358                         return ret;
2359                 }
2360         }
2361
2362         return load_state_from_tss16(ctxt, ops, &tss_seg);
2363 }
2364
2365 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2366                                 struct x86_emulate_ops *ops,
2367                                 struct tss_segment_32 *tss)
2368 {
2369         struct decode_cache *c = &ctxt->decode;
2370
2371         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
2372         tss->eip = c->eip;
2373         tss->eflags = ctxt->eflags;
2374         tss->eax = c->regs[VCPU_REGS_RAX];
2375         tss->ecx = c->regs[VCPU_REGS_RCX];
2376         tss->edx = c->regs[VCPU_REGS_RDX];
2377         tss->ebx = c->regs[VCPU_REGS_RBX];
2378         tss->esp = c->regs[VCPU_REGS_RSP];
2379         tss->ebp = c->regs[VCPU_REGS_RBP];
2380         tss->esi = c->regs[VCPU_REGS_RSI];
2381         tss->edi = c->regs[VCPU_REGS_RDI];
2382
2383         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2384         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2385         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2386         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2387         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
2388         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
2389         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2390 }
2391
2392 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2393                                  struct x86_emulate_ops *ops,
2394                                  struct tss_segment_32 *tss)
2395 {
2396         struct decode_cache *c = &ctxt->decode;
2397         int ret;
2398
2399         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
2400                 emulate_gp(ctxt, 0);
2401                 return X86EMUL_PROPAGATE_FAULT;
2402         }
2403         c->eip = tss->eip;
2404         ctxt->eflags = tss->eflags | 2;
2405         c->regs[VCPU_REGS_RAX] = tss->eax;
2406         c->regs[VCPU_REGS_RCX] = tss->ecx;
2407         c->regs[VCPU_REGS_RDX] = tss->edx;
2408         c->regs[VCPU_REGS_RBX] = tss->ebx;
2409         c->regs[VCPU_REGS_RSP] = tss->esp;
2410         c->regs[VCPU_REGS_RBP] = tss->ebp;
2411         c->regs[VCPU_REGS_RSI] = tss->esi;
2412         c->regs[VCPU_REGS_RDI] = tss->edi;
2413
2414         /*
2415          * SDM says that segment selectors are loaded before segment
2416          * descriptors
2417          */
2418         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2419         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2420         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2421         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2422         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2423         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2424         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2425
2426         /*
2427          * Now load segment descriptors. If fault happenes at this stage
2428          * it is handled in a context of new task
2429          */
2430         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2431         if (ret != X86EMUL_CONTINUE)
2432                 return ret;
2433         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2434         if (ret != X86EMUL_CONTINUE)
2435                 return ret;
2436         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2437         if (ret != X86EMUL_CONTINUE)
2438                 return ret;
2439         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2440         if (ret != X86EMUL_CONTINUE)
2441                 return ret;
2442         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2443         if (ret != X86EMUL_CONTINUE)
2444                 return ret;
2445         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2446         if (ret != X86EMUL_CONTINUE)
2447                 return ret;
2448         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2449         if (ret != X86EMUL_CONTINUE)
2450                 return ret;
2451
2452         return X86EMUL_CONTINUE;
2453 }
2454
2455 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2456                           struct x86_emulate_ops *ops,
2457                           u16 tss_selector, u16 old_tss_sel,
2458                           ulong old_tss_base, struct desc_struct *new_desc)
2459 {
2460         struct tss_segment_32 tss_seg;
2461         int ret;
2462         u32 err, new_tss_base = get_desc_base(new_desc);
2463
2464         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2465                             &err);
2466         if (ret == X86EMUL_PROPAGATE_FAULT) {
2467                 /* FIXME: need to provide precise fault address */
2468                 emulate_pf(ctxt, old_tss_base, err);
2469                 return ret;
2470         }
2471
2472         save_state_to_tss32(ctxt, ops, &tss_seg);
2473
2474         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2475                              &err);
2476         if (ret == X86EMUL_PROPAGATE_FAULT) {
2477                 /* FIXME: need to provide precise fault address */
2478                 emulate_pf(ctxt, old_tss_base, err);
2479                 return ret;
2480         }
2481
2482         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2483                             &err);
2484         if (ret == X86EMUL_PROPAGATE_FAULT) {
2485                 /* FIXME: need to provide precise fault address */
2486                 emulate_pf(ctxt, new_tss_base, err);
2487                 return ret;
2488         }
2489
2490         if (old_tss_sel != 0xffff) {
2491                 tss_seg.prev_task_link = old_tss_sel;
2492
2493                 ret = ops->write_std(new_tss_base,
2494                                      &tss_seg.prev_task_link,
2495                                      sizeof tss_seg.prev_task_link,
2496                                      ctxt->vcpu, &err);
2497                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2498                         /* FIXME: need to provide precise fault address */
2499                         emulate_pf(ctxt, new_tss_base, err);
2500                         return ret;
2501                 }
2502         }
2503
2504         return load_state_from_tss32(ctxt, ops, &tss_seg);
2505 }
2506
2507 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2508                                    struct x86_emulate_ops *ops,
2509                                    u16 tss_selector, int reason,
2510                                    bool has_error_code, u32 error_code)
2511 {
2512         struct desc_struct curr_tss_desc, next_tss_desc;
2513         int ret;
2514         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2515         ulong old_tss_base =
2516                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2517         u32 desc_limit;
2518
2519         /* FIXME: old_tss_base == ~0 ? */
2520
2521         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2522         if (ret != X86EMUL_CONTINUE)
2523                 return ret;
2524         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2525         if (ret != X86EMUL_CONTINUE)
2526                 return ret;
2527
2528         /* FIXME: check that next_tss_desc is tss */
2529
2530         if (reason != TASK_SWITCH_IRET) {
2531                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2532                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2533                         emulate_gp(ctxt, 0);
2534                         return X86EMUL_PROPAGATE_FAULT;
2535                 }
2536         }
2537
2538         desc_limit = desc_limit_scaled(&next_tss_desc);
2539         if (!next_tss_desc.p ||
2540             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2541              desc_limit < 0x2b)) {
2542                 emulate_ts(ctxt, tss_selector & 0xfffc);
2543                 return X86EMUL_PROPAGATE_FAULT;
2544         }
2545
2546         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2547                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2548                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2549                                          &curr_tss_desc);
2550         }
2551
2552         if (reason == TASK_SWITCH_IRET)
2553                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2554
2555         /* set back link to prev task only if NT bit is set in eflags
2556            note that old_tss_sel is not used afetr this point */
2557         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2558                 old_tss_sel = 0xffff;
2559
2560         if (next_tss_desc.type & 8)
2561                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2562                                      old_tss_base, &next_tss_desc);
2563         else
2564                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2565                                      old_tss_base, &next_tss_desc);
2566         if (ret != X86EMUL_CONTINUE)
2567                 return ret;
2568
2569         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2570                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2571
2572         if (reason != TASK_SWITCH_IRET) {
2573                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2574                 write_segment_descriptor(ctxt, ops, tss_selector,
2575                                          &next_tss_desc);
2576         }
2577
2578         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2579         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2580         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2581
2582         if (has_error_code) {
2583                 struct decode_cache *c = &ctxt->decode;
2584
2585                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2586                 c->lock_prefix = 0;
2587                 c->src.val = (unsigned long) error_code;
2588                 emulate_push(ctxt, ops);
2589         }
2590
2591         return ret;
2592 }
2593
2594 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2595                          struct x86_emulate_ops *ops,
2596                          u16 tss_selector, int reason,
2597                          bool has_error_code, u32 error_code)
2598 {
2599         struct decode_cache *c = &ctxt->decode;
2600         int rc;
2601
2602         c->eip = ctxt->eip;
2603         c->dst.type = OP_NONE;
2604
2605         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2606                                      has_error_code, error_code);
2607
2608         if (rc == X86EMUL_CONTINUE) {
2609                 rc = writeback(ctxt, ops);
2610                 if (rc == X86EMUL_CONTINUE)
2611                         ctxt->eip = c->eip;
2612         }
2613
2614         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2615 }
2616
2617 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2618                             int reg, struct operand *op)
2619 {
2620         struct decode_cache *c = &ctxt->decode;
2621         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2622
2623         register_address_increment(c, &c->regs[reg], df * op->bytes);
2624         op->ptr = (unsigned long *)register_address(c,  base, c->regs[reg]);
2625 }
2626
2627 int
2628 x86_emulate_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2629 {
2630         u64 msr_data;
2631         struct decode_cache *c = &ctxt->decode;
2632         int rc = X86EMUL_CONTINUE;
2633         int saved_dst_type = c->dst.type;
2634
2635         ctxt->decode.mem_read.pos = 0;
2636
2637         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2638                 emulate_ud(ctxt);
2639                 goto done;
2640         }
2641
2642         /* LOCK prefix is allowed only with some instructions */
2643         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2644                 emulate_ud(ctxt);
2645                 goto done;
2646         }
2647
2648         /* Privileged instruction can be executed only in CPL=0 */
2649         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2650                 emulate_gp(ctxt, 0);
2651                 goto done;
2652         }
2653
2654         if (c->rep_prefix && (c->d & String)) {
2655                 ctxt->restart = true;
2656                 /* All REP prefixes have the same first termination condition */
2657                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2658                 string_done:
2659                         ctxt->restart = false;
2660                         ctxt->eip = c->eip;
2661                         goto done;
2662                 }
2663                 /* The second termination condition only applies for REPE
2664                  * and REPNE. Test if the repeat string operation prefix is
2665                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2666                  * corresponding termination condition according to:
2667                  *      - if REPE/REPZ and ZF = 0 then done
2668                  *      - if REPNE/REPNZ and ZF = 1 then done
2669                  */
2670                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
2671                     (c->b == 0xae) || (c->b == 0xaf)) {
2672                         if ((c->rep_prefix == REPE_PREFIX) &&
2673                             ((ctxt->eflags & EFLG_ZF) == 0))
2674                                 goto string_done;
2675                         if ((c->rep_prefix == REPNE_PREFIX) &&
2676                             ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))
2677                                 goto string_done;
2678                 }
2679                 c->eip = ctxt->eip;
2680         }
2681
2682         if (c->src.type == OP_MEM) {
2683                 rc = read_emulated(ctxt, ops, (unsigned long)c->src.ptr,
2684                                         c->src.valptr, c->src.bytes);
2685                 if (rc != X86EMUL_CONTINUE)
2686                         goto done;
2687                 c->src.orig_val64 = c->src.val64;
2688         }
2689
2690         if (c->src2.type == OP_MEM) {
2691                 rc = read_emulated(ctxt, ops, (unsigned long)c->src2.ptr,
2692                                         &c->src2.val, c->src2.bytes);
2693                 if (rc != X86EMUL_CONTINUE)
2694                         goto done;
2695         }
2696
2697         if ((c->d & DstMask) == ImplicitOps)
2698                 goto special_insn;
2699
2700
2701         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
2702                 /* optimisation - avoid slow emulated read if Mov */
2703                 rc = read_emulated(ctxt, ops, (unsigned long)c->dst.ptr,
2704                                    &c->dst.val, c->dst.bytes);
2705                 if (rc != X86EMUL_CONTINUE)
2706                         goto done;
2707         }
2708         c->dst.orig_val = c->dst.val;
2709
2710 special_insn:
2711
2712         if (c->twobyte)
2713                 goto twobyte_insn;
2714
2715         switch (c->b) {
2716         case 0x00 ... 0x05:
2717               add:              /* add */
2718                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
2719                 break;
2720         case 0x06:              /* push es */
2721                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
2722                 break;
2723         case 0x07:              /* pop es */
2724                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
2725                 if (rc != X86EMUL_CONTINUE)
2726                         goto done;
2727                 break;
2728         case 0x08 ... 0x0d:
2729               or:               /* or */
2730                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2731                 break;
2732         case 0x0e:              /* push cs */
2733                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
2734                 break;
2735         case 0x10 ... 0x15:
2736               adc:              /* adc */
2737                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
2738                 break;
2739         case 0x16:              /* push ss */
2740                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
2741                 break;
2742         case 0x17:              /* pop ss */
2743                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
2744                 if (rc != X86EMUL_CONTINUE)
2745                         goto done;
2746                 break;
2747         case 0x18 ... 0x1d:
2748               sbb:              /* sbb */
2749                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
2750                 break;
2751         case 0x1e:              /* push ds */
2752                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
2753                 break;
2754         case 0x1f:              /* pop ds */
2755                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
2756                 if (rc != X86EMUL_CONTINUE)
2757                         goto done;
2758                 break;
2759         case 0x20 ... 0x25:
2760               and:              /* and */
2761                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
2762                 break;
2763         case 0x28 ... 0x2d:
2764               sub:              /* sub */
2765                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
2766                 break;
2767         case 0x30 ... 0x35:
2768               xor:              /* xor */
2769                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
2770                 break;
2771         case 0x38 ... 0x3d:
2772               cmp:              /* cmp */
2773                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2774                 break;
2775         case 0x40 ... 0x47: /* inc r16/r32 */
2776                 emulate_1op("inc", c->dst, ctxt->eflags);
2777                 break;
2778         case 0x48 ... 0x4f: /* dec r16/r32 */
2779                 emulate_1op("dec", c->dst, ctxt->eflags);
2780                 break;
2781         case 0x50 ... 0x57:  /* push reg */
2782                 emulate_push(ctxt, ops);
2783                 break;
2784         case 0x58 ... 0x5f: /* pop reg */
2785         pop_instruction:
2786                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
2787                 if (rc != X86EMUL_CONTINUE)
2788                         goto done;
2789                 break;
2790         case 0x60:      /* pusha */
2791                 rc = emulate_pusha(ctxt, ops);
2792                 if (rc != X86EMUL_CONTINUE)
2793                         goto done;
2794                 break;
2795         case 0x61:      /* popa */
2796                 rc = emulate_popa(ctxt, ops);
2797                 if (rc != X86EMUL_CONTINUE)
2798                         goto done;
2799                 break;
2800         case 0x63:              /* movsxd */
2801                 if (ctxt->mode != X86EMUL_MODE_PROT64)
2802                         goto cannot_emulate;
2803                 c->dst.val = (s32) c->src.val;
2804                 break;
2805         case 0x68: /* push imm */
2806         case 0x6a: /* push imm8 */
2807                 emulate_push(ctxt, ops);
2808                 break;
2809         case 0x6c:              /* insb */
2810         case 0x6d:              /* insw/insd */
2811                 c->dst.bytes = min(c->dst.bytes, 4u);
2812                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2813                                           c->dst.bytes)) {
2814                         emulate_gp(ctxt, 0);
2815                         goto done;
2816                 }
2817                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes,
2818                                      c->regs[VCPU_REGS_RDX], &c->dst.val))
2819                         goto done; /* IO is needed, skip writeback */
2820                 break;
2821         case 0x6e:              /* outsb */
2822         case 0x6f:              /* outsw/outsd */
2823                 c->src.bytes = min(c->src.bytes, 4u);
2824                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2825                                           c->src.bytes)) {
2826                         emulate_gp(ctxt, 0);
2827                         goto done;
2828                 }
2829                 ops->pio_out_emulated(c->src.bytes, c->regs[VCPU_REGS_RDX],
2830                                       &c->src.val, 1, ctxt->vcpu);
2831
2832                 c->dst.type = OP_NONE; /* nothing to writeback */
2833                 break;
2834         case 0x70 ... 0x7f: /* jcc (short) */
2835                 if (test_cc(c->b, ctxt->eflags))
2836                         jmp_rel(c, c->src.val);
2837                 break;
2838         case 0x80 ... 0x83:     /* Grp1 */
2839                 switch (c->modrm_reg) {
2840                 case 0:
2841                         goto add;
2842                 case 1:
2843                         goto or;
2844                 case 2:
2845                         goto adc;
2846                 case 3:
2847                         goto sbb;
2848                 case 4:
2849                         goto and;
2850                 case 5:
2851                         goto sub;
2852                 case 6:
2853                         goto xor;
2854                 case 7:
2855                         goto cmp;
2856                 }
2857                 break;
2858         case 0x84 ... 0x85:
2859         test:
2860                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
2861                 break;
2862         case 0x86 ... 0x87:     /* xchg */
2863         xchg:
2864                 /* Write back the register source. */
2865                 switch (c->dst.bytes) {
2866                 case 1:
2867                         *(u8 *) c->src.ptr = (u8) c->dst.val;
2868                         break;
2869                 case 2:
2870                         *(u16 *) c->src.ptr = (u16) c->dst.val;
2871                         break;
2872                 case 4:
2873                         *c->src.ptr = (u32) c->dst.val;
2874                         break;  /* 64b reg: zero-extend */
2875                 case 8:
2876                         *c->src.ptr = c->dst.val;
2877                         break;
2878                 }
2879                 /*
2880                  * Write back the memory destination with implicit LOCK
2881                  * prefix.
2882                  */
2883                 c->dst.val = c->src.val;
2884                 c->lock_prefix = 1;
2885                 break;
2886         case 0x88 ... 0x8b:     /* mov */
2887                 goto mov;
2888         case 0x8c:  /* mov r/m, sreg */
2889                 if (c->modrm_reg > VCPU_SREG_GS) {
2890                         emulate_ud(ctxt);
2891                         goto done;
2892                 }
2893                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
2894                 break;
2895         case 0x8d: /* lea r16/r32, m */
2896                 c->dst.val = c->modrm_ea;
2897                 break;
2898         case 0x8e: { /* mov seg, r/m16 */
2899                 uint16_t sel;
2900
2901                 sel = c->src.val;
2902
2903                 if (c->modrm_reg == VCPU_SREG_CS ||
2904                     c->modrm_reg > VCPU_SREG_GS) {
2905                         emulate_ud(ctxt);
2906                         goto done;
2907                 }
2908
2909                 if (c->modrm_reg == VCPU_SREG_SS)
2910                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2911
2912                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
2913
2914                 c->dst.type = OP_NONE;  /* Disable writeback. */
2915                 break;
2916         }
2917         case 0x8f:              /* pop (sole member of Grp1a) */
2918                 rc = emulate_grp1a(ctxt, ops);
2919                 if (rc != X86EMUL_CONTINUE)
2920                         goto done;
2921                 break;
2922         case 0x90: /* nop / xchg r8,rax */
2923                 if (c->dst.ptr == (unsigned long *)&c->regs[VCPU_REGS_RAX]) {
2924                         c->dst.type = OP_NONE;  /* nop */
2925                         break;
2926                 }
2927         case 0x91 ... 0x97: /* xchg reg,rax */
2928                 c->src.type = OP_REG;
2929                 c->src.bytes = c->op_bytes;
2930                 c->src.ptr = (unsigned long *) &c->regs[VCPU_REGS_RAX];
2931                 c->src.val = *(c->src.ptr);
2932                 goto xchg;
2933         case 0x9c: /* pushf */
2934                 c->src.val =  (unsigned long) ctxt->eflags;
2935                 emulate_push(ctxt, ops);
2936                 break;
2937         case 0x9d: /* popf */
2938                 c->dst.type = OP_REG;
2939                 c->dst.ptr = (unsigned long *) &ctxt->eflags;
2940                 c->dst.bytes = c->op_bytes;
2941                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
2942                 if (rc != X86EMUL_CONTINUE)
2943                         goto done;
2944                 break;
2945         case 0xa0 ... 0xa3:     /* mov */
2946         case 0xa4 ... 0xa5:     /* movs */
2947                 goto mov;
2948         case 0xa6 ... 0xa7:     /* cmps */
2949                 c->dst.type = OP_NONE; /* Disable writeback. */
2950                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.ptr, c->dst.ptr);
2951                 goto cmp;
2952         case 0xa8 ... 0xa9:     /* test ax, imm */
2953                 goto test;
2954         case 0xaa ... 0xab:     /* stos */
2955                 c->dst.val = c->regs[VCPU_REGS_RAX];
2956                 break;
2957         case 0xac ... 0xad:     /* lods */
2958                 goto mov;
2959         case 0xae ... 0xaf:     /* scas */
2960                 DPRINTF("Urk! I don't handle SCAS.\n");
2961                 goto cannot_emulate;
2962         case 0xb0 ... 0xbf: /* mov r, imm */
2963                 goto mov;
2964         case 0xc0 ... 0xc1:
2965                 emulate_grp2(ctxt);
2966                 break;
2967         case 0xc3: /* ret */
2968                 c->dst.type = OP_REG;
2969                 c->dst.ptr = &c->eip;
2970                 c->dst.bytes = c->op_bytes;
2971                 goto pop_instruction;
2972         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
2973         mov:
2974                 c->dst.val = c->src.val;
2975                 break;
2976         case 0xcb:              /* ret far */
2977                 rc = emulate_ret_far(ctxt, ops);
2978                 if (rc != X86EMUL_CONTINUE)
2979                         goto done;
2980                 break;
2981         case 0xcf:              /* iret */
2982                 rc = emulate_iret(ctxt, ops);
2983
2984                 if (rc != X86EMUL_CONTINUE)
2985                         goto done;
2986                 break;
2987         case 0xd0 ... 0xd1:     /* Grp2 */
2988                 c->src.val = 1;
2989                 emulate_grp2(ctxt);
2990                 break;
2991         case 0xd2 ... 0xd3:     /* Grp2 */
2992                 c->src.val = c->regs[VCPU_REGS_RCX];
2993                 emulate_grp2(ctxt);
2994                 break;
2995         case 0xe4:      /* inb */
2996         case 0xe5:      /* in */
2997                 goto do_io_in;
2998         case 0xe6: /* outb */
2999         case 0xe7: /* out */
3000                 goto do_io_out;
3001         case 0xe8: /* call (near) */ {
3002                 long int rel = c->src.val;
3003                 c->src.val = (unsigned long) c->eip;
3004                 jmp_rel(c, rel);
3005                 emulate_push(ctxt, ops);
3006                 break;
3007         }
3008         case 0xe9: /* jmp rel */
3009                 goto jmp;
3010         case 0xea: { /* jmp far */
3011                 unsigned short sel;
3012         jump_far:
3013                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3014
3015                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3016                         goto done;
3017
3018                 c->eip = 0;
3019                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3020                 break;
3021         }
3022         case 0xeb:
3023               jmp:              /* jmp rel short */
3024                 jmp_rel(c, c->src.val);
3025                 c->dst.type = OP_NONE; /* Disable writeback. */
3026                 break;
3027         case 0xec: /* in al,dx */
3028         case 0xed: /* in (e/r)ax,dx */
3029                 c->src.val = c->regs[VCPU_REGS_RDX];
3030         do_io_in:
3031                 c->dst.bytes = min(c->dst.bytes, 4u);
3032                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3033                         emulate_gp(ctxt, 0);
3034                         goto done;
3035                 }
3036                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3037                                      &c->dst.val))
3038                         goto done; /* IO is needed */
3039                 break;
3040         case 0xee: /* out dx,al */
3041         case 0xef: /* out dx,(e/r)ax */
3042                 c->src.val = c->regs[VCPU_REGS_RDX];
3043         do_io_out:
3044                 c->dst.bytes = min(c->dst.bytes, 4u);
3045                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3046                         emulate_gp(ctxt, 0);
3047                         goto done;
3048                 }
3049                 ops->pio_out_emulated(c->dst.bytes, c->src.val, &c->dst.val, 1,
3050                                       ctxt->vcpu);
3051                 c->dst.type = OP_NONE;  /* Disable writeback. */
3052                 break;
3053         case 0xf4:              /* hlt */
3054                 ctxt->vcpu->arch.halt_request = 1;
3055                 break;
3056         case 0xf5:      /* cmc */
3057                 /* complement carry flag from eflags reg */
3058                 ctxt->eflags ^= EFLG_CF;
3059                 c->dst.type = OP_NONE;  /* Disable writeback. */
3060                 break;
3061         case 0xf6 ... 0xf7:     /* Grp3 */
3062                 if (!emulate_grp3(ctxt, ops))
3063                         goto cannot_emulate;
3064                 break;
3065         case 0xf8: /* clc */
3066                 ctxt->eflags &= ~EFLG_CF;
3067                 c->dst.type = OP_NONE;  /* Disable writeback. */
3068                 break;
3069         case 0xfa: /* cli */
3070                 if (emulator_bad_iopl(ctxt, ops)) {
3071                         emulate_gp(ctxt, 0);
3072                         goto done;
3073                 } else {
3074                         ctxt->eflags &= ~X86_EFLAGS_IF;
3075                         c->dst.type = OP_NONE;  /* Disable writeback. */
3076                 }
3077                 break;
3078         case 0xfb: /* sti */
3079                 if (emulator_bad_iopl(ctxt, ops)) {
3080                         emulate_gp(ctxt, 0);
3081                         goto done;
3082                 } else {
3083                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3084                         ctxt->eflags |= X86_EFLAGS_IF;
3085                         c->dst.type = OP_NONE;  /* Disable writeback. */
3086                 }
3087                 break;
3088         case 0xfc: /* cld */
3089                 ctxt->eflags &= ~EFLG_DF;
3090                 c->dst.type = OP_NONE;  /* Disable writeback. */
3091                 break;
3092         case 0xfd: /* std */
3093                 ctxt->eflags |= EFLG_DF;
3094                 c->dst.type = OP_NONE;  /* Disable writeback. */
3095                 break;
3096         case 0xfe: /* Grp4 */
3097         grp45:
3098                 rc = emulate_grp45(ctxt, ops);
3099                 if (rc != X86EMUL_CONTINUE)
3100                         goto done;
3101                 break;
3102         case 0xff: /* Grp5 */
3103                 if (c->modrm_reg == 5)
3104                         goto jump_far;
3105                 goto grp45;
3106         default:
3107                 goto cannot_emulate;
3108         }
3109
3110 writeback:
3111         rc = writeback(ctxt, ops);
3112         if (rc != X86EMUL_CONTINUE)
3113                 goto done;
3114
3115         /*
3116          * restore dst type in case the decoding will be reused
3117          * (happens for string instruction )
3118          */
3119         c->dst.type = saved_dst_type;
3120
3121         if ((c->d & SrcMask) == SrcSI)
3122                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3123                                 VCPU_REGS_RSI, &c->src);
3124
3125         if ((c->d & DstMask) == DstDI)
3126                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3127                                 &c->dst);
3128
3129         if (c->rep_prefix && (c->d & String)) {
3130                 struct read_cache *rc = &ctxt->decode.io_read;
3131                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3132                 /*
3133                  * Re-enter guest when pio read ahead buffer is empty or,
3134                  * if it is not used, after each 1024 iteration.
3135                  */
3136                 if ((rc->end == 0 && !(c->regs[VCPU_REGS_RCX] & 0x3ff)) ||
3137                     (rc->end != 0 && rc->end == rc->pos))
3138                         ctxt->restart = false;
3139         }
3140         /*
3141          * reset read cache here in case string instruction is restared
3142          * without decoding
3143          */
3144         ctxt->decode.mem_read.end = 0;
3145         ctxt->eip = c->eip;
3146
3147 done:
3148         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3149
3150 twobyte_insn:
3151         switch (c->b) {
3152         case 0x01: /* lgdt, lidt, lmsw */
3153                 switch (c->modrm_reg) {
3154                         u16 size;
3155                         unsigned long address;
3156
3157                 case 0: /* vmcall */
3158                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3159                                 goto cannot_emulate;
3160
3161                         rc = kvm_fix_hypercall(ctxt->vcpu);
3162                         if (rc != X86EMUL_CONTINUE)
3163                                 goto done;
3164
3165                         /* Let the processor re-execute the fixed hypercall */
3166                         c->eip = ctxt->eip;
3167                         /* Disable writeback. */
3168                         c->dst.type = OP_NONE;
3169                         break;
3170                 case 2: /* lgdt */
3171                         rc = read_descriptor(ctxt, ops, c->src.ptr,
3172                                              &size, &address, c->op_bytes);
3173                         if (rc != X86EMUL_CONTINUE)
3174                                 goto done;
3175                         realmode_lgdt(ctxt->vcpu, size, address);
3176                         /* Disable writeback. */
3177                         c->dst.type = OP_NONE;
3178                         break;
3179                 case 3: /* lidt/vmmcall */
3180                         if (c->modrm_mod == 3) {
3181                                 switch (c->modrm_rm) {
3182                                 case 1:
3183                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3184                                         if (rc != X86EMUL_CONTINUE)
3185                                                 goto done;
3186                                         break;
3187                                 default:
3188                                         goto cannot_emulate;
3189                                 }
3190                         } else {
3191                                 rc = read_descriptor(ctxt, ops, c->src.ptr,
3192                                                      &size, &address,
3193                                                      c->op_bytes);
3194                                 if (rc != X86EMUL_CONTINUE)
3195                                         goto done;
3196                                 realmode_lidt(ctxt->vcpu, size, address);
3197                         }
3198                         /* Disable writeback. */
3199                         c->dst.type = OP_NONE;
3200                         break;
3201                 case 4: /* smsw */
3202                         c->dst.bytes = 2;
3203                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3204                         break;
3205                 case 6: /* lmsw */
3206                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0ful) |
3207                                     (c->src.val & 0x0f), ctxt->vcpu);
3208                         c->dst.type = OP_NONE;
3209                         break;
3210                 case 5: /* not defined */
3211                         emulate_ud(ctxt);
3212                         goto done;
3213                 case 7: /* invlpg*/
3214                         emulate_invlpg(ctxt->vcpu, c->modrm_ea);
3215                         /* Disable writeback. */
3216                         c->dst.type = OP_NONE;
3217                         break;
3218                 default:
3219                         goto cannot_emulate;
3220                 }
3221                 break;
3222         case 0x05:              /* syscall */
3223                 rc = emulate_syscall(ctxt, ops);
3224                 if (rc != X86EMUL_CONTINUE)
3225                         goto done;
3226                 else
3227                         goto writeback;
3228                 break;
3229         case 0x06:
3230                 emulate_clts(ctxt->vcpu);
3231                 c->dst.type = OP_NONE;
3232                 break;
3233         case 0x09:              /* wbinvd */
3234                 kvm_emulate_wbinvd(ctxt->vcpu);
3235                 c->dst.type = OP_NONE;
3236                 break;
3237         case 0x08:              /* invd */
3238         case 0x0d:              /* GrpP (prefetch) */
3239         case 0x18:              /* Grp16 (prefetch/nop) */
3240                 c->dst.type = OP_NONE;
3241                 break;
3242         case 0x20: /* mov cr, reg */
3243                 switch (c->modrm_reg) {
3244                 case 1:
3245                 case 5 ... 7:
3246                 case 9 ... 15:
3247                         emulate_ud(ctxt);
3248                         goto done;
3249                 }
3250                 c->regs[c->modrm_rm] = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3251                 c->dst.type = OP_NONE;  /* no writeback */
3252                 break;
3253         case 0x21: /* mov from dr to reg */
3254                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3255                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3256                         emulate_ud(ctxt);
3257                         goto done;
3258                 }
3259                 ops->get_dr(c->modrm_reg, &c->regs[c->modrm_rm], ctxt->vcpu);
3260                 c->dst.type = OP_NONE;  /* no writeback */
3261                 break;
3262         case 0x22: /* mov reg, cr */
3263                 if (ops->set_cr(c->modrm_reg, c->modrm_val, ctxt->vcpu)) {
3264                         emulate_gp(ctxt, 0);
3265                         goto done;
3266                 }
3267                 c->dst.type = OP_NONE;
3268                 break;
3269         case 0x23: /* mov from reg to dr */
3270                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3271                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3272                         emulate_ud(ctxt);
3273                         goto done;
3274                 }
3275
3276                 if (ops->set_dr(c->modrm_reg, c->regs[c->modrm_rm] &
3277                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3278                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3279                         /* #UD condition is already handled by the code above */
3280                         emulate_gp(ctxt, 0);
3281                         goto done;
3282                 }
3283
3284                 c->dst.type = OP_NONE;  /* no writeback */
3285                 break;
3286         case 0x30:
3287                 /* wrmsr */
3288                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3289                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3290                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3291                         emulate_gp(ctxt, 0);
3292                         goto done;
3293                 }
3294                 rc = X86EMUL_CONTINUE;
3295                 c->dst.type = OP_NONE;
3296                 break;
3297         case 0x32:
3298                 /* rdmsr */
3299                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3300                         emulate_gp(ctxt, 0);
3301                         goto done;
3302                 } else {
3303                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3304                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3305                 }
3306                 rc = X86EMUL_CONTINUE;
3307                 c->dst.type = OP_NONE;
3308                 break;
3309         case 0x34:              /* sysenter */
3310                 rc = emulate_sysenter(ctxt, ops);
3311                 if (rc != X86EMUL_CONTINUE)
3312                         goto done;
3313                 else
3314                         goto writeback;
3315                 break;
3316         case 0x35:              /* sysexit */
3317                 rc = emulate_sysexit(ctxt, ops);
3318                 if (rc != X86EMUL_CONTINUE)
3319                         goto done;
3320                 else
3321                         goto writeback;
3322                 break;
3323         case 0x40 ... 0x4f:     /* cmov */
3324                 c->dst.val = c->dst.orig_val = c->src.val;
3325                 if (!test_cc(c->b, ctxt->eflags))
3326                         c->dst.type = OP_NONE; /* no writeback */
3327                 break;
3328         case 0x80 ... 0x8f: /* jnz rel, etc*/
3329                 if (test_cc(c->b, ctxt->eflags))
3330                         jmp_rel(c, c->src.val);
3331                 c->dst.type = OP_NONE;
3332                 break;
3333         case 0xa0:        /* push fs */
3334                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3335                 break;
3336         case 0xa1:       /* pop fs */
3337                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3338                 if (rc != X86EMUL_CONTINUE)
3339                         goto done;
3340                 break;
3341         case 0xa3:
3342               bt:               /* bt */
3343                 c->dst.type = OP_NONE;
3344                 /* only subword offset */
3345                 c->src.val &= (c->dst.bytes << 3) - 1;
3346                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3347                 break;
3348         case 0xa4: /* shld imm8, r, r/m */
3349         case 0xa5: /* shld cl, r, r/m */
3350                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3351                 break;
3352         case 0xa8:      /* push gs */
3353                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3354                 break;
3355         case 0xa9:      /* pop gs */
3356                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3357                 if (rc != X86EMUL_CONTINUE)
3358                         goto done;
3359                 break;
3360         case 0xab:
3361               bts:              /* bts */
3362                 /* only subword offset */
3363                 c->src.val &= (c->dst.bytes << 3) - 1;
3364                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3365                 break;
3366         case 0xac: /* shrd imm8, r, r/m */
3367         case 0xad: /* shrd cl, r, r/m */
3368                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3369                 break;
3370         case 0xae:              /* clflush */
3371                 break;
3372         case 0xb0 ... 0xb1:     /* cmpxchg */
3373                 /*
3374                  * Save real source value, then compare EAX against
3375                  * destination.
3376                  */
3377                 c->src.orig_val = c->src.val;
3378                 c->src.val = c->regs[VCPU_REGS_RAX];
3379                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3380                 if (ctxt->eflags & EFLG_ZF) {
3381                         /* Success: write back to memory. */
3382                         c->dst.val = c->src.orig_val;
3383                 } else {
3384                         /* Failure: write the value we saw to EAX. */
3385                         c->dst.type = OP_REG;
3386                         c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3387                 }
3388                 break;
3389         case 0xb3:
3390               btr:              /* btr */
3391                 /* only subword offset */
3392                 c->src.val &= (c->dst.bytes << 3) - 1;
3393                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3394                 break;
3395         case 0xb6 ... 0xb7:     /* movzx */
3396                 c->dst.bytes = c->op_bytes;
3397                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3398                                                        : (u16) c->src.val;
3399                 break;
3400         case 0xba:              /* Grp8 */
3401                 switch (c->modrm_reg & 3) {
3402                 case 0:
3403                         goto bt;
3404                 case 1:
3405                         goto bts;
3406                 case 2:
3407                         goto btr;
3408                 case 3:
3409                         goto btc;
3410                 }
3411                 break;
3412         case 0xbb:
3413               btc:              /* btc */
3414                 /* only subword offset */
3415                 c->src.val &= (c->dst.bytes << 3) - 1;
3416                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3417                 break;
3418         case 0xbe ... 0xbf:     /* movsx */
3419                 c->dst.bytes = c->op_bytes;
3420                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3421                                                         (s16) c->src.val;
3422                 break;
3423         case 0xc3:              /* movnti */
3424                 c->dst.bytes = c->op_bytes;
3425                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3426                                                         (u64) c->src.val;
3427                 break;
3428         case 0xc7:              /* Grp9 (cmpxchg8b) */
3429                 rc = emulate_grp9(ctxt, ops);
3430                 if (rc != X86EMUL_CONTINUE)
3431                         goto done;
3432                 break;
3433         default:
3434                 goto cannot_emulate;
3435         }
3436         goto writeback;
3437
3438 cannot_emulate:
3439         DPRINTF("Cannot emulate %02x\n", c->b);
3440         return -1;
3441 }