drivers/cpufreq/exynos-cpufreq.h

   1 /*
   2  * Copyright (c) 2010 Samsung Electronics Co., Ltd.
   3  *              http://www.samsung.com
   4  *
   5  * EXYNOS - CPUFreq support
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10 */
  11
  12 enum cpufreq_level_index {
  13         L0, L1, L2, L3, L4,
  14         L5, L6, L7, L8, L9,
  15         L10, L11, L12, L13, L14,
  16         L15, L16, L17, L18, L19,
  17         L20,
  18 };
  19
  20 enum exynos_soc_type {
  21         EXYNOS_SOC_4210,
  22         EXYNOS_SOC_4212,
  23         EXYNOS_SOC_4412,
  24         EXYNOS_SOC_5250,
  25 };
  26
  27 #define APLL_FREQ(f, a0, a1, a2, a3, a4, a5, a6, a7, b0, b1, b2, m, p, s) \
  28         { \
  29                 .freq = (f) * 1000, \
  30                 .clk_div_cpu0 = ((a0) | (a1) << 4 | (a2) << 8 | (a3) << 12 | \
  31                         (a4) << 16 | (a5) << 20 | (a6) << 24 | (a7) << 28), \
  32                 .clk_div_cpu1 = (b0 << 0 | b1 << 4 | b2 << 8), \
  33                 .mps = ((m) << 16 | (p) << 8 | (s)), \
  34         }
  35
  36 struct apll_freq {
  37         unsigned int freq;
  38         u32 clk_div_cpu0;
  39         u32 clk_div_cpu1;
  40         u32 mps;
  41 };
  42
  43 struct exynos_dvfs_info {
  44         enum exynos_soc_type type;
  45         unsigned long   mpll_freq_khz;
  46         unsigned int    pll_safe_idx;
  47         struct clk      *cpu_clk;
  48         unsigned int    *volt_table;
  49         struct cpufreq_frequency_table  *freq_table;
  50         void (*set_freq)(unsigned int, unsigned int);
  51         bool (*need_apll_change)(unsigned int, unsigned int);
  52 };
  53
  54 #ifdef CONFIG_ARM_EXYNOS4210_CPUFREQ
  55 extern int exynos4210_cpufreq_init(struct exynos_dvfs_info *);
  56 #else
  57 static inline int exynos4210_cpufreq_init(struct exynos_dvfs_info *info)
  58 {
  59         return -EOPNOTSUPP;
  60 }
  61 #endif
  62 #ifdef CONFIG_ARM_EXYNOS4X12_CPUFREQ
  63 extern int exynos4x12_cpufreq_init(struct exynos_dvfs_info *);
  64 #else
  65 static inline int exynos4x12_cpufreq_init(struct exynos_dvfs_info *info)
  66 {
  67         return -EOPNOTSUPP;
  68 }
  69 #endif
  70 #ifdef CONFIG_ARM_EXYNOS5250_CPUFREQ
  71 extern int exynos5250_cpufreq_init(struct exynos_dvfs_info *);
  72 #else
  73 static inline int exynos5250_cpufreq_init(struct exynos_dvfs_info *info)
  74 {
  75         return -EOPNOTSUPP;
  76 }
  77 #endif
  78
  79 #include <plat/cpu.h>
  80 #include <mach/map.h>
  81
  82 #define EXYNOS4_CLKSRC_CPU                      (S5P_VA_CMU + 0x14200)
  83 #define EXYNOS4_CLKMUX_STATCPU                  (S5P_VA_CMU + 0x14400)
  84
  85 #define EXYNOS4_CLKDIV_CPU                      (S5P_VA_CMU + 0x14500)
  86 #define EXYNOS4_CLKDIV_CPU1                     (S5P_VA_CMU + 0x14504)
  87 #define EXYNOS4_CLKDIV_STATCPU                  (S5P_VA_CMU + 0x14600)
  88 #define EXYNOS4_CLKDIV_STATCPU1                 (S5P_VA_CMU + 0x14604)
  89
  90 #define EXYNOS4_CLKSRC_CPU_MUXCORE_SHIFT        (16)
  91 #define EXYNOS4_CLKMUX_STATCPU_MUXCORE_MASK     (0x7 << EXYNOS4_CLKSRC_CPU_MUXCORE_SHIFT)
  92
  93 #define EXYNOS5_APLL_LOCK                       (S5P_VA_CMU + 0x00000)
  94 #define EXYNOS5_APLL_CON0                       (S5P_VA_CMU + 0x00100)
  95 #define EXYNOS5_CLKMUX_STATCPU                  (S5P_VA_CMU + 0x00400)
  96 #define EXYNOS5_CLKDIV_CPU0                     (S5P_VA_CMU + 0x00500)
  97 #define EXYNOS5_CLKDIV_CPU1                     (S5P_VA_CMU + 0x00504)
  98 #define EXYNOS5_CLKDIV_STATCPU0                 (S5P_VA_CMU + 0x00600)
  99 #define EXYNOS5_CLKDIV_STATCPU1                 (S5P_VA_CMU + 0x00604)