drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include "intel_bios.h"
  35 #include <linux/io-mapping.h>
  36
  37 /* General customization:
  38  */
  39
  40 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  41
  42 #define DRIVER_NAME             "i915"
  43 #define DRIVER_DESC             "Intel Graphics"
  44 #define DRIVER_DATE             "20080730"
  45
  46 enum pipe {
  47         PIPE_A = 0,
  48         PIPE_B,
  49 };
  50
  51 enum plane {
  52         PLANE_A = 0,
  53         PLANE_B,
  54 };
  55
  56 #define I915_NUM_PIPE   2
  57
  58 /* Interface history:
  59  *
  60  * 1.1: Original.
  61  * 1.2: Add Power Management
  62  * 1.3: Add vblank support
  63  * 1.4: Fix cmdbuffer path, add heap destroy
  64  * 1.5: Add vblank pipe configuration
  65  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  66  *      - Support vertical blank on secondary display pipe
  67  */
  68 #define DRIVER_MAJOR            1
  69 #define DRIVER_MINOR            6
  70 #define DRIVER_PATCHLEVEL       0
  71
  72 #define WATCH_COHERENCY 0
  73 #define WATCH_BUF       0
  74 #define WATCH_EXEC      0
  75 #define WATCH_LRU       0
  76 #define WATCH_RELOC     0
  77 #define WATCH_INACTIVE  0
  78 #define WATCH_PWRITE    0
  79
  80 #define I915_GEM_PHYS_CURSOR_0 1
  81 #define I915_GEM_PHYS_CURSOR_1 2
  82 #define I915_GEM_PHYS_OVERLAY_REGS 3
  83 #define I915_MAX_PHYS_OBJECT (I915_GEM_PHYS_OVERLAY_REGS)
  84
  85 struct drm_i915_gem_phys_object {
  86         int id;
  87         struct page **page_list;
  88         drm_dma_handle_t *handle;
  89         struct drm_gem_object *cur_obj;
  90 };
  91
  92 typedef struct _drm_i915_ring_buffer {
  93         unsigned long Size;
  94         u8 *virtual_start;
  95         int head;
  96         int tail;
  97         int space;
  98         drm_local_map_t map;
  99         struct drm_gem_object *ring_obj;
 100 } drm_i915_ring_buffer_t;
 101
 102 struct mem_block {
 103         struct mem_block *next;
 104         struct mem_block *prev;
 105         int start;
 106         int size;
 107         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
 108 };
 109
 110 struct opregion_header;
 111 struct opregion_acpi;
 112 struct opregion_swsci;
 113 struct opregion_asle;
 114
 115 struct intel_opregion {
 116         struct opregion_header *header;
 117         struct opregion_acpi *acpi;
 118         struct opregion_swsci *swsci;
 119         struct opregion_asle *asle;
 120         int enabled;
 121 };
 122
 123 struct drm_i915_master_private {
 124         drm_local_map_t *sarea;
 125         struct _drm_i915_sarea *sarea_priv;
 126 };
 127 #define I915_FENCE_REG_NONE -1
 128
 129 struct drm_i915_fence_reg {
 130         struct drm_gem_object *obj;
 131 };
 132
 133 struct sdvo_device_mapping {
 134         u8 dvo_port;
 135         u8 slave_addr;
 136         u8 dvo_wiring;
 137         u8 initialized;
 138 };
 139
 140 struct drm_i915_error_state {
 141         u32 eir;
 142         u32 pgtbl_er;
 143         u32 pipeastat;
 144         u32 pipebstat;
 145         u32 ipeir;
 146         u32 ipehr;
 147         u32 instdone;
 148         u32 acthd;
 149         u32 instpm;
 150         u32 instps;
 151         u32 instdone1;
 152         u32 seqno;
 153         struct timeval time;
 154 };
 155
 156 struct drm_i915_display_funcs {
 157         void (*dpms)(struct drm_crtc *crtc, int mode);
 158         bool (*fbc_enabled)(struct drm_crtc *crtc);
 159         void (*enable_fbc)(struct drm_crtc *crtc, unsigned long interval);
 160         void (*disable_fbc)(struct drm_device *dev);
 161         int (*get_display_clock_speed)(struct drm_device *dev);
 162         int (*get_fifo_size)(struct drm_device *dev, int plane);
 163         void (*update_wm)(struct drm_device *dev, int planea_clock,
 164                           int planeb_clock, int sr_hdisplay, int pixel_size);
 165         /* clock updates for mode set */
 166         /* cursor updates */
 167         /* render clock increase/decrease */
 168         /* display clock increase/decrease */
 169         /* pll clock increase/decrease */
 170         /* clock gating init */
 171 };
 172
 173 typedef struct drm_i915_private {
 174         struct drm_device *dev;
 175
 176         int has_gem;
 177
 178         void __iomem *regs;
 179
 180         struct pci_dev *bridge_dev;
 181         drm_i915_ring_buffer_t ring;
 182
 183         drm_dma_handle_t *status_page_dmah;
 184         void *hw_status_page;
 185         dma_addr_t dma_status_page;
 186         uint32_t counter;
 187         unsigned int status_gfx_addr;
 188         drm_local_map_t hws_map;
 189         struct drm_gem_object *hws_obj;
 190         struct drm_gem_object *pwrctx;
 191
 192         struct resource mch_res;
 193
 194         unsigned int cpp;
 195         int back_offset;
 196         int front_offset;
 197         int current_page;
 198         int page_flipping;
 199
 200         wait_queue_head_t irq_queue;
 201         atomic_t irq_received;
 202         /** Protects user_irq_refcount and irq_mask_reg */
 203         spinlock_t user_irq_lock;
 204         /** Refcount for i915_user_irq_get() versus i915_user_irq_put(). */
 205         int user_irq_refcount;
 206         u32 trace_irq_seqno;
 207         /** Cached value of IMR to avoid reads in updating the bitfield */
 208         u32 irq_mask_reg;
 209         u32 pipestat[2];
 210         /** splitted irq regs for graphics and display engine on IGDNG,
 211             irq_mask_reg is still used for display irq. */
 212         u32 gt_irq_mask_reg;
 213         u32 gt_irq_enable_reg;
 214         u32 de_irq_enable_reg;
 215
 216         u32 hotplug_supported_mask;
 217         struct work_struct hotplug_work;
 218
 219         int tex_lru_log_granularity;
 220         int allow_batchbuffer;
 221         struct mem_block *agp_heap;
 222         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 223         int vblank_pipe;
 224
 225         /* For hangcheck timer */
 226 #define DRM_I915_HANGCHECK_PERIOD 75 /* in jiffies */
 227         struct timer_list hangcheck_timer;
 228         int hangcheck_count;
 229         uint32_t last_acthd;
 230
 231         bool cursor_needs_physical;
 232
 233         struct drm_mm vram;
 234
 235         unsigned long cfb_size;
 236         unsigned long cfb_pitch;
 237         int cfb_fence;
 238         int cfb_plane;
 239
 240         int irq_enabled;
 241
 242         struct intel_opregion opregion;
 243
 244         /* LVDS info */
 245         int backlight_duty_cycle;  /* restore backlight to this value */
 246         bool panel_wants_dither;
 247         struct drm_display_mode *panel_fixed_mode;
 248         struct drm_display_mode *lfp_lvds_vbt_mode; /* if any */
 249         struct drm_display_mode *sdvo_lvds_vbt_mode; /* if any */
 250
 251         /* Feature bits from the VBIOS */
 252         unsigned int int_tv_support:1;
 253         unsigned int lvds_dither:1;
 254         unsigned int lvds_vbt:1;
 255         unsigned int int_crt_support:1;
 256         unsigned int lvds_use_ssc:1;
 257         unsigned int edp_support:1;
 258         int lvds_ssc_freq;
 259
 260         struct notifier_block lid_notifier;
 261
 262         int crt_ddc_bus; /* -1 = unknown, else GPIO to use for CRT DDC */
 263         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 264         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 265         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 266
 267         unsigned int fsb_freq, mem_freq;
 268
 269         spinlock_t error_lock;
 270         struct drm_i915_error_state *first_error;
 271         struct work_struct error_work;
 272         struct workqueue_struct *wq;
 273
 274         /* Display functions */
 275         struct drm_i915_display_funcs display;
 276
 277         /* Register state */
 278         bool modeset_on_lid;
 279         u8 saveLBB;
 280         u32 saveDSPACNTR;
 281         u32 saveDSPBCNTR;
 282         u32 saveDSPARB;
 283         u32 saveRENDERSTANDBY;
 284         u32 savePWRCTXA;
 285         u32 saveHWS;
 286         u32 savePIPEACONF;
 287         u32 savePIPEBCONF;
 288         u32 savePIPEASRC;
 289         u32 savePIPEBSRC;
 290         u32 saveFPA0;
 291         u32 saveFPA1;
 292         u32 saveDPLL_A;
 293         u32 saveDPLL_A_MD;
 294         u32 saveHTOTAL_A;
 295         u32 saveHBLANK_A;
 296         u32 saveHSYNC_A;
 297         u32 saveVTOTAL_A;
 298         u32 saveVBLANK_A;
 299         u32 saveVSYNC_A;
 300         u32 saveBCLRPAT_A;
 301         u32 saveTRANS_HTOTAL_A;
 302         u32 saveTRANS_HBLANK_A;
 303         u32 saveTRANS_HSYNC_A;
 304         u32 saveTRANS_VTOTAL_A;
 305         u32 saveTRANS_VBLANK_A;
 306         u32 saveTRANS_VSYNC_A;
 307         u32 savePIPEASTAT;
 308         u32 saveDSPASTRIDE;
 309         u32 saveDSPASIZE;
 310         u32 saveDSPAPOS;
 311         u32 saveDSPAADDR;
 312         u32 saveDSPASURF;
 313         u32 saveDSPATILEOFF;
 314         u32 savePFIT_PGM_RATIOS;
 315         u32 saveBLC_HIST_CTL;
 316         u32 saveBLC_PWM_CTL;
 317         u32 saveBLC_PWM_CTL2;
 318         u32 saveBLC_CPU_PWM_CTL;
 319         u32 saveBLC_CPU_PWM_CTL2;
 320         u32 saveFPB0;
 321         u32 saveFPB1;
 322         u32 saveDPLL_B;
 323         u32 saveDPLL_B_MD;
 324         u32 saveHTOTAL_B;
 325         u32 saveHBLANK_B;
 326         u32 saveHSYNC_B;
 327         u32 saveVTOTAL_B;
 328         u32 saveVBLANK_B;
 329         u32 saveVSYNC_B;
 330         u32 saveBCLRPAT_B;
 331         u32 saveTRANS_HTOTAL_B;
 332         u32 saveTRANS_HBLANK_B;
 333         u32 saveTRANS_HSYNC_B;
 334         u32 saveTRANS_VTOTAL_B;
 335         u32 saveTRANS_VBLANK_B;
 336         u32 saveTRANS_VSYNC_B;
 337         u32 savePIPEBSTAT;
 338         u32 saveDSPBSTRIDE;
 339         u32 saveDSPBSIZE;
 340         u32 saveDSPBPOS;
 341         u32 saveDSPBADDR;
 342         u32 saveDSPBSURF;
 343         u32 saveDSPBTILEOFF;
 344         u32 saveVGA0;
 345         u32 saveVGA1;
 346         u32 saveVGA_PD;
 347         u32 saveVGACNTRL;
 348         u32 saveADPA;
 349         u32 saveLVDS;
 350         u32 savePP_ON_DELAYS;
 351         u32 savePP_OFF_DELAYS;
 352         u32 saveDVOA;
 353         u32 saveDVOB;
 354         u32 saveDVOC;
 355         u32 savePP_ON;
 356         u32 savePP_OFF;
 357         u32 savePP_CONTROL;
 358         u32 savePP_DIVISOR;
 359         u32 savePFIT_CONTROL;
 360         u32 save_palette_a[256];
 361         u32 save_palette_b[256];
 362         u32 saveDPFC_CB_BASE;
 363         u32 saveFBC_CFB_BASE;
 364         u32 saveFBC_LL_BASE;
 365         u32 saveFBC_CONTROL;
 366         u32 saveFBC_CONTROL2;
 367         u32 saveIER;
 368         u32 saveIIR;
 369         u32 saveIMR;
 370         u32 saveDEIER;
 371         u32 saveDEIMR;
 372         u32 saveGTIER;
 373         u32 saveGTIMR;
 374         u32 saveFDI_RXA_IMR;
 375         u32 saveFDI_RXB_IMR;
 376         u32 saveCACHE_MODE_0;
 377         u32 saveD_STATE;
 378         u32 saveDSPCLK_GATE_D;
 379         u32 saveMI_ARB_STATE;
 380         u32 saveSWF0[16];
 381         u32 saveSWF1[16];
 382         u32 saveSWF2[3];
 383         u8 saveMSR;
 384         u8 saveSR[8];
 385         u8 saveGR[25];
 386         u8 saveAR_INDEX;
 387         u8 saveAR[21];
 388         u8 saveDACMASK;
 389         u8 saveCR[37];
 390         uint64_t saveFENCE[16];
 391         u32 saveCURACNTR;
 392         u32 saveCURAPOS;
 393         u32 saveCURABASE;
 394         u32 saveCURBCNTR;
 395         u32 saveCURBPOS;
 396         u32 saveCURBBASE;
 397         u32 saveCURSIZE;
 398         u32 saveDP_B;
 399         u32 saveDP_C;
 400         u32 saveDP_D;
 401         u32 savePIPEA_GMCH_DATA_M;
 402         u32 savePIPEB_GMCH_DATA_M;
 403         u32 savePIPEA_GMCH_DATA_N;
 404         u32 savePIPEB_GMCH_DATA_N;
 405         u32 savePIPEA_DP_LINK_M;
 406         u32 savePIPEB_DP_LINK_M;
 407         u32 savePIPEA_DP_LINK_N;
 408         u32 savePIPEB_DP_LINK_N;
 409         u32 saveFDI_RXA_CTL;
 410         u32 saveFDI_TXA_CTL;
 411         u32 saveFDI_RXB_CTL;
 412         u32 saveFDI_TXB_CTL;
 413         u32 savePFA_CTL_1;
 414         u32 savePFB_CTL_1;
 415         u32 savePFA_WIN_SZ;
 416         u32 savePFB_WIN_SZ;
 417         u32 savePFA_WIN_POS;
 418         u32 savePFB_WIN_POS;
 419
 420         struct {
 421                 struct drm_mm gtt_space;
 422
 423                 struct io_mapping *gtt_mapping;
 424                 int gtt_mtrr;
 425
 426                 /**
 427                  * Membership on list of all loaded devices, used to evict
 428                  * inactive buffers under memory pressure.
 429                  *
 430                  * Modifications should only be done whilst holding the
 431                  * shrink_list_lock spinlock.
 432                  */
 433                 struct list_head shrink_list;
 434
 435                 /**
 436                  * List of objects currently involved in rendering from the
 437                  * ringbuffer.
 438                  *
 439                  * Includes buffers having the contents of their GPU caches
 440                  * flushed, not necessarily primitives.  last_rendering_seqno
 441                  * represents when the rendering involved will be completed.
 442                  *
 443                  * A reference is held on the buffer while on this list.
 444                  */
 445                 spinlock_t active_list_lock;
 446                 struct list_head active_list;
 447
 448                 /**
 449                  * List of objects which are not in the ringbuffer but which
 450                  * still have a write_domain which needs to be flushed before
 451                  * unbinding.
 452                  *
 453                  * last_rendering_seqno is 0 while an object is in this list.
 454                  *
 455                  * A reference is held on the buffer while on this list.
 456                  */
 457                 struct list_head flushing_list;
 458
 459                 /**
 460                  * LRU list of objects which are not in the ringbuffer and
 461                  * are ready to unbind, but are still in the GTT.
 462                  *
 463                  * last_rendering_seqno is 0 while an object is in this list.
 464                  *
 465                  * A reference is not held on the buffer while on this list,
 466                  * as merely being GTT-bound shouldn't prevent its being
 467                  * freed, and we'll pull it off the list in the free path.
 468                  */
 469                 struct list_head inactive_list;
 470
 471                 /** LRU list of objects with fence regs on them. */
 472                 struct list_head fence_list;
 473
 474                 /**
 475                  * List of breadcrumbs associated with GPU requests currently
 476                  * outstanding.
 477                  */
 478                 struct list_head request_list;
 479
 480                 /**
 481                  * We leave the user IRQ off as much as possible,
 482                  * but this means that requests will finish and never
 483                  * be retired once the system goes idle. Set a timer to
 484                  * fire periodically while the ring is running. When it
 485                  * fires, go retire requests.
 486                  */
 487                 struct delayed_work retire_work;
 488
 489                 uint32_t next_gem_seqno;
 490
 491                 /**
 492                  * Waiting sequence number, if any
 493                  */
 494                 uint32_t waiting_gem_seqno;
 495
 496                 /**
 497                  * Last seq seen at irq time
 498                  */
 499                 uint32_t irq_gem_seqno;
 500
 501                 /**
 502                  * Flag if the X Server, and thus DRM, is not currently in
 503                  * control of the device.
 504                  *
 505                  * This is set between LeaveVT and EnterVT.  It needs to be
 506                  * replaced with a semaphore.  It also needs to be
 507                  * transitioned away from for kernel modesetting.
 508                  */
 509                 int suspended;
 510
 511                 /**
 512                  * Flag if the hardware appears to be wedged.
 513                  *
 514                  * This is set when attempts to idle the device timeout.
 515                  * It prevents command submission from occuring and makes
 516                  * every pending request fail
 517                  */
 518                 atomic_t wedged;
 519
 520                 /** Bit 6 swizzling required for X tiling */
 521                 uint32_t bit_6_swizzle_x;
 522                 /** Bit 6 swizzling required for Y tiling */
 523                 uint32_t bit_6_swizzle_y;
 524
 525                 /* storage for physical objects */
 526                 struct drm_i915_gem_phys_object *phys_objs[I915_MAX_PHYS_OBJECT];
 527         } mm;
 528         struct sdvo_device_mapping sdvo_mappings[2];
 529         /* indicate whether the LVDS_BORDER should be enabled or not */
 530         unsigned int lvds_border_bits;
 531
 532         /* Reclocking support */
 533         bool render_reclock_avail;
 534         bool lvds_downclock_avail;
 535         struct work_struct idle_work;
 536         struct timer_list idle_timer;
 537         bool busy;
 538         u16 orig_clock;
 539 } drm_i915_private_t;
 540
 541 /** driver private structure attached to each drm_gem_object */
 542 struct drm_i915_gem_object {
 543         struct drm_gem_object *obj;
 544
 545         /** Current space allocated to this object in the GTT, if any. */
 546         struct drm_mm_node *gtt_space;
 547
 548         /** This object's place on the active/flushing/inactive lists */
 549         struct list_head list;
 550
 551         /** This object's place on the fenced object LRU */
 552         struct list_head fence_list;
 553
 554         /**
 555          * This is set if the object is on the active or flushing lists
 556          * (has pending rendering), and is not set if it's on inactive (ready
 557          * to be unbound).
 558          */
 559         int active;
 560
 561         /**
 562          * This is set if the object has been written to since last bound
 563          * to the GTT
 564          */
 565         int dirty;
 566
 567         /** AGP memory structure for our GTT binding. */
 568         DRM_AGP_MEM *agp_mem;
 569
 570         struct page **pages;
 571         int pages_refcount;
 572
 573         /**
 574          * Current offset of the object in GTT space.
 575          *
 576          * This is the same as gtt_space->start
 577          */
 578         uint32_t gtt_offset;
 579
 580         /**
 581          * Fake offset for use by mmap(2)
 582          */
 583         uint64_t mmap_offset;
 584
 585         /**
 586          * Fence register bits (if any) for this object.  Will be set
 587          * as needed when mapped into the GTT.
 588          * Protected by dev->struct_mutex.
 589          */
 590         int fence_reg;
 591
 592         /** How many users have pinned this object in GTT space */
 593         int pin_count;
 594
 595         /** Breadcrumb of last rendering to the buffer. */
 596         uint32_t last_rendering_seqno;
 597
 598         /** Current tiling mode for the object. */
 599         uint32_t tiling_mode;
 600         uint32_t stride;
 601
 602         /** Record of address bit 17 of each page at last unbind. */
 603         long *bit_17;
 604
 605         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 606         uint32_t agp_type;
 607
 608         /**
 609          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 610          * flags which individual pages are valid.
 611          */
 612         uint8_t *page_cpu_valid;
 613
 614         /** User space pin count and filp owning the pin */
 615         uint32_t user_pin_count;
 616         struct drm_file *pin_filp;
 617
 618         /** for phy allocated objects */
 619         struct drm_i915_gem_phys_object *phys_obj;
 620
 621         /**
 622          * Used for checking the object doesn't appear more than once
 623          * in an execbuffer object list.
 624          */
 625         int in_execbuffer;
 626
 627         /**
 628          * Advice: are the backing pages purgeable?
 629          */
 630         int madv;
 631 };
 632
 633 /**
 634  * Request queue structure.
 635  *
 636  * The request queue allows us to note sequence numbers that have been emitted
 637  * and may be associated with active buffers to be retired.
 638  *
 639  * By keeping this list, we can avoid having to do questionable
 640  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 641  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 642  */
 643 struct drm_i915_gem_request {
 644         /** GEM sequence number associated with this request. */
 645         uint32_t seqno;
 646
 647         /** Time at which this request was emitted, in jiffies. */
 648         unsigned long emitted_jiffies;
 649
 650         /** global list entry for this request */
 651         struct list_head list;
 652
 653         /** file_priv list entry for this request */
 654         struct list_head client_list;
 655 };
 656
 657 struct drm_i915_file_private {
 658         struct {
 659                 struct list_head request_list;
 660         } mm;
 661 };
 662
 663 enum intel_chip_family {
 664         CHIP_I8XX = 0x01,
 665         CHIP_I9XX = 0x02,
 666         CHIP_I915 = 0x04,
 667         CHIP_I965 = 0x08,
 668 };
 669
 670 extern struct drm_ioctl_desc i915_ioctls[];
 671 extern int i915_max_ioctl;
 672 extern unsigned int i915_fbpercrtc;
 673 extern unsigned int i915_powersave;
 674
 675 extern void i915_save_display(struct drm_device *dev);
 676 extern void i915_restore_display(struct drm_device *dev);
 677 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 678 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 679
 680                                 /* i915_dma.c */
 681 extern void i915_kernel_lost_context(struct drm_device * dev);
 682 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 683 extern int i915_driver_unload(struct drm_device *);
 684 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 685 extern void i915_driver_lastclose(struct drm_device * dev);
 686 extern void i915_driver_preclose(struct drm_device *dev,
 687                                  struct drm_file *file_priv);
 688 extern void i915_driver_postclose(struct drm_device *dev,
 689                                   struct drm_file *file_priv);
 690 extern int i915_driver_device_is_agp(struct drm_device * dev);
 691 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 692                               unsigned long arg);
 693 extern int i915_emit_box(struct drm_device *dev,
 694                          struct drm_clip_rect *boxes,
 695                          int i, int DR1, int DR4);
 696 extern int i965_reset(struct drm_device *dev, u8 flags);
 697
 698 /* i915_irq.c */
 699 void i915_hangcheck_elapsed(unsigned long data);
 700 extern int i915_irq_emit(struct drm_device *dev, void *data,
 701                          struct drm_file *file_priv);
 702 extern int i915_irq_wait(struct drm_device *dev, void *data,
 703                          struct drm_file *file_priv);
 704 void i915_user_irq_get(struct drm_device *dev);
 705 void i915_trace_irq_get(struct drm_device *dev, u32 seqno);
 706 void i915_user_irq_put(struct drm_device *dev);
 707 extern void i915_enable_interrupt (struct drm_device *dev);
 708
 709 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
 710 extern void i915_driver_irq_preinstall(struct drm_device * dev);
 711 extern int i915_driver_irq_postinstall(struct drm_device *dev);
 712 extern void i915_driver_irq_uninstall(struct drm_device * dev);
 713 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
 714                                 struct drm_file *file_priv);
 715 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
 716                                 struct drm_file *file_priv);
 717 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
 718 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
 719 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
 720 extern u32 gm45_get_vblank_counter(struct drm_device *dev, int crtc);
 721 extern int i915_vblank_swap(struct drm_device *dev, void *data,
 722                             struct drm_file *file_priv);
 723 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
 724
 725 void
 726 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 727
 728 void
 729 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 730
 731
 732 /* i915_mem.c */
 733 extern int i915_mem_alloc(struct drm_device *dev, void *data,
 734                           struct drm_file *file_priv);
 735 extern int i915_mem_free(struct drm_device *dev, void *data,
 736                          struct drm_file *file_priv);
 737 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
 738                               struct drm_file *file_priv);
 739 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
 740                                  struct drm_file *file_priv);
 741 extern void i915_mem_takedown(struct mem_block **heap);
 742 extern void i915_mem_release(struct drm_device * dev,
 743                              struct drm_file *file_priv, struct mem_block *heap);
 744 /* i915_gem.c */
 745 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
 746                         struct drm_file *file_priv);
 747 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
 748                           struct drm_file *file_priv);
 749 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
 750                          struct drm_file *file_priv);
 751 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
 752                           struct drm_file *file_priv);
 753 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
 754                         struct drm_file *file_priv);
 755 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
 756                         struct drm_file *file_priv);
 757 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
 758                               struct drm_file *file_priv);
 759 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
 760                              struct drm_file *file_priv);
 761 int i915_gem_execbuffer(struct drm_device *dev, void *data,
 762                         struct drm_file *file_priv);
 763 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
 764                        struct drm_file *file_priv);
 765 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
 766                          struct drm_file *file_priv);
 767 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
 768                         struct drm_file *file_priv);
 769 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
 770                             struct drm_file *file_priv);
 771 int i915_gem_madvise_ioctl(struct drm_device *dev, void *data,
 772                            struct drm_file *file_priv);
 773 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
 774                            struct drm_file *file_priv);
 775 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
 776                            struct drm_file *file_priv);
 777 int i915_gem_set_tiling(struct drm_device *dev, void *data,
 778                         struct drm_file *file_priv);
 779 int i915_gem_get_tiling(struct drm_device *dev, void *data,
 780                         struct drm_file *file_priv);
 781 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
 782                                 struct drm_file *file_priv);
 783 void i915_gem_load(struct drm_device *dev);
 784 int i915_gem_init_object(struct drm_gem_object *obj);
 785 void i915_gem_free_object(struct drm_gem_object *obj);
 786 int i915_gem_object_pin(struct drm_gem_object *obj, uint32_t alignment);
 787 void i915_gem_object_unpin(struct drm_gem_object *obj);
 788 int i915_gem_object_unbind(struct drm_gem_object *obj);
 789 void i915_gem_release_mmap(struct drm_gem_object *obj);
 790 void i915_gem_lastclose(struct drm_device *dev);
 791 uint32_t i915_get_gem_seqno(struct drm_device *dev);
 792 bool i915_seqno_passed(uint32_t seq1, uint32_t seq2);
 793 int i915_gem_object_get_fence_reg(struct drm_gem_object *obj);
 794 int i915_gem_object_put_fence_reg(struct drm_gem_object *obj);
 795 void i915_gem_retire_requests(struct drm_device *dev);
 796 void i915_gem_retire_work_handler(struct work_struct *work);
 797 void i915_gem_clflush_object(struct drm_gem_object *obj);
 798 int i915_gem_object_set_domain(struct drm_gem_object *obj,
 799                                uint32_t read_domains,
 800                                uint32_t write_domain);
 801 int i915_gem_init_ringbuffer(struct drm_device *dev);
 802 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
 803 int i915_gem_do_init(struct drm_device *dev, unsigned long start,
 804                      unsigned long end);
 805 int i915_gem_idle(struct drm_device *dev);
 806 int i915_lp_ring_sync(struct drm_device *dev);
 807 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
 808 int i915_gem_object_set_to_gtt_domain(struct drm_gem_object *obj,
 809                                       int write);
 810 int i915_gem_attach_phys_object(struct drm_device *dev,
 811                                 struct drm_gem_object *obj, int id);
 812 void i915_gem_detach_phys_object(struct drm_device *dev,
 813                                  struct drm_gem_object *obj);
 814 void i915_gem_free_all_phys_object(struct drm_device *dev);
 815 int i915_gem_object_get_pages(struct drm_gem_object *obj);
 816 void i915_gem_object_put_pages(struct drm_gem_object *obj);
 817 void i915_gem_release(struct drm_device * dev, struct drm_file *file_priv);
 818
 819 void i915_gem_shrinker_init(void);
 820 void i915_gem_shrinker_exit(void);
 821
 822 /* i915_gem_tiling.c */
 823 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
 824 void i915_gem_object_do_bit_17_swizzle(struct drm_gem_object *obj);
 825 void i915_gem_object_save_bit_17_swizzle(struct drm_gem_object *obj);
 826
 827 /* i915_gem_debug.c */
 828 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 829                           const char *where, uint32_t mark);
 830 #if WATCH_INACTIVE
 831 void i915_verify_inactive(struct drm_device *dev, char *file, int line);
 832 #else
 833 #define i915_verify_inactive(dev, file, line)
 834 #endif
 835 void i915_gem_object_check_coherency(struct drm_gem_object *obj, int handle);
 836 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 837                           const char *where, uint32_t mark);
 838 void i915_dump_lru(struct drm_device *dev, const char *where);
 839
 840 /* i915_debugfs.c */
 841 int i915_debugfs_init(struct drm_minor *minor);
 842 void i915_debugfs_cleanup(struct drm_minor *minor);
 843
 844 /* i915_suspend.c */
 845 extern int i915_save_state(struct drm_device *dev);
 846 extern int i915_restore_state(struct drm_device *dev);
 847
 848 /* i915_suspend.c */
 849 extern int i915_save_state(struct drm_device *dev);
 850 extern int i915_restore_state(struct drm_device *dev);
 851
 852 #ifdef CONFIG_ACPI
 853 /* i915_opregion.c */
 854 extern int intel_opregion_init(struct drm_device *dev, int resume);
 855 extern void intel_opregion_free(struct drm_device *dev, int suspend);
 856 extern void opregion_asle_intr(struct drm_device *dev);
 857 extern void opregion_enable_asle(struct drm_device *dev);
 858 #else
 859 static inline int intel_opregion_init(struct drm_device *dev, int resume) { return 0; }
 860 static inline void intel_opregion_free(struct drm_device *dev, int suspend) { return; }
 861 static inline void opregion_asle_intr(struct drm_device *dev) { return; }
 862 static inline void opregion_enable_asle(struct drm_device *dev) { return; }
 863 #endif
 864
 865 /* modesetting */
 866 extern void intel_modeset_init(struct drm_device *dev);
 867 extern void intel_modeset_cleanup(struct drm_device *dev);
 868 extern int intel_modeset_vga_set_state(struct drm_device *dev, bool state);
 869 extern void i8xx_disable_fbc(struct drm_device *dev);
 870 extern void g4x_disable_fbc(struct drm_device *dev);
 871
 872 /**
 873  * Lock test for when it's just for synchronization of ring access.
 874  *
 875  * In that case, we don't need to do it when GEM is initialized as nobody else
 876  * has access to the ring.
 877  */
 878 #define RING_LOCK_TEST_WITH_RETURN(dev, file_priv) do {                 \
 879         if (((drm_i915_private_t *)dev->dev_private)->ring.ring_obj == NULL) \
 880                 LOCK_TEST_WITH_RETURN(dev, file_priv);                  \
 881 } while (0)
 882
 883 #define I915_READ(reg)          readl(dev_priv->regs + (reg))
 884 #define I915_WRITE(reg, val)     writel(val, dev_priv->regs + (reg))
 885 #define I915_READ16(reg)        readw(dev_priv->regs + (reg))
 886 #define I915_WRITE16(reg, val)  writel(val, dev_priv->regs + (reg))
 887 #define I915_READ8(reg)         readb(dev_priv->regs + (reg))
 888 #define I915_WRITE8(reg, val)   writeb(val, dev_priv->regs + (reg))
 889 #define I915_WRITE64(reg, val)  writeq(val, dev_priv->regs + (reg))
 890 #define I915_READ64(reg)        readq(dev_priv->regs + (reg))
 891 #define POSTING_READ(reg)       (void)I915_READ(reg)
 892
 893 #define I915_VERBOSE 0
 894
 895 #define RING_LOCALS     volatile unsigned int *ring_virt__;
 896
 897 #define BEGIN_LP_RING(n) do {                                           \
 898         int bytes__ = 4*(n);                                            \
 899         if (I915_VERBOSE) DRM_DEBUG("BEGIN_LP_RING(%d)\n", (n));        \
 900         /* a wrap must occur between instructions so pad beforehand */  \
 901         if (unlikely (dev_priv->ring.tail + bytes__ > dev_priv->ring.Size)) \
 902                 i915_wrap_ring(dev);                                    \
 903         if (unlikely (dev_priv->ring.space < bytes__))                  \
 904                 i915_wait_ring(dev, bytes__, __func__);                 \
 905         ring_virt__ = (unsigned int *)                                  \
 906                 (dev_priv->ring.virtual_start + dev_priv->ring.tail);   \
 907         dev_priv->ring.tail += bytes__;                                 \
 908         dev_priv->ring.tail &= dev_priv->ring.Size - 1;                 \
 909         dev_priv->ring.space -= bytes__;                                \
 910 } while (0)
 911
 912 #define OUT_RING(n) do {                                                \
 913         if (I915_VERBOSE) DRM_DEBUG("   OUT_RING %x\n", (int)(n));      \
 914         *ring_virt__++ = (n);                                           \
 915 } while (0)
 916
 917 #define ADVANCE_LP_RING() do {                                          \
 918         if (I915_VERBOSE)                                               \
 919                 DRM_DEBUG("ADVANCE_LP_RING %x\n", dev_priv->ring.tail); \
 920         I915_WRITE(PRB0_TAIL, dev_priv->ring.tail);                     \
 921 } while(0)
 922
 923 /**
 924  * Reads a dword out of the status page, which is written to from the command
 925  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
 926  * MI_STORE_DATA_IMM.
 927  *
 928  * The following dwords have a reserved meaning:
 929  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
 930  * 0x04: ring 0 head pointer
 931  * 0x05: ring 1 head pointer (915-class)
 932  * 0x06: ring 2 head pointer (915-class)
 933  * 0x10-0x1b: Context status DWords (GM45)
 934  * 0x1f: Last written status offset. (GM45)
 935  *
 936  * The area from dword 0x20 to 0x3ff is available for driver usage.
 937  */
 938 #define READ_HWSP(dev_priv, reg)  (((volatile u32*)(dev_priv->hw_status_page))[reg])
 939 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
 940 #define I915_GEM_HWS_INDEX              0x20
 941 #define I915_BREADCRUMB_INDEX           0x21
 942
 943 extern int i915_wrap_ring(struct drm_device * dev);
 944 extern int i915_wait_ring(struct drm_device * dev, int n, const char *caller);
 945
 946 #define IS_I830(dev) ((dev)->pci_device == 0x3577)
 947 #define IS_845G(dev) ((dev)->pci_device == 0x2562)
 948 #define IS_I85X(dev) ((dev)->pci_device == 0x3582)
 949 #define IS_I865G(dev) ((dev)->pci_device == 0x2572)
 950
 951 #define IS_I915G(dev) ((dev)->pci_device == 0x2582 || (dev)->pci_device == 0x258a)
 952 #define IS_I915GM(dev) ((dev)->pci_device == 0x2592)
 953 #define IS_I945G(dev) ((dev)->pci_device == 0x2772)
 954 #define IS_I945GM(dev) ((dev)->pci_device == 0x27A2 ||\
 955                         (dev)->pci_device == 0x27AE)
 956 #define IS_I965G(dev) ((dev)->pci_device == 0x2972 || \
 957                        (dev)->pci_device == 0x2982 || \
 958                        (dev)->pci_device == 0x2992 || \
 959                        (dev)->pci_device == 0x29A2 || \
 960                        (dev)->pci_device == 0x2A02 || \
 961                        (dev)->pci_device == 0x2A12 || \
 962                        (dev)->pci_device == 0x2A42 || \
 963                        (dev)->pci_device == 0x2E02 || \
 964                        (dev)->pci_device == 0x2E12 || \
 965                        (dev)->pci_device == 0x2E22 || \
 966                        (dev)->pci_device == 0x2E32 || \
 967                        (dev)->pci_device == 0x2E42 || \
 968                        (dev)->pci_device == 0x0042 || \
 969                        (dev)->pci_device == 0x0046)
 970
 971 #define IS_I965GM(dev) ((dev)->pci_device == 0x2A02 || \
 972                         (dev)->pci_device == 0x2A12)
 973
 974 #define IS_GM45(dev) ((dev)->pci_device == 0x2A42)
 975
 976 #define IS_G4X(dev) ((dev)->pci_device == 0x2E02 || \
 977                      (dev)->pci_device == 0x2E12 || \
 978                      (dev)->pci_device == 0x2E22 || \
 979                      (dev)->pci_device == 0x2E32 || \
 980                      (dev)->pci_device == 0x2E42 || \
 981                      IS_GM45(dev))
 982
 983 #define IS_IGDG(dev) ((dev)->pci_device == 0xa001)
 984 #define IS_IGDGM(dev) ((dev)->pci_device == 0xa011)
 985 #define IS_IGD(dev) (IS_IGDG(dev) || IS_IGDGM(dev))
 986
 987 #define IS_G33(dev)    ((dev)->pci_device == 0x29C2 ||  \
 988                         (dev)->pci_device == 0x29B2 ||  \
 989                         (dev)->pci_device == 0x29D2 ||  \
 990                         (IS_IGD(dev)))
 991
 992 #define IS_IGDNG_D(dev) ((dev)->pci_device == 0x0042)
 993 #define IS_IGDNG_M(dev) ((dev)->pci_device == 0x0046)
 994 #define IS_IGDNG(dev)   (IS_IGDNG_D(dev) || IS_IGDNG_M(dev))
 995
 996 #define IS_I9XX(dev) (IS_I915G(dev) || IS_I915GM(dev) || IS_I945G(dev) || \
 997                       IS_I945GM(dev) || IS_I965G(dev) || IS_G33(dev) || \
 998                       IS_IGDNG(dev))
 999
1000 #define IS_MOBILE(dev) (IS_I830(dev) || IS_I85X(dev) || IS_I915GM(dev) || \
1001                         IS_I945GM(dev) || IS_I965GM(dev) || IS_GM45(dev) || \
1002                         IS_IGD(dev) || IS_IGDNG_M(dev))
1003
1004 #define I915_NEED_GFX_HWS(dev) (IS_G33(dev) || IS_GM45(dev) || IS_G4X(dev) || \
1005                                 IS_IGDNG(dev))
1006 /* With the 945 and later, Y tiling got adjusted so that it was 32 128-byte
1007  * rows, which changed the alignment requirements and fence programming.
1008  */
1009 #define HAS_128_BYTE_Y_TILING(dev) (IS_I9XX(dev) && !(IS_I915G(dev) || \
1010                                                       IS_I915GM(dev)))
1011 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev) || IS_IGDNG(dev))
1012 #define SUPPORTS_INTEGRATED_DP(dev)     (IS_G4X(dev) || IS_IGDNG(dev))
1013 #define SUPPORTS_EDP(dev)               (IS_IGDNG_M(dev))
1014 #define I915_HAS_HOTPLUG(dev) (IS_I945G(dev) || IS_I945GM(dev) || IS_G33(dev) || IS_I965G(dev))
1015 /* dsparb controlled by hw only */
1016 #define DSPARB_HWCONTROL(dev) (IS_G4X(dev) || IS_IGDNG(dev))
1017
1018 #define HAS_FW_BLC(dev) (IS_I9XX(dev) || IS_G4X(dev) || IS_IGDNG(dev))
1019 #define HAS_PIPE_CXSR(dev) (IS_G4X(dev) || IS_IGDNG(dev))
1020 #define I915_HAS_FBC(dev) (IS_MOBILE(dev) && \
1021                            (IS_I9XX(dev) || IS_GM45(dev)) && \
1022                            !IS_IGD(dev) && \
1023                            !IS_IGDNG(dev))
1024 #define I915_HAS_RC6(dev) (IS_I965GM(dev) || IS_GM45(dev) || IS_IGDNG_M(dev))
1025
1026 #define PRIMARY_RINGBUFFER_SIZE         (128*1024)
1027
1028 #endif