drivers/net/dsa/mv88e6xxx.c

   1 /*
   2  * net/dsa/mv88e6xxx.c - Marvell 88e6xxx switch chip support
   3  * Copyright (c) 2008 Marvell Semiconductor
   4  *
   5  * Copyright (c) 2015 CMC Electronics, Inc.
   6  *      Added support for VLAN Table Unit operations
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  */
  13
  14 #include <linux/delay.h>
  15 #include <linux/etherdevice.h>
  16 #include <linux/ethtool.h>
  17 #include <linux/if_bridge.h>
  18 #include <linux/jiffies.h>
  19 #include <linux/list.h>
  20 #include <linux/module.h>
  21 #include <linux/netdevice.h>
  22 #include <linux/phy.h>
  23 #include <net/dsa.h>
  24 #include <net/switchdev.h>
  25 #include "mv88e6xxx.h"
  26
  27 /* If the switch's ADDR[4:0] strap pins are strapped to zero, it will
  28  * use all 32 SMI bus addresses on its SMI bus, and all switch registers
  29  * will be directly accessible on some {device address,register address}
  30  * pair.  If the ADDR[4:0] pins are not strapped to zero, the switch
  31  * will only respond to SMI transactions to that specific address, and
  32  * an indirect addressing mechanism needs to be used to access its
  33  * registers.
  34  */
  35 static int mv88e6xxx_reg_wait_ready(struct mii_bus *bus, int sw_addr)
  36 {
  37         int ret;
  38         int i;
  39
  40         for (i = 0; i < 16; i++) {
  41                 ret = mdiobus_read_nested(bus, sw_addr, SMI_CMD);
  42                 if (ret < 0)
  43                         return ret;
  44
  45                 if ((ret & SMI_CMD_BUSY) == 0)
  46                         return 0;
  47         }
  48
  49         return -ETIMEDOUT;
  50 }
  51
  52 int __mv88e6xxx_reg_read(struct mii_bus *bus, int sw_addr, int addr, int reg)
  53 {
  54         int ret;
  55
  56         if (sw_addr == 0)
  57                 return mdiobus_read_nested(bus, addr, reg);
  58
  59         /* Wait for the bus to become free. */
  60         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
  61         if (ret < 0)
  62                 return ret;
  63
  64         /* Transmit the read command. */
  65         ret = mdiobus_write_nested(bus, sw_addr, SMI_CMD,
  66                                    SMI_CMD_OP_22_READ | (addr << 5) | reg);
  67         if (ret < 0)
  68                 return ret;
  69
  70         /* Wait for the read command to complete. */
  71         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
  72         if (ret < 0)
  73                 return ret;
  74
  75         /* Read the data. */
  76         ret = mdiobus_read_nested(bus, sw_addr, SMI_DATA);
  77         if (ret < 0)
  78                 return ret;
  79
  80         return ret & 0xffff;
  81 }
  82
  83 /* Must be called with SMI mutex held */
  84 static int _mv88e6xxx_reg_read(struct dsa_switch *ds, int addr, int reg)
  85 {
  86         struct mii_bus *bus = dsa_host_dev_to_mii_bus(ds->master_dev);
  87         int ret;
  88
  89         if (bus == NULL)
  90                 return -EINVAL;
  91
  92         ret = __mv88e6xxx_reg_read(bus, ds->pd->sw_addr, addr, reg);
  93         if (ret < 0)
  94                 return ret;
  95
  96         dev_dbg(ds->master_dev, "<- addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
  97                 addr, reg, ret);
  98
  99         return ret;
 100 }
 101
 102 int mv88e6xxx_reg_read(struct dsa_switch *ds, int addr, int reg)
 103 {
 104         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 105         int ret;
 106
 107         mutex_lock(&ps->smi_mutex);
 108         ret = _mv88e6xxx_reg_read(ds, addr, reg);
 109         mutex_unlock(&ps->smi_mutex);
 110
 111         return ret;
 112 }
 113
 114 int __mv88e6xxx_reg_write(struct mii_bus *bus, int sw_addr, int addr,
 115                           int reg, u16 val)
 116 {
 117         int ret;
 118
 119         if (sw_addr == 0)
 120                 return mdiobus_write_nested(bus, addr, reg, val);
 121
 122         /* Wait for the bus to become free. */
 123         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
 124         if (ret < 0)
 125                 return ret;
 126
 127         /* Transmit the data to write. */
 128         ret = mdiobus_write_nested(bus, sw_addr, SMI_DATA, val);
 129         if (ret < 0)
 130                 return ret;
 131
 132         /* Transmit the write command. */
 133         ret = mdiobus_write_nested(bus, sw_addr, SMI_CMD,
 134                                    SMI_CMD_OP_22_WRITE | (addr << 5) | reg);
 135         if (ret < 0)
 136                 return ret;
 137
 138         /* Wait for the write command to complete. */
 139         ret = mv88e6xxx_reg_wait_ready(bus, sw_addr);
 140         if (ret < 0)
 141                 return ret;
 142
 143         return 0;
 144 }
 145
 146 /* Must be called with SMI mutex held */
 147 static int _mv88e6xxx_reg_write(struct dsa_switch *ds, int addr, int reg,
 148                                 u16 val)
 149 {
 150         struct mii_bus *bus = dsa_host_dev_to_mii_bus(ds->master_dev);
 151
 152         if (bus == NULL)
 153                 return -EINVAL;
 154
 155         dev_dbg(ds->master_dev, "-> addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 156                 addr, reg, val);
 157
 158         return __mv88e6xxx_reg_write(bus, ds->pd->sw_addr, addr, reg, val);
 159 }
 160
 161 int mv88e6xxx_reg_write(struct dsa_switch *ds, int addr, int reg, u16 val)
 162 {
 163         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 164         int ret;
 165
 166         mutex_lock(&ps->smi_mutex);
 167         ret = _mv88e6xxx_reg_write(ds, addr, reg, val);
 168         mutex_unlock(&ps->smi_mutex);
 169
 170         return ret;
 171 }
 172
 173 int mv88e6xxx_set_addr_direct(struct dsa_switch *ds, u8 *addr)
 174 {
 175         REG_WRITE(REG_GLOBAL, GLOBAL_MAC_01, (addr[0] << 8) | addr[1]);
 176         REG_WRITE(REG_GLOBAL, GLOBAL_MAC_23, (addr[2] << 8) | addr[3]);
 177         REG_WRITE(REG_GLOBAL, GLOBAL_MAC_45, (addr[4] << 8) | addr[5]);
 178
 179         return 0;
 180 }
 181
 182 int mv88e6xxx_set_addr_indirect(struct dsa_switch *ds, u8 *addr)
 183 {
 184         int i;
 185         int ret;
 186
 187         for (i = 0; i < 6; i++) {
 188                 int j;
 189
 190                 /* Write the MAC address byte. */
 191                 REG_WRITE(REG_GLOBAL2, GLOBAL2_SWITCH_MAC,
 192                           GLOBAL2_SWITCH_MAC_BUSY | (i << 8) | addr[i]);
 193
 194                 /* Wait for the write to complete. */
 195                 for (j = 0; j < 16; j++) {
 196                         ret = REG_READ(REG_GLOBAL2, GLOBAL2_SWITCH_MAC);
 197                         if ((ret & GLOBAL2_SWITCH_MAC_BUSY) == 0)
 198                                 break;
 199                 }
 200                 if (j == 16)
 201                         return -ETIMEDOUT;
 202         }
 203
 204         return 0;
 205 }
 206
 207 /* Must be called with SMI mutex held */
 208 static int _mv88e6xxx_phy_read(struct dsa_switch *ds, int addr, int regnum)
 209 {
 210         if (addr >= 0)
 211                 return _mv88e6xxx_reg_read(ds, addr, regnum);
 212         return 0xffff;
 213 }
 214
 215 /* Must be called with SMI mutex held */
 216 static int _mv88e6xxx_phy_write(struct dsa_switch *ds, int addr, int regnum,
 217                                 u16 val)
 218 {
 219         if (addr >= 0)
 220                 return _mv88e6xxx_reg_write(ds, addr, regnum, val);
 221         return 0;
 222 }
 223
 224 #ifdef CONFIG_NET_DSA_MV88E6XXX_NEED_PPU
 225 static int mv88e6xxx_ppu_disable(struct dsa_switch *ds)
 226 {
 227         int ret;
 228         unsigned long timeout;
 229
 230         ret = REG_READ(REG_GLOBAL, GLOBAL_CONTROL);
 231         REG_WRITE(REG_GLOBAL, GLOBAL_CONTROL,
 232                   ret & ~GLOBAL_CONTROL_PPU_ENABLE);
 233
 234         timeout = jiffies + 1 * HZ;
 235         while (time_before(jiffies, timeout)) {
 236                 ret = REG_READ(REG_GLOBAL, GLOBAL_STATUS);
 237                 usleep_range(1000, 2000);
 238                 if ((ret & GLOBAL_STATUS_PPU_MASK) !=
 239                     GLOBAL_STATUS_PPU_POLLING)
 240                         return 0;
 241         }
 242
 243         return -ETIMEDOUT;
 244 }
 245
 246 static int mv88e6xxx_ppu_enable(struct dsa_switch *ds)
 247 {
 248         int ret;
 249         unsigned long timeout;
 250
 251         ret = REG_READ(REG_GLOBAL, GLOBAL_CONTROL);
 252         REG_WRITE(REG_GLOBAL, GLOBAL_CONTROL, ret | GLOBAL_CONTROL_PPU_ENABLE);
 253
 254         timeout = jiffies + 1 * HZ;
 255         while (time_before(jiffies, timeout)) {
 256                 ret = REG_READ(REG_GLOBAL, GLOBAL_STATUS);
 257                 usleep_range(1000, 2000);
 258                 if ((ret & GLOBAL_STATUS_PPU_MASK) ==
 259                     GLOBAL_STATUS_PPU_POLLING)
 260                         return 0;
 261         }
 262
 263         return -ETIMEDOUT;
 264 }
 265
 266 static void mv88e6xxx_ppu_reenable_work(struct work_struct *ugly)
 267 {
 268         struct mv88e6xxx_priv_state *ps;
 269
 270         ps = container_of(ugly, struct mv88e6xxx_priv_state, ppu_work);
 271         if (mutex_trylock(&ps->ppu_mutex)) {
 272                 struct dsa_switch *ds = ((struct dsa_switch *)ps) - 1;
 273
 274                 if (mv88e6xxx_ppu_enable(ds) == 0)
 275                         ps->ppu_disabled = 0;
 276                 mutex_unlock(&ps->ppu_mutex);
 277         }
 278 }
 279
 280 static void mv88e6xxx_ppu_reenable_timer(unsigned long _ps)
 281 {
 282         struct mv88e6xxx_priv_state *ps = (void *)_ps;
 283
 284         schedule_work(&ps->ppu_work);
 285 }
 286
 287 static int mv88e6xxx_ppu_access_get(struct dsa_switch *ds)
 288 {
 289         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 290         int ret;
 291
 292         mutex_lock(&ps->ppu_mutex);
 293
 294         /* If the PHY polling unit is enabled, disable it so that
 295          * we can access the PHY registers.  If it was already
 296          * disabled, cancel the timer that is going to re-enable
 297          * it.
 298          */
 299         if (!ps->ppu_disabled) {
 300                 ret = mv88e6xxx_ppu_disable(ds);
 301                 if (ret < 0) {
 302                         mutex_unlock(&ps->ppu_mutex);
 303                         return ret;
 304                 }
 305                 ps->ppu_disabled = 1;
 306         } else {
 307                 del_timer(&ps->ppu_timer);
 308                 ret = 0;
 309         }
 310
 311         return ret;
 312 }
 313
 314 static void mv88e6xxx_ppu_access_put(struct dsa_switch *ds)
 315 {
 316         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 317
 318         /* Schedule a timer to re-enable the PHY polling unit. */
 319         mod_timer(&ps->ppu_timer, jiffies + msecs_to_jiffies(10));
 320         mutex_unlock(&ps->ppu_mutex);
 321 }
 322
 323 void mv88e6xxx_ppu_state_init(struct dsa_switch *ds)
 324 {
 325         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 326
 327         mutex_init(&ps->ppu_mutex);
 328         INIT_WORK(&ps->ppu_work, mv88e6xxx_ppu_reenable_work);
 329         init_timer(&ps->ppu_timer);
 330         ps->ppu_timer.data = (unsigned long)ps;
 331         ps->ppu_timer.function = mv88e6xxx_ppu_reenable_timer;
 332 }
 333
 334 int mv88e6xxx_phy_read_ppu(struct dsa_switch *ds, int addr, int regnum)
 335 {
 336         int ret;
 337
 338         ret = mv88e6xxx_ppu_access_get(ds);
 339         if (ret >= 0) {
 340                 ret = mv88e6xxx_reg_read(ds, addr, regnum);
 341                 mv88e6xxx_ppu_access_put(ds);
 342         }
 343
 344         return ret;
 345 }
 346
 347 int mv88e6xxx_phy_write_ppu(struct dsa_switch *ds, int addr,
 348                             int regnum, u16 val)
 349 {
 350         int ret;
 351
 352         ret = mv88e6xxx_ppu_access_get(ds);
 353         if (ret >= 0) {
 354                 ret = mv88e6xxx_reg_write(ds, addr, regnum, val);
 355                 mv88e6xxx_ppu_access_put(ds);
 356         }
 357
 358         return ret;
 359 }
 360 #endif
 361
 362 static bool mv88e6xxx_6065_family(struct dsa_switch *ds)
 363 {
 364         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 365
 366         switch (ps->id) {
 367         case PORT_SWITCH_ID_6031:
 368         case PORT_SWITCH_ID_6061:
 369         case PORT_SWITCH_ID_6035:
 370         case PORT_SWITCH_ID_6065:
 371                 return true;
 372         }
 373         return false;
 374 }
 375
 376 static bool mv88e6xxx_6095_family(struct dsa_switch *ds)
 377 {
 378         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 379
 380         switch (ps->id) {
 381         case PORT_SWITCH_ID_6092:
 382         case PORT_SWITCH_ID_6095:
 383                 return true;
 384         }
 385         return false;
 386 }
 387
 388 static bool mv88e6xxx_6097_family(struct dsa_switch *ds)
 389 {
 390         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 391
 392         switch (ps->id) {
 393         case PORT_SWITCH_ID_6046:
 394         case PORT_SWITCH_ID_6085:
 395         case PORT_SWITCH_ID_6096:
 396         case PORT_SWITCH_ID_6097:
 397                 return true;
 398         }
 399         return false;
 400 }
 401
 402 static bool mv88e6xxx_6165_family(struct dsa_switch *ds)
 403 {
 404         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 405
 406         switch (ps->id) {
 407         case PORT_SWITCH_ID_6123:
 408         case PORT_SWITCH_ID_6161:
 409         case PORT_SWITCH_ID_6165:
 410                 return true;
 411         }
 412         return false;
 413 }
 414
 415 static bool mv88e6xxx_6185_family(struct dsa_switch *ds)
 416 {
 417         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 418
 419         switch (ps->id) {
 420         case PORT_SWITCH_ID_6121:
 421         case PORT_SWITCH_ID_6122:
 422         case PORT_SWITCH_ID_6152:
 423         case PORT_SWITCH_ID_6155:
 424         case PORT_SWITCH_ID_6182:
 425         case PORT_SWITCH_ID_6185:
 426         case PORT_SWITCH_ID_6108:
 427         case PORT_SWITCH_ID_6131:
 428                 return true;
 429         }
 430         return false;
 431 }
 432
 433 static bool mv88e6xxx_6320_family(struct dsa_switch *ds)
 434 {
 435         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 436
 437         switch (ps->id) {
 438         case PORT_SWITCH_ID_6320:
 439         case PORT_SWITCH_ID_6321:
 440                 return true;
 441         }
 442         return false;
 443 }
 444
 445 static bool mv88e6xxx_6351_family(struct dsa_switch *ds)
 446 {
 447         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 448
 449         switch (ps->id) {
 450         case PORT_SWITCH_ID_6171:
 451         case PORT_SWITCH_ID_6175:
 452         case PORT_SWITCH_ID_6350:
 453         case PORT_SWITCH_ID_6351:
 454                 return true;
 455         }
 456         return false;
 457 }
 458
 459 static bool mv88e6xxx_6352_family(struct dsa_switch *ds)
 460 {
 461         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 462
 463         switch (ps->id) {
 464         case PORT_SWITCH_ID_6172:
 465         case PORT_SWITCH_ID_6176:
 466         case PORT_SWITCH_ID_6240:
 467         case PORT_SWITCH_ID_6352:
 468                 return true;
 469         }
 470         return false;
 471 }
 472
 473 /* We expect the switch to perform auto negotiation if there is a real
 474  * phy. However, in the case of a fixed link phy, we force the port
 475  * settings from the fixed link settings.
 476  */
 477 void mv88e6xxx_adjust_link(struct dsa_switch *ds, int port,
 478                            struct phy_device *phydev)
 479 {
 480         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 481         u32 reg;
 482         int ret;
 483
 484         if (!phy_is_pseudo_fixed_link(phydev))
 485                 return;
 486
 487         mutex_lock(&ps->smi_mutex);
 488
 489         ret = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_PCS_CTRL);
 490         if (ret < 0)
 491                 goto out;
 492
 493         reg = ret & ~(PORT_PCS_CTRL_LINK_UP |
 494                       PORT_PCS_CTRL_FORCE_LINK |
 495                       PORT_PCS_CTRL_DUPLEX_FULL |
 496                       PORT_PCS_CTRL_FORCE_DUPLEX |
 497                       PORT_PCS_CTRL_UNFORCED);
 498
 499         reg |= PORT_PCS_CTRL_FORCE_LINK;
 500         if (phydev->link)
 501                         reg |= PORT_PCS_CTRL_LINK_UP;
 502
 503         if (mv88e6xxx_6065_family(ds) && phydev->speed > SPEED_100)
 504                 goto out;
 505
 506         switch (phydev->speed) {
 507         case SPEED_1000:
 508                 reg |= PORT_PCS_CTRL_1000;
 509                 break;
 510         case SPEED_100:
 511                 reg |= PORT_PCS_CTRL_100;
 512                 break;
 513         case SPEED_10:
 514                 reg |= PORT_PCS_CTRL_10;
 515                 break;
 516         default:
 517                 pr_info("Unknown speed");
 518                 goto out;
 519         }
 520
 521         reg |= PORT_PCS_CTRL_FORCE_DUPLEX;
 522         if (phydev->duplex == DUPLEX_FULL)
 523                 reg |= PORT_PCS_CTRL_DUPLEX_FULL;
 524
 525         if ((mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds)) &&
 526             (port >= ps->num_ports - 2)) {
 527                 if (phydev->interface == PHY_INTERFACE_MODE_RGMII_RXID)
 528                         reg |= PORT_PCS_CTRL_RGMII_DELAY_RXCLK;
 529                 if (phydev->interface == PHY_INTERFACE_MODE_RGMII_TXID)
 530                         reg |= PORT_PCS_CTRL_RGMII_DELAY_TXCLK;
 531                 if (phydev->interface == PHY_INTERFACE_MODE_RGMII_ID)
 532                         reg |= (PORT_PCS_CTRL_RGMII_DELAY_RXCLK |
 533                                 PORT_PCS_CTRL_RGMII_DELAY_TXCLK);
 534         }
 535         _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_PCS_CTRL, reg);
 536
 537 out:
 538         mutex_unlock(&ps->smi_mutex);
 539 }
 540
 541 /* Must be called with SMI mutex held */
 542 static int _mv88e6xxx_stats_wait(struct dsa_switch *ds)
 543 {
 544         int ret;
 545         int i;
 546
 547         for (i = 0; i < 10; i++) {
 548                 ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_STATS_OP);
 549                 if ((ret & GLOBAL_STATS_OP_BUSY) == 0)
 550                         return 0;
 551         }
 552
 553         return -ETIMEDOUT;
 554 }
 555
 556 /* Must be called with SMI mutex held */
 557 static int _mv88e6xxx_stats_snapshot(struct dsa_switch *ds, int port)
 558 {
 559         int ret;
 560
 561         if (mv88e6xxx_6320_family(ds) || mv88e6xxx_6352_family(ds))
 562                 port = (port + 1) << 5;
 563
 564         /* Snapshot the hardware statistics counters for this port. */
 565         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_STATS_OP,
 566                                    GLOBAL_STATS_OP_CAPTURE_PORT |
 567                                    GLOBAL_STATS_OP_HIST_RX_TX | port);
 568         if (ret < 0)
 569                 return ret;
 570
 571         /* Wait for the snapshotting to complete. */
 572         ret = _mv88e6xxx_stats_wait(ds);
 573         if (ret < 0)
 574                 return ret;
 575
 576         return 0;
 577 }
 578
 579 /* Must be called with SMI mutex held */
 580 static void _mv88e6xxx_stats_read(struct dsa_switch *ds, int stat, u32 *val)
 581 {
 582         u32 _val;
 583         int ret;
 584
 585         *val = 0;
 586
 587         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_STATS_OP,
 588                                    GLOBAL_STATS_OP_READ_CAPTURED |
 589                                    GLOBAL_STATS_OP_HIST_RX_TX | stat);
 590         if (ret < 0)
 591                 return;
 592
 593         ret = _mv88e6xxx_stats_wait(ds);
 594         if (ret < 0)
 595                 return;
 596
 597         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_STATS_COUNTER_32);
 598         if (ret < 0)
 599                 return;
 600
 601         _val = ret << 16;
 602
 603         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_STATS_COUNTER_01);
 604         if (ret < 0)
 605                 return;
 606
 607         *val = _val | ret;
 608 }
 609
 610 static struct mv88e6xxx_hw_stat mv88e6xxx_hw_stats[] = {
 611         { "in_good_octets", 8, 0x00, },
 612         { "in_bad_octets", 4, 0x02, },
 613         { "in_unicast", 4, 0x04, },
 614         { "in_broadcasts", 4, 0x06, },
 615         { "in_multicasts", 4, 0x07, },
 616         { "in_pause", 4, 0x16, },
 617         { "in_undersize", 4, 0x18, },
 618         { "in_fragments", 4, 0x19, },
 619         { "in_oversize", 4, 0x1a, },
 620         { "in_jabber", 4, 0x1b, },
 621         { "in_rx_error", 4, 0x1c, },
 622         { "in_fcs_error", 4, 0x1d, },
 623         { "out_octets", 8, 0x0e, },
 624         { "out_unicast", 4, 0x10, },
 625         { "out_broadcasts", 4, 0x13, },
 626         { "out_multicasts", 4, 0x12, },
 627         { "out_pause", 4, 0x15, },
 628         { "excessive", 4, 0x11, },
 629         { "collisions", 4, 0x1e, },
 630         { "deferred", 4, 0x05, },
 631         { "single", 4, 0x14, },
 632         { "multiple", 4, 0x17, },
 633         { "out_fcs_error", 4, 0x03, },
 634         { "late", 4, 0x1f, },
 635         { "hist_64bytes", 4, 0x08, },
 636         { "hist_65_127bytes", 4, 0x09, },
 637         { "hist_128_255bytes", 4, 0x0a, },
 638         { "hist_256_511bytes", 4, 0x0b, },
 639         { "hist_512_1023bytes", 4, 0x0c, },
 640         { "hist_1024_max_bytes", 4, 0x0d, },
 641         /* Not all devices have the following counters */
 642         { "sw_in_discards", 4, 0x110, },
 643         { "sw_in_filtered", 2, 0x112, },
 644         { "sw_out_filtered", 2, 0x113, },
 645
 646 };
 647
 648 static bool have_sw_in_discards(struct dsa_switch *ds)
 649 {
 650         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 651
 652         switch (ps->id) {
 653         case PORT_SWITCH_ID_6095: case PORT_SWITCH_ID_6161:
 654         case PORT_SWITCH_ID_6165: case PORT_SWITCH_ID_6171:
 655         case PORT_SWITCH_ID_6172: case PORT_SWITCH_ID_6176:
 656         case PORT_SWITCH_ID_6182: case PORT_SWITCH_ID_6185:
 657         case PORT_SWITCH_ID_6352:
 658                 return true;
 659         default:
 660                 return false;
 661         }
 662 }
 663
 664 static void _mv88e6xxx_get_strings(struct dsa_switch *ds,
 665                                    int nr_stats,
 666                                    struct mv88e6xxx_hw_stat *stats,
 667                                    int port, uint8_t *data)
 668 {
 669         int i;
 670
 671         for (i = 0; i < nr_stats; i++) {
 672                 memcpy(data + i * ETH_GSTRING_LEN,
 673                        stats[i].string, ETH_GSTRING_LEN);
 674         }
 675 }
 676
 677 static uint64_t _mv88e6xxx_get_ethtool_stat(struct dsa_switch *ds,
 678                                             int stat,
 679                                             struct mv88e6xxx_hw_stat *stats,
 680                                             int port)
 681 {
 682         struct mv88e6xxx_hw_stat *s = stats + stat;
 683         u32 low;
 684         u32 high = 0;
 685         int ret;
 686         u64 value;
 687
 688         if (s->reg >= 0x100) {
 689                 ret = _mv88e6xxx_reg_read(ds, REG_PORT(port),
 690                                           s->reg - 0x100);
 691                 if (ret < 0)
 692                         return UINT64_MAX;
 693
 694                 low = ret;
 695                 if (s->sizeof_stat == 4) {
 696                         ret = _mv88e6xxx_reg_read(ds, REG_PORT(port),
 697                                                   s->reg - 0x100 + 1);
 698                         if (ret < 0)
 699                                 return UINT64_MAX;
 700                         high = ret;
 701                 }
 702         } else {
 703                 _mv88e6xxx_stats_read(ds, s->reg, &low);
 704                 if (s->sizeof_stat == 8)
 705                         _mv88e6xxx_stats_read(ds, s->reg + 1, &high);
 706         }
 707         value = (((u64)high) << 16) | low;
 708         return value;
 709 }
 710
 711 static void _mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds,
 712                                          int nr_stats,
 713                                          struct mv88e6xxx_hw_stat *stats,
 714                                          int port, uint64_t *data)
 715 {
 716         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 717         int ret;
 718         int i;
 719
 720         mutex_lock(&ps->smi_mutex);
 721
 722         ret = _mv88e6xxx_stats_snapshot(ds, port);
 723         if (ret < 0) {
 724                 mutex_unlock(&ps->smi_mutex);
 725                 return;
 726         }
 727
 728         /* Read each of the counters. */
 729         for (i = 0; i < nr_stats; i++)
 730                 data[i] = _mv88e6xxx_get_ethtool_stat(ds, i, stats, port);
 731
 732         mutex_unlock(&ps->smi_mutex);
 733 }
 734
 735 /* All the statistics in the table */
 736 void
 737 mv88e6xxx_get_strings(struct dsa_switch *ds, int port, uint8_t *data)
 738 {
 739         if (have_sw_in_discards(ds))
 740                 _mv88e6xxx_get_strings(ds, ARRAY_SIZE(mv88e6xxx_hw_stats),
 741                                        mv88e6xxx_hw_stats, port, data);
 742         else
 743                 _mv88e6xxx_get_strings(ds, ARRAY_SIZE(mv88e6xxx_hw_stats) - 3,
 744                                        mv88e6xxx_hw_stats, port, data);
 745 }
 746
 747 int mv88e6xxx_get_sset_count(struct dsa_switch *ds)
 748 {
 749         if (have_sw_in_discards(ds))
 750                 return ARRAY_SIZE(mv88e6xxx_hw_stats);
 751         return ARRAY_SIZE(mv88e6xxx_hw_stats) - 3;
 752 }
 753
 754 void
 755 mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds,
 756                             int port, uint64_t *data)
 757 {
 758         if (have_sw_in_discards(ds))
 759                 _mv88e6xxx_get_ethtool_stats(
 760                         ds, ARRAY_SIZE(mv88e6xxx_hw_stats),
 761                         mv88e6xxx_hw_stats, port, data);
 762         else
 763                 _mv88e6xxx_get_ethtool_stats(
 764                         ds, ARRAY_SIZE(mv88e6xxx_hw_stats) - 3,
 765                         mv88e6xxx_hw_stats, port, data);
 766 }
 767
 768 int mv88e6xxx_get_regs_len(struct dsa_switch *ds, int port)
 769 {
 770         return 32 * sizeof(u16);
 771 }
 772
 773 void mv88e6xxx_get_regs(struct dsa_switch *ds, int port,
 774                         struct ethtool_regs *regs, void *_p)
 775 {
 776         u16 *p = _p;
 777         int i;
 778
 779         regs->version = 0;
 780
 781         memset(p, 0xff, 32 * sizeof(u16));
 782
 783         for (i = 0; i < 32; i++) {
 784                 int ret;
 785
 786                 ret = mv88e6xxx_reg_read(ds, REG_PORT(port), i);
 787                 if (ret >= 0)
 788                         p[i] = ret;
 789         }
 790 }
 791
 792 /* Must be called with SMI lock held */
 793 static int _mv88e6xxx_wait(struct dsa_switch *ds, int reg, int offset,
 794                            u16 mask)
 795 {
 796         unsigned long timeout = jiffies + HZ / 10;
 797
 798         while (time_before(jiffies, timeout)) {
 799                 int ret;
 800
 801                 ret = _mv88e6xxx_reg_read(ds, reg, offset);
 802                 if (ret < 0)
 803                         return ret;
 804                 if (!(ret & mask))
 805                         return 0;
 806
 807                 usleep_range(1000, 2000);
 808         }
 809         return -ETIMEDOUT;
 810 }
 811
 812 static int mv88e6xxx_wait(struct dsa_switch *ds, int reg, int offset, u16 mask)
 813 {
 814         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 815         int ret;
 816
 817         mutex_lock(&ps->smi_mutex);
 818         ret = _mv88e6xxx_wait(ds, reg, offset, mask);
 819         mutex_unlock(&ps->smi_mutex);
 820
 821         return ret;
 822 }
 823
 824 static int _mv88e6xxx_phy_wait(struct dsa_switch *ds)
 825 {
 826         return _mv88e6xxx_wait(ds, REG_GLOBAL2, GLOBAL2_SMI_OP,
 827                                GLOBAL2_SMI_OP_BUSY);
 828 }
 829
 830 int mv88e6xxx_eeprom_load_wait(struct dsa_switch *ds)
 831 {
 832         return mv88e6xxx_wait(ds, REG_GLOBAL2, GLOBAL2_EEPROM_OP,
 833                               GLOBAL2_EEPROM_OP_LOAD);
 834 }
 835
 836 int mv88e6xxx_eeprom_busy_wait(struct dsa_switch *ds)
 837 {
 838         return mv88e6xxx_wait(ds, REG_GLOBAL2, GLOBAL2_EEPROM_OP,
 839                               GLOBAL2_EEPROM_OP_BUSY);
 840 }
 841
 842 /* Must be called with SMI lock held */
 843 static int _mv88e6xxx_atu_wait(struct dsa_switch *ds)
 844 {
 845         return _mv88e6xxx_wait(ds, REG_GLOBAL, GLOBAL_ATU_OP,
 846                                GLOBAL_ATU_OP_BUSY);
 847 }
 848
 849 /* Must be called with SMI mutex held */
 850 static int _mv88e6xxx_phy_read_indirect(struct dsa_switch *ds, int addr,
 851                                         int regnum)
 852 {
 853         int ret;
 854
 855         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL2, GLOBAL2_SMI_OP,
 856                                    GLOBAL2_SMI_OP_22_READ | (addr << 5) |
 857                                    regnum);
 858         if (ret < 0)
 859                 return ret;
 860
 861         ret = _mv88e6xxx_phy_wait(ds);
 862         if (ret < 0)
 863                 return ret;
 864
 865         return _mv88e6xxx_reg_read(ds, REG_GLOBAL2, GLOBAL2_SMI_DATA);
 866 }
 867
 868 /* Must be called with SMI mutex held */
 869 static int _mv88e6xxx_phy_write_indirect(struct dsa_switch *ds, int addr,
 870                                          int regnum, u16 val)
 871 {
 872         int ret;
 873
 874         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL2, GLOBAL2_SMI_DATA, val);
 875         if (ret < 0)
 876                 return ret;
 877
 878         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL2, GLOBAL2_SMI_OP,
 879                                    GLOBAL2_SMI_OP_22_WRITE | (addr << 5) |
 880                                    regnum);
 881
 882         return _mv88e6xxx_phy_wait(ds);
 883 }
 884
 885 int mv88e6xxx_get_eee(struct dsa_switch *ds, int port, struct ethtool_eee *e)
 886 {
 887         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 888         int reg;
 889
 890         mutex_lock(&ps->smi_mutex);
 891
 892         reg = _mv88e6xxx_phy_read_indirect(ds, port, 16);
 893         if (reg < 0)
 894                 goto out;
 895
 896         e->eee_enabled = !!(reg & 0x0200);
 897         e->tx_lpi_enabled = !!(reg & 0x0100);
 898
 899         reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_STATUS);
 900         if (reg < 0)
 901                 goto out;
 902
 903         e->eee_active = !!(reg & PORT_STATUS_EEE);
 904         reg = 0;
 905
 906 out:
 907         mutex_unlock(&ps->smi_mutex);
 908         return reg;
 909 }
 910
 911 int mv88e6xxx_set_eee(struct dsa_switch *ds, int port,
 912                       struct phy_device *phydev, struct ethtool_eee *e)
 913 {
 914         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
 915         int reg;
 916         int ret;
 917
 918         mutex_lock(&ps->smi_mutex);
 919
 920         ret = _mv88e6xxx_phy_read_indirect(ds, port, 16);
 921         if (ret < 0)
 922                 goto out;
 923
 924         reg = ret & ~0x0300;
 925         if (e->eee_enabled)
 926                 reg |= 0x0200;
 927         if (e->tx_lpi_enabled)
 928                 reg |= 0x0100;
 929
 930         ret = _mv88e6xxx_phy_write_indirect(ds, port, 16, reg);
 931 out:
 932         mutex_unlock(&ps->smi_mutex);
 933
 934         return ret;
 935 }
 936
 937 static int _mv88e6xxx_atu_cmd(struct dsa_switch *ds, u16 cmd)
 938 {
 939         int ret;
 940
 941         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_OP, cmd);
 942         if (ret < 0)
 943                 return ret;
 944
 945         return _mv88e6xxx_atu_wait(ds);
 946 }
 947
 948 static int _mv88e6xxx_atu_data_write(struct dsa_switch *ds,
 949                                      struct mv88e6xxx_atu_entry *entry)
 950 {
 951         u16 data = entry->state & GLOBAL_ATU_DATA_STATE_MASK;
 952
 953         if (entry->state != GLOBAL_ATU_DATA_STATE_UNUSED) {
 954                 unsigned int mask, shift;
 955
 956                 if (entry->trunk) {
 957                         data |= GLOBAL_ATU_DATA_TRUNK;
 958                         mask = GLOBAL_ATU_DATA_TRUNK_ID_MASK;
 959                         shift = GLOBAL_ATU_DATA_TRUNK_ID_SHIFT;
 960                 } else {
 961                         mask = GLOBAL_ATU_DATA_PORT_VECTOR_MASK;
 962                         shift = GLOBAL_ATU_DATA_PORT_VECTOR_SHIFT;
 963                 }
 964
 965                 data |= (entry->portv_trunkid << shift) & mask;
 966         }
 967
 968         return _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_DATA, data);
 969 }
 970
 971 static int _mv88e6xxx_atu_flush_move(struct dsa_switch *ds,
 972                                      struct mv88e6xxx_atu_entry *entry,
 973                                      bool static_too)
 974 {
 975         int op;
 976         int err;
 977
 978         err = _mv88e6xxx_atu_wait(ds);
 979         if (err)
 980                 return err;
 981
 982         err = _mv88e6xxx_atu_data_write(ds, entry);
 983         if (err)
 984                 return err;
 985
 986         if (entry->fid) {
 987                 err = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_FID,
 988                                            entry->fid);
 989                 if (err)
 990                         return err;
 991
 992                 op = static_too ? GLOBAL_ATU_OP_FLUSH_MOVE_ALL_DB :
 993                         GLOBAL_ATU_OP_FLUSH_MOVE_NON_STATIC_DB;
 994         } else {
 995                 op = static_too ? GLOBAL_ATU_OP_FLUSH_MOVE_ALL :
 996                         GLOBAL_ATU_OP_FLUSH_MOVE_NON_STATIC;
 997         }
 998
 999         return _mv88e6xxx_atu_cmd(ds, op);
1000 }
1001
1002 static int _mv88e6xxx_atu_flush(struct dsa_switch *ds, u16 fid, bool static_too)
1003 {
1004         struct mv88e6xxx_atu_entry entry = {
1005                 .fid = fid,
1006                 .state = 0, /* EntryState bits must be 0 */
1007         };
1008
1009         return _mv88e6xxx_atu_flush_move(ds, &entry, static_too);
1010 }
1011
1012 static int _mv88e6xxx_atu_move(struct dsa_switch *ds, u16 fid, int from_port,
1013                                int to_port, bool static_too)
1014 {
1015         struct mv88e6xxx_atu_entry entry = {
1016                 .trunk = false,
1017                 .fid = fid,
1018         };
1019
1020         /* EntryState bits must be 0xF */
1021         entry.state = GLOBAL_ATU_DATA_STATE_MASK;
1022
1023         /* ToPort and FromPort are respectively in PortVec bits 7:4 and 3:0 */
1024         entry.portv_trunkid = (to_port & 0x0f) << 4;
1025         entry.portv_trunkid |= from_port & 0x0f;
1026
1027         return _mv88e6xxx_atu_flush_move(ds, &entry, static_too);
1028 }
1029
1030 static int _mv88e6xxx_atu_remove(struct dsa_switch *ds, u16 fid, int port,
1031                                  bool static_too)
1032 {
1033         /* Destination port 0xF means remove the entries */
1034         return _mv88e6xxx_atu_move(ds, fid, port, 0x0f, static_too);
1035 }
1036
1037 static int mv88e6xxx_set_port_state(struct dsa_switch *ds, int port, u8 state)
1038 {
1039         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1040         int reg, ret = 0;
1041         u8 oldstate;
1042
1043         mutex_lock(&ps->smi_mutex);
1044
1045         reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_CONTROL);
1046         if (reg < 0) {
1047                 ret = reg;
1048                 goto abort;
1049         }
1050
1051         oldstate = reg & PORT_CONTROL_STATE_MASK;
1052         if (oldstate != state) {
1053                 /* Flush forwarding database if we're moving a port
1054                  * from Learning or Forwarding state to Disabled or
1055                  * Blocking or Listening state.
1056                  */
1057                 if (oldstate >= PORT_CONTROL_STATE_LEARNING &&
1058                     state <= PORT_CONTROL_STATE_BLOCKING) {
1059                         ret = _mv88e6xxx_atu_remove(ds, 0, port, false);
1060                         if (ret)
1061                                 goto abort;
1062                 }
1063                 reg = (reg & ~PORT_CONTROL_STATE_MASK) | state;
1064                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_CONTROL,
1065                                            reg);
1066         }
1067
1068 abort:
1069         mutex_unlock(&ps->smi_mutex);
1070         return ret;
1071 }
1072
1073 static int _mv88e6xxx_port_vlan_map_set(struct dsa_switch *ds, int port,
1074                                         u16 output_ports)
1075 {
1076         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1077         const u16 mask = (1 << ps->num_ports) - 1;
1078         int reg;
1079
1080         reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_BASE_VLAN);
1081         if (reg < 0)
1082                 return reg;
1083
1084         reg &= ~mask;
1085         reg |= output_ports & mask;
1086
1087         return _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_BASE_VLAN, reg);
1088 }
1089
1090 int mv88e6xxx_port_stp_update(struct dsa_switch *ds, int port, u8 state)
1091 {
1092         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1093         int stp_state;
1094
1095         switch (state) {
1096         case BR_STATE_DISABLED:
1097                 stp_state = PORT_CONTROL_STATE_DISABLED;
1098                 break;
1099         case BR_STATE_BLOCKING:
1100         case BR_STATE_LISTENING:
1101                 stp_state = PORT_CONTROL_STATE_BLOCKING;
1102                 break;
1103         case BR_STATE_LEARNING:
1104                 stp_state = PORT_CONTROL_STATE_LEARNING;
1105                 break;
1106         case BR_STATE_FORWARDING:
1107         default:
1108                 stp_state = PORT_CONTROL_STATE_FORWARDING;
1109                 break;
1110         }
1111
1112         netdev_dbg(ds->ports[port], "port state %d [%d]\n", state, stp_state);
1113
1114         /* mv88e6xxx_port_stp_update may be called with softirqs disabled,
1115          * so we can not update the port state directly but need to schedule it.
1116          */
1117         ps->port_state[port] = stp_state;
1118         set_bit(port, &ps->port_state_update_mask);
1119         schedule_work(&ps->bridge_work);
1120
1121         return 0;
1122 }
1123
1124 int mv88e6xxx_port_pvid_get(struct dsa_switch *ds, int port, u16 *pvid)
1125 {
1126         int ret;
1127
1128         ret = mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_DEFAULT_VLAN);
1129         if (ret < 0)
1130                 return ret;
1131
1132         *pvid = ret & PORT_DEFAULT_VLAN_MASK;
1133
1134         return 0;
1135 }
1136
1137 int mv88e6xxx_port_pvid_set(struct dsa_switch *ds, int port, u16 pvid)
1138 {
1139         return mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_DEFAULT_VLAN,
1140                                    pvid & PORT_DEFAULT_VLAN_MASK);
1141 }
1142
1143 static int _mv88e6xxx_vtu_wait(struct dsa_switch *ds)
1144 {
1145         return _mv88e6xxx_wait(ds, REG_GLOBAL, GLOBAL_VTU_OP,
1146                                GLOBAL_VTU_OP_BUSY);
1147 }
1148
1149 static int _mv88e6xxx_vtu_cmd(struct dsa_switch *ds, u16 op)
1150 {
1151         int ret;
1152
1153         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_OP, op);
1154         if (ret < 0)
1155                 return ret;
1156
1157         return _mv88e6xxx_vtu_wait(ds);
1158 }
1159
1160 static int _mv88e6xxx_vtu_stu_flush(struct dsa_switch *ds)
1161 {
1162         int ret;
1163
1164         ret = _mv88e6xxx_vtu_wait(ds);
1165         if (ret < 0)
1166                 return ret;
1167
1168         return _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_FLUSH_ALL);
1169 }
1170
1171 static int _mv88e6xxx_vtu_stu_data_read(struct dsa_switch *ds,
1172                                         struct mv88e6xxx_vtu_stu_entry *entry,
1173                                         unsigned int nibble_offset)
1174 {
1175         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1176         u16 regs[3];
1177         int i;
1178         int ret;
1179
1180         for (i = 0; i < 3; ++i) {
1181                 ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1182                                           GLOBAL_VTU_DATA_0_3 + i);
1183                 if (ret < 0)
1184                         return ret;
1185
1186                 regs[i] = ret;
1187         }
1188
1189         for (i = 0; i < ps->num_ports; ++i) {
1190                 unsigned int shift = (i % 4) * 4 + nibble_offset;
1191                 u16 reg = regs[i / 4];
1192
1193                 entry->data[i] = (reg >> shift) & GLOBAL_VTU_STU_DATA_MASK;
1194         }
1195
1196         return 0;
1197 }
1198
1199 static int _mv88e6xxx_vtu_stu_data_write(struct dsa_switch *ds,
1200                                          struct mv88e6xxx_vtu_stu_entry *entry,
1201                                          unsigned int nibble_offset)
1202 {
1203         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1204         u16 regs[3] = { 0 };
1205         int i;
1206         int ret;
1207
1208         for (i = 0; i < ps->num_ports; ++i) {
1209                 unsigned int shift = (i % 4) * 4 + nibble_offset;
1210                 u8 data = entry->data[i];
1211
1212                 regs[i / 4] |= (data & GLOBAL_VTU_STU_DATA_MASK) << shift;
1213         }
1214
1215         for (i = 0; i < 3; ++i) {
1216                 ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL,
1217                                            GLOBAL_VTU_DATA_0_3 + i, regs[i]);
1218                 if (ret < 0)
1219                         return ret;
1220         }
1221
1222         return 0;
1223 }
1224
1225 static int _mv88e6xxx_vtu_vid_write(struct dsa_switch *ds, u16 vid)
1226 {
1227         return _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_VID,
1228                                     vid & GLOBAL_VTU_VID_MASK);
1229 }
1230
1231 static int _mv88e6xxx_vtu_getnext(struct dsa_switch *ds,
1232                                   struct mv88e6xxx_vtu_stu_entry *entry)
1233 {
1234         struct mv88e6xxx_vtu_stu_entry next = { 0 };
1235         int ret;
1236
1237         ret = _mv88e6xxx_vtu_wait(ds);
1238         if (ret < 0)
1239                 return ret;
1240
1241         ret = _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_VTU_GET_NEXT);
1242         if (ret < 0)
1243                 return ret;
1244
1245         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_VTU_VID);
1246         if (ret < 0)
1247                 return ret;
1248
1249         next.vid = ret & GLOBAL_VTU_VID_MASK;
1250         next.valid = !!(ret & GLOBAL_VTU_VID_VALID);
1251
1252         if (next.valid) {
1253                 ret = _mv88e6xxx_vtu_stu_data_read(ds, &next, 0);
1254                 if (ret < 0)
1255                         return ret;
1256
1257                 if (mv88e6xxx_6097_family(ds) || mv88e6xxx_6165_family(ds) ||
1258                     mv88e6xxx_6351_family(ds) || mv88e6xxx_6352_family(ds)) {
1259                         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1260                                                   GLOBAL_VTU_FID);
1261                         if (ret < 0)
1262                                 return ret;
1263
1264                         next.fid = ret & GLOBAL_VTU_FID_MASK;
1265
1266                         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1267                                                   GLOBAL_VTU_SID);
1268                         if (ret < 0)
1269                                 return ret;
1270
1271                         next.sid = ret & GLOBAL_VTU_SID_MASK;
1272                 }
1273         }
1274
1275         *entry = next;
1276         return 0;
1277 }
1278
1279 static int _mv88e6xxx_vtu_loadpurge(struct dsa_switch *ds,
1280                                     struct mv88e6xxx_vtu_stu_entry *entry)
1281 {
1282         u16 reg = 0;
1283         int ret;
1284
1285         ret = _mv88e6xxx_vtu_wait(ds);
1286         if (ret < 0)
1287                 return ret;
1288
1289         if (!entry->valid)
1290                 goto loadpurge;
1291
1292         /* Write port member tags */
1293         ret = _mv88e6xxx_vtu_stu_data_write(ds, entry, 0);
1294         if (ret < 0)
1295                 return ret;
1296
1297         if (mv88e6xxx_6097_family(ds) || mv88e6xxx_6165_family(ds) ||
1298             mv88e6xxx_6351_family(ds) || mv88e6xxx_6352_family(ds)) {
1299                 reg = entry->sid & GLOBAL_VTU_SID_MASK;
1300                 ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_SID, reg);
1301                 if (ret < 0)
1302                         return ret;
1303
1304                 reg = entry->fid & GLOBAL_VTU_FID_MASK;
1305                 ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_FID, reg);
1306                 if (ret < 0)
1307                         return ret;
1308         }
1309
1310         reg = GLOBAL_VTU_VID_VALID;
1311 loadpurge:
1312         reg |= entry->vid & GLOBAL_VTU_VID_MASK;
1313         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_VID, reg);
1314         if (ret < 0)
1315                 return ret;
1316
1317         return _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_VTU_LOAD_PURGE);
1318 }
1319
1320 static int _mv88e6xxx_stu_getnext(struct dsa_switch *ds, u8 sid,
1321                                   struct mv88e6xxx_vtu_stu_entry *entry)
1322 {
1323         struct mv88e6xxx_vtu_stu_entry next = { 0 };
1324         int ret;
1325
1326         ret = _mv88e6xxx_vtu_wait(ds);
1327         if (ret < 0)
1328                 return ret;
1329
1330         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_SID,
1331                                    sid & GLOBAL_VTU_SID_MASK);
1332         if (ret < 0)
1333                 return ret;
1334
1335         ret = _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_STU_GET_NEXT);
1336         if (ret < 0)
1337                 return ret;
1338
1339         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_VTU_SID);
1340         if (ret < 0)
1341                 return ret;
1342
1343         next.sid = ret & GLOBAL_VTU_SID_MASK;
1344
1345         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_VTU_VID);
1346         if (ret < 0)
1347                 return ret;
1348
1349         next.valid = !!(ret & GLOBAL_VTU_VID_VALID);
1350
1351         if (next.valid) {
1352                 ret = _mv88e6xxx_vtu_stu_data_read(ds, &next, 2);
1353                 if (ret < 0)
1354                         return ret;
1355         }
1356
1357         *entry = next;
1358         return 0;
1359 }
1360
1361 static int _mv88e6xxx_stu_loadpurge(struct dsa_switch *ds,
1362                                     struct mv88e6xxx_vtu_stu_entry *entry)
1363 {
1364         u16 reg = 0;
1365         int ret;
1366
1367         ret = _mv88e6xxx_vtu_wait(ds);
1368         if (ret < 0)
1369                 return ret;
1370
1371         if (!entry->valid)
1372                 goto loadpurge;
1373
1374         /* Write port states */
1375         ret = _mv88e6xxx_vtu_stu_data_write(ds, entry, 2);
1376         if (ret < 0)
1377                 return ret;
1378
1379         reg = GLOBAL_VTU_VID_VALID;
1380 loadpurge:
1381         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_VID, reg);
1382         if (ret < 0)
1383                 return ret;
1384
1385         reg = entry->sid & GLOBAL_VTU_SID_MASK;
1386         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_VTU_SID, reg);
1387         if (ret < 0)
1388                 return ret;
1389
1390         return _mv88e6xxx_vtu_cmd(ds, GLOBAL_VTU_OP_STU_LOAD_PURGE);
1391 }
1392
1393 static int _mv88e6xxx_vlan_init(struct dsa_switch *ds, u16 vid,
1394                                 struct mv88e6xxx_vtu_stu_entry *entry)
1395 {
1396         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1397         struct mv88e6xxx_vtu_stu_entry vlan = {
1398                 .valid = true,
1399                 .vid = vid,
1400                 .fid = vid, /* We use one FID per VLAN */
1401         };
1402         int i;
1403
1404         /* exclude all ports except the CPU */
1405         for (i = 0; i < ps->num_ports; ++i)
1406                 vlan.data[i] = dsa_is_cpu_port(ds, i) ?
1407                         GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED :
1408                         GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1409
1410         if (mv88e6xxx_6097_family(ds) || mv88e6xxx_6165_family(ds) ||
1411             mv88e6xxx_6351_family(ds) || mv88e6xxx_6352_family(ds)) {
1412                 struct mv88e6xxx_vtu_stu_entry vstp;
1413                 int err;
1414
1415                 /* Adding a VTU entry requires a valid STU entry. As VSTP is not
1416                  * implemented, only one STU entry is needed to cover all VTU
1417                  * entries. Thus, validate the SID 0.
1418                  */
1419                 vlan.sid = 0;
1420                 err = _mv88e6xxx_stu_getnext(ds, GLOBAL_VTU_SID_MASK, &vstp);
1421                 if (err)
1422                         return err;
1423
1424                 if (vstp.sid != vlan.sid || !vstp.valid) {
1425                         memset(&vstp, 0, sizeof(vstp));
1426                         vstp.valid = true;
1427                         vstp.sid = vlan.sid;
1428
1429                         err = _mv88e6xxx_stu_loadpurge(ds, &vstp);
1430                         if (err)
1431                                 return err;
1432                 }
1433
1434                 /* Clear all MAC addresses from the new database */
1435                 err = _mv88e6xxx_atu_flush(ds, vlan.fid, true);
1436                 if (err)
1437                         return err;
1438         }
1439
1440         *entry = vlan;
1441         return 0;
1442 }
1443
1444 int mv88e6xxx_port_vlan_add(struct dsa_switch *ds, int port, u16 vid,
1445                             bool untagged)
1446 {
1447         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1448         struct mv88e6xxx_vtu_stu_entry vlan;
1449         int err;
1450
1451         mutex_lock(&ps->smi_mutex);
1452
1453         err = _mv88e6xxx_vtu_vid_write(ds, vid - 1);
1454         if (err)
1455                 goto unlock;
1456
1457         err = _mv88e6xxx_vtu_getnext(ds, &vlan);
1458         if (err)
1459                 goto unlock;
1460
1461         if (vlan.vid != vid || !vlan.valid) {
1462                 err = _mv88e6xxx_vlan_init(ds, vid, &vlan);
1463                 if (err)
1464                         goto unlock;
1465         }
1466
1467         vlan.data[port] = untagged ?
1468                 GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED :
1469                 GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED;
1470
1471         err = _mv88e6xxx_vtu_loadpurge(ds, &vlan);
1472 unlock:
1473         mutex_unlock(&ps->smi_mutex);
1474
1475         return err;
1476 }
1477
1478 int mv88e6xxx_port_vlan_del(struct dsa_switch *ds, int port, u16 vid)
1479 {
1480         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1481         struct mv88e6xxx_vtu_stu_entry vlan;
1482         int i, err;
1483
1484         mutex_lock(&ps->smi_mutex);
1485
1486         err = _mv88e6xxx_vtu_vid_write(ds, vid - 1);
1487         if (err)
1488                 goto unlock;
1489
1490         err = _mv88e6xxx_vtu_getnext(ds, &vlan);
1491         if (err)
1492                 goto unlock;
1493
1494         if (vlan.vid != vid || !vlan.valid ||
1495             vlan.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER) {
1496                 err = -ENOENT;
1497                 goto unlock;
1498         }
1499
1500         vlan.data[port] = GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1501
1502         /* keep the VLAN unless all ports are excluded */
1503         vlan.valid = false;
1504         for (i = 0; i < ps->num_ports; ++i) {
1505                 if (dsa_is_cpu_port(ds, i))
1506                         continue;
1507
1508                 if (vlan.data[i] != GLOBAL_VTU_DATA_MEMBER_TAG_NON_MEMBER) {
1509                         vlan.valid = true;
1510                         break;
1511                 }
1512         }
1513
1514         err = _mv88e6xxx_vtu_loadpurge(ds, &vlan);
1515         if (err)
1516                 goto unlock;
1517
1518         err = _mv88e6xxx_atu_remove(ds, vlan.fid, port, false);
1519 unlock:
1520         mutex_unlock(&ps->smi_mutex);
1521
1522         return err;
1523 }
1524
1525 int mv88e6xxx_vlan_getnext(struct dsa_switch *ds, u16 *vid,
1526                            unsigned long *ports, unsigned long *untagged)
1527 {
1528         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1529         struct mv88e6xxx_vtu_stu_entry next;
1530         int port;
1531         int err;
1532
1533         if (*vid == 4095)
1534                 return -ENOENT;
1535
1536         mutex_lock(&ps->smi_mutex);
1537         err = _mv88e6xxx_vtu_vid_write(ds, *vid);
1538         if (err)
1539                 goto unlock;
1540
1541         err = _mv88e6xxx_vtu_getnext(ds, &next);
1542 unlock:
1543         mutex_unlock(&ps->smi_mutex);
1544
1545         if (err)
1546                 return err;
1547
1548         if (!next.valid)
1549                 return -ENOENT;
1550
1551         *vid = next.vid;
1552
1553         for (port = 0; port < ps->num_ports; ++port) {
1554                 clear_bit(port, ports);
1555                 clear_bit(port, untagged);
1556
1557                 if (dsa_is_cpu_port(ds, port))
1558                         continue;
1559
1560                 if (next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_TAGGED ||
1561                     next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED)
1562                         set_bit(port, ports);
1563
1564                 if (next.data[port] == GLOBAL_VTU_DATA_MEMBER_TAG_UNTAGGED)
1565                         set_bit(port, untagged);
1566         }
1567
1568         return 0;
1569 }
1570
1571 static int _mv88e6xxx_atu_mac_write(struct dsa_switch *ds,
1572                                     const unsigned char *addr)
1573 {
1574         int i, ret;
1575
1576         for (i = 0; i < 3; i++) {
1577                 ret = _mv88e6xxx_reg_write(
1578                         ds, REG_GLOBAL, GLOBAL_ATU_MAC_01 + i,
1579                         (addr[i * 2] << 8) | addr[i * 2 + 1]);
1580                 if (ret < 0)
1581                         return ret;
1582         }
1583
1584         return 0;
1585 }
1586
1587 static int _mv88e6xxx_atu_mac_read(struct dsa_switch *ds, unsigned char *addr)
1588 {
1589         int i, ret;
1590
1591         for (i = 0; i < 3; i++) {
1592                 ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL,
1593                                           GLOBAL_ATU_MAC_01 + i);
1594                 if (ret < 0)
1595                         return ret;
1596                 addr[i * 2] = ret >> 8;
1597                 addr[i * 2 + 1] = ret & 0xff;
1598         }
1599
1600         return 0;
1601 }
1602
1603 static int _mv88e6xxx_atu_load(struct dsa_switch *ds,
1604                                struct mv88e6xxx_atu_entry *entry)
1605 {
1606         int ret;
1607
1608         ret = _mv88e6xxx_atu_wait(ds);
1609         if (ret < 0)
1610                 return ret;
1611
1612         ret = _mv88e6xxx_atu_mac_write(ds, entry->mac);
1613         if (ret < 0)
1614                 return ret;
1615
1616         ret = _mv88e6xxx_atu_data_write(ds, entry);
1617         if (ret < 0)
1618                 return ret;
1619
1620         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_FID, entry->fid);
1621         if (ret < 0)
1622                 return ret;
1623
1624         return _mv88e6xxx_atu_cmd(ds, GLOBAL_ATU_OP_LOAD_DB);
1625 }
1626
1627 static int _mv88e6xxx_port_fdb_load(struct dsa_switch *ds, int port,
1628                                     const unsigned char *addr, u16 vid,
1629                                     u8 state)
1630 {
1631         struct mv88e6xxx_atu_entry entry = { 0 };
1632
1633         entry.fid = vid; /* We use one FID per VLAN */
1634         entry.state = state;
1635         ether_addr_copy(entry.mac, addr);
1636         if (state != GLOBAL_ATU_DATA_STATE_UNUSED) {
1637                 entry.trunk = false;
1638                 entry.portv_trunkid = BIT(port);
1639         }
1640
1641         return _mv88e6xxx_atu_load(ds, &entry);
1642 }
1643
1644 int mv88e6xxx_port_fdb_prepare(struct dsa_switch *ds, int port,
1645                                const struct switchdev_obj_port_fdb *fdb,
1646                                struct switchdev_trans *trans)
1647 {
1648         /* We don't use per-port FDB */
1649         if (fdb->vid == 0)
1650                 return -EOPNOTSUPP;
1651
1652         /* We don't need any dynamic resource from the kernel (yet),
1653          * so skip the prepare phase.
1654          */
1655         return 0;
1656 }
1657
1658 int mv88e6xxx_port_fdb_add(struct dsa_switch *ds, int port,
1659                            const struct switchdev_obj_port_fdb *fdb,
1660                            struct switchdev_trans *trans)
1661 {
1662         int state = is_multicast_ether_addr(fdb->addr) ?
1663                 GLOBAL_ATU_DATA_STATE_MC_STATIC :
1664                 GLOBAL_ATU_DATA_STATE_UC_STATIC;
1665         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1666         int ret;
1667
1668         mutex_lock(&ps->smi_mutex);
1669         ret = _mv88e6xxx_port_fdb_load(ds, port, fdb->addr, fdb->vid, state);
1670         mutex_unlock(&ps->smi_mutex);
1671
1672         return ret;
1673 }
1674
1675 int mv88e6xxx_port_fdb_del(struct dsa_switch *ds, int port,
1676                            const struct switchdev_obj_port_fdb *fdb)
1677 {
1678         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1679         int ret;
1680
1681         mutex_lock(&ps->smi_mutex);
1682         ret = _mv88e6xxx_port_fdb_load(ds, port, fdb->addr, fdb->vid,
1683                                        GLOBAL_ATU_DATA_STATE_UNUSED);
1684         mutex_unlock(&ps->smi_mutex);
1685
1686         return ret;
1687 }
1688
1689 static int _mv88e6xxx_atu_getnext(struct dsa_switch *ds, u16 fid,
1690                                   struct mv88e6xxx_atu_entry *entry)
1691 {
1692         struct mv88e6xxx_atu_entry next = { 0 };
1693         int ret;
1694
1695         next.fid = fid;
1696
1697         ret = _mv88e6xxx_atu_wait(ds);
1698         if (ret < 0)
1699                 return ret;
1700
1701         ret = _mv88e6xxx_reg_write(ds, REG_GLOBAL, GLOBAL_ATU_FID, fid);
1702         if (ret < 0)
1703                 return ret;
1704
1705         ret = _mv88e6xxx_atu_cmd(ds, GLOBAL_ATU_OP_GET_NEXT_DB);
1706         if (ret < 0)
1707                 return ret;
1708
1709         ret = _mv88e6xxx_atu_mac_read(ds, next.mac);
1710         if (ret < 0)
1711                 return ret;
1712
1713         ret = _mv88e6xxx_reg_read(ds, REG_GLOBAL, GLOBAL_ATU_DATA);
1714         if (ret < 0)
1715                 return ret;
1716
1717         next.state = ret & GLOBAL_ATU_DATA_STATE_MASK;
1718         if (next.state != GLOBAL_ATU_DATA_STATE_UNUSED) {
1719                 unsigned int mask, shift;
1720
1721                 if (ret & GLOBAL_ATU_DATA_TRUNK) {
1722                         next.trunk = true;
1723                         mask = GLOBAL_ATU_DATA_TRUNK_ID_MASK;
1724                         shift = GLOBAL_ATU_DATA_TRUNK_ID_SHIFT;
1725                 } else {
1726                         next.trunk = false;
1727                         mask = GLOBAL_ATU_DATA_PORT_VECTOR_MASK;
1728                         shift = GLOBAL_ATU_DATA_PORT_VECTOR_SHIFT;
1729                 }
1730
1731                 next.portv_trunkid = (ret & mask) >> shift;
1732         }
1733
1734         *entry = next;
1735         return 0;
1736 }
1737
1738 int mv88e6xxx_port_fdb_dump(struct dsa_switch *ds, int port,
1739                             struct switchdev_obj_port_fdb *fdb,
1740                             int (*cb)(struct switchdev_obj *obj))
1741 {
1742         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1743         struct mv88e6xxx_vtu_stu_entry vlan = {
1744                 .vid = GLOBAL_VTU_VID_MASK, /* all ones */
1745         };
1746         int err;
1747
1748         mutex_lock(&ps->smi_mutex);
1749
1750         err = _mv88e6xxx_vtu_vid_write(ds, vlan.vid);
1751         if (err)
1752                 goto unlock;
1753
1754         do {
1755                 struct mv88e6xxx_atu_entry addr = {
1756                         .mac = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff },
1757                 };
1758
1759                 err = _mv88e6xxx_vtu_getnext(ds, &vlan);
1760                 if (err)
1761                         goto unlock;
1762
1763                 if (!vlan.valid)
1764                         break;
1765
1766                 err = _mv88e6xxx_atu_mac_write(ds, addr.mac);
1767                 if (err)
1768                         goto unlock;
1769
1770                 do {
1771                         err = _mv88e6xxx_atu_getnext(ds, vlan.fid, &addr);
1772                         if (err)
1773                                 goto unlock;
1774
1775                         if (addr.state == GLOBAL_ATU_DATA_STATE_UNUSED)
1776                                 break;
1777
1778                         if (!addr.trunk && addr.portv_trunkid & BIT(port)) {
1779                                 bool is_static = addr.state ==
1780                                         (is_multicast_ether_addr(addr.mac) ?
1781                                          GLOBAL_ATU_DATA_STATE_MC_STATIC :
1782                                          GLOBAL_ATU_DATA_STATE_UC_STATIC);
1783
1784                                 fdb->vid = vlan.vid;
1785                                 ether_addr_copy(fdb->addr, addr.mac);
1786                                 fdb->ndm_state = is_static ? NUD_NOARP :
1787                                         NUD_REACHABLE;
1788
1789                                 err = cb(&fdb->obj);
1790                                 if (err)
1791                                         goto unlock;
1792                         }
1793                 } while (!is_broadcast_ether_addr(addr.mac));
1794
1795         } while (vlan.vid < GLOBAL_VTU_VID_MASK);
1796
1797 unlock:
1798         mutex_unlock(&ps->smi_mutex);
1799
1800         return err;
1801 }
1802
1803 static void mv88e6xxx_bridge_work(struct work_struct *work)
1804 {
1805         struct mv88e6xxx_priv_state *ps;
1806         struct dsa_switch *ds;
1807         int port;
1808
1809         ps = container_of(work, struct mv88e6xxx_priv_state, bridge_work);
1810         ds = ((struct dsa_switch *)ps) - 1;
1811
1812         while (ps->port_state_update_mask) {
1813                 port = __ffs(ps->port_state_update_mask);
1814                 clear_bit(port, &ps->port_state_update_mask);
1815                 mv88e6xxx_set_port_state(ds, port, ps->port_state[port]);
1816         }
1817 }
1818
1819 static int mv88e6xxx_setup_port(struct dsa_switch *ds, int port)
1820 {
1821         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
1822         int ret;
1823         u16 reg;
1824
1825         mutex_lock(&ps->smi_mutex);
1826
1827         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1828             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1829             mv88e6xxx_6185_family(ds) || mv88e6xxx_6095_family(ds) ||
1830             mv88e6xxx_6065_family(ds) || mv88e6xxx_6320_family(ds)) {
1831                 /* MAC Forcing register: don't force link, speed,
1832                  * duplex or flow control state to any particular
1833                  * values on physical ports, but force the CPU port
1834                  * and all DSA ports to their maximum bandwidth and
1835                  * full duplex.
1836                  */
1837                 reg = _mv88e6xxx_reg_read(ds, REG_PORT(port), PORT_PCS_CTRL);
1838                 if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port)) {
1839                         reg &= ~PORT_PCS_CTRL_UNFORCED;
1840                         reg |= PORT_PCS_CTRL_FORCE_LINK |
1841                                 PORT_PCS_CTRL_LINK_UP |
1842                                 PORT_PCS_CTRL_DUPLEX_FULL |
1843                                 PORT_PCS_CTRL_FORCE_DUPLEX;
1844                         if (mv88e6xxx_6065_family(ds))
1845                                 reg |= PORT_PCS_CTRL_100;
1846                         else
1847                                 reg |= PORT_PCS_CTRL_1000;
1848                 } else {
1849                         reg |= PORT_PCS_CTRL_UNFORCED;
1850                 }
1851
1852                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1853                                            PORT_PCS_CTRL, reg);
1854                 if (ret)
1855                         goto abort;
1856         }
1857
1858         /* Port Control: disable Drop-on-Unlock, disable Drop-on-Lock,
1859          * disable Header mode, enable IGMP/MLD snooping, disable VLAN
1860          * tunneling, determine priority by looking at 802.1p and IP
1861          * priority fields (IP prio has precedence), and set STP state
1862          * to Forwarding.
1863          *
1864          * If this is the CPU link, use DSA or EDSA tagging depending
1865          * on which tagging mode was configured.
1866          *
1867          * If this is a link to another switch, use DSA tagging mode.
1868          *
1869          * If this is the upstream port for this switch, enable
1870          * forwarding of unknown unicasts and multicasts.
1871          */
1872         reg = 0;
1873         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1874             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1875             mv88e6xxx_6095_family(ds) || mv88e6xxx_6065_family(ds) ||
1876             mv88e6xxx_6185_family(ds) || mv88e6xxx_6320_family(ds))
1877                 reg = PORT_CONTROL_IGMP_MLD_SNOOP |
1878                 PORT_CONTROL_USE_TAG | PORT_CONTROL_USE_IP |
1879                 PORT_CONTROL_STATE_FORWARDING;
1880         if (dsa_is_cpu_port(ds, port)) {
1881                 if (mv88e6xxx_6095_family(ds) || mv88e6xxx_6185_family(ds))
1882                         reg |= PORT_CONTROL_DSA_TAG;
1883                 if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1884                     mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1885                     mv88e6xxx_6320_family(ds)) {
1886                         if (ds->dst->tag_protocol == DSA_TAG_PROTO_EDSA)
1887                                 reg |= PORT_CONTROL_FRAME_ETHER_TYPE_DSA;
1888                         else
1889                                 reg |= PORT_CONTROL_FRAME_MODE_DSA;
1890                         reg |= PORT_CONTROL_FORWARD_UNKNOWN |
1891                                 PORT_CONTROL_FORWARD_UNKNOWN_MC;
1892                 }
1893
1894                 if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1895                     mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1896                     mv88e6xxx_6095_family(ds) || mv88e6xxx_6065_family(ds) ||
1897                     mv88e6xxx_6185_family(ds) || mv88e6xxx_6320_family(ds)) {
1898                         if (ds->dst->tag_protocol == DSA_TAG_PROTO_EDSA)
1899                                 reg |= PORT_CONTROL_EGRESS_ADD_TAG;
1900                 }
1901         }
1902         if (dsa_is_dsa_port(ds, port)) {
1903                 if (mv88e6xxx_6095_family(ds) || mv88e6xxx_6185_family(ds))
1904                         reg |= PORT_CONTROL_DSA_TAG;
1905                 if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1906                     mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1907                     mv88e6xxx_6320_family(ds)) {
1908                         reg |= PORT_CONTROL_FRAME_MODE_DSA;
1909                 }
1910
1911                 if (port == dsa_upstream_port(ds))
1912                         reg |= PORT_CONTROL_FORWARD_UNKNOWN |
1913                                 PORT_CONTROL_FORWARD_UNKNOWN_MC;
1914         }
1915         if (reg) {
1916                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1917                                            PORT_CONTROL, reg);
1918                 if (ret)
1919                         goto abort;
1920         }
1921
1922         /* Port Control 2: don't force a good FCS, set the maximum frame size to
1923          * 10240 bytes, enable secure 802.1q tags, don't discard tagged or
1924          * untagged frames on this port, do a destination address lookup on all
1925          * received packets as usual, disable ARP mirroring and don't send a
1926          * copy of all transmitted/received frames on this port to the CPU.
1927          */
1928         reg = 0;
1929         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1930             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1931             mv88e6xxx_6095_family(ds) || mv88e6xxx_6320_family(ds))
1932                 reg = PORT_CONTROL_2_MAP_DA;
1933
1934         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1935             mv88e6xxx_6165_family(ds) || mv88e6xxx_6320_family(ds))
1936                 reg |= PORT_CONTROL_2_JUMBO_10240;
1937
1938         if (mv88e6xxx_6095_family(ds) || mv88e6xxx_6185_family(ds)) {
1939                 /* Set the upstream port this port should use */
1940                 reg |= dsa_upstream_port(ds);
1941                 /* enable forwarding of unknown multicast addresses to
1942                  * the upstream port
1943                  */
1944                 if (port == dsa_upstream_port(ds))
1945                         reg |= PORT_CONTROL_2_FORWARD_UNKNOWN;
1946         }
1947
1948         reg |= PORT_CONTROL_2_8021Q_SECURE;
1949
1950         if (reg) {
1951                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1952                                            PORT_CONTROL_2, reg);
1953                 if (ret)
1954                         goto abort;
1955         }
1956
1957         /* Port Association Vector: when learning source addresses
1958          * of packets, add the address to the address database using
1959          * a port bitmap that has only the bit for this port set and
1960          * the other bits clear.
1961          */
1962         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_ASSOC_VECTOR,
1963                                    1 << port);
1964         if (ret)
1965                 goto abort;
1966
1967         /* Egress rate control 2: disable egress rate control. */
1968         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_RATE_CONTROL_2,
1969                                    0x0000);
1970         if (ret)
1971                 goto abort;
1972
1973         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
1974             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
1975             mv88e6xxx_6320_family(ds)) {
1976                 /* Do not limit the period of time that this port can
1977                  * be paused for by the remote end or the period of
1978                  * time that this port can pause the remote end.
1979                  */
1980                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1981                                            PORT_PAUSE_CTRL, 0x0000);
1982                 if (ret)
1983                         goto abort;
1984
1985                 /* Port ATU control: disable limiting the number of
1986                  * address database entries that this port is allowed
1987                  * to use.
1988                  */
1989                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1990                                            PORT_ATU_CONTROL, 0x0000);
1991                 /* Priority Override: disable DA, SA and VTU priority
1992                  * override.
1993                  */
1994                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
1995                                            PORT_PRI_OVERRIDE, 0x0000);
1996                 if (ret)
1997                         goto abort;
1998
1999                 /* Port Ethertype: use the Ethertype DSA Ethertype
2000                  * value.
2001                  */
2002                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2003                                            PORT_ETH_TYPE, ETH_P_EDSA);
2004                 if (ret)
2005                         goto abort;
2006                 /* Tag Remap: use an identity 802.1p prio -> switch
2007                  * prio mapping.
2008                  */
2009                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2010                                            PORT_TAG_REGMAP_0123, 0x3210);
2011                 if (ret)
2012                         goto abort;
2013
2014                 /* Tag Remap 2: use an identity 802.1p prio -> switch
2015                  * prio mapping.
2016                  */
2017                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2018                                            PORT_TAG_REGMAP_4567, 0x7654);
2019                 if (ret)
2020                         goto abort;
2021         }
2022
2023         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2024             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2025             mv88e6xxx_6185_family(ds) || mv88e6xxx_6095_family(ds) ||
2026             mv88e6xxx_6320_family(ds)) {
2027                 /* Rate Control: disable ingress rate limiting. */
2028                 ret = _mv88e6xxx_reg_write(ds, REG_PORT(port),
2029                                            PORT_RATE_CONTROL, 0x0001);
2030                 if (ret)
2031                         goto abort;
2032         }
2033
2034         /* Port Control 1: disable trunking, disable sending
2035          * learning messages to this port.
2036          */
2037         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_CONTROL_1, 0x0000);
2038         if (ret)
2039                 goto abort;
2040
2041         /* Port based VLAN map: do not give each port its own address
2042          * database, and allow every port to egress frames on all other ports.
2043          */
2044         reg = BIT(ps->num_ports) - 1; /* all ports */
2045         ret = _mv88e6xxx_port_vlan_map_set(ds, port, reg & ~port);
2046         if (ret)
2047                 goto abort;
2048
2049         /* Default VLAN ID and priority: don't set a default VLAN
2050          * ID, and set the default packet priority to zero.
2051          */
2052         ret = _mv88e6xxx_reg_write(ds, REG_PORT(port), PORT_DEFAULT_VLAN,
2053                                    0x0000);
2054 abort:
2055         mutex_unlock(&ps->smi_mutex);
2056         return ret;
2057 }
2058
2059 int mv88e6xxx_setup_ports(struct dsa_switch *ds)
2060 {
2061         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2062         int ret;
2063         int i;
2064
2065         for (i = 0; i < ps->num_ports; i++) {
2066                 ret = mv88e6xxx_setup_port(ds, i);
2067                 if (ret < 0)
2068                         return ret;
2069         }
2070         return 0;
2071 }
2072
2073 int mv88e6xxx_setup_common(struct dsa_switch *ds)
2074 {
2075         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2076
2077         mutex_init(&ps->smi_mutex);
2078
2079         ps->id = REG_READ(REG_PORT(0), PORT_SWITCH_ID) & 0xfff0;
2080
2081         INIT_WORK(&ps->bridge_work, mv88e6xxx_bridge_work);
2082
2083         return 0;
2084 }
2085
2086 int mv88e6xxx_setup_global(struct dsa_switch *ds)
2087 {
2088         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2089         int ret;
2090         int i;
2091
2092         /* Set the default address aging time to 5 minutes, and
2093          * enable address learn messages to be sent to all message
2094          * ports.
2095          */
2096         REG_WRITE(REG_GLOBAL, GLOBAL_ATU_CONTROL,
2097                   0x0140 | GLOBAL_ATU_CONTROL_LEARN2ALL);
2098
2099         /* Configure the IP ToS mapping registers. */
2100         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_0, 0x0000);
2101         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_1, 0x0000);
2102         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_2, 0x5555);
2103         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_3, 0x5555);
2104         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_4, 0xaaaa);
2105         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_5, 0xaaaa);
2106         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_6, 0xffff);
2107         REG_WRITE(REG_GLOBAL, GLOBAL_IP_PRI_7, 0xffff);
2108
2109         /* Configure the IEEE 802.1p priority mapping register. */
2110         REG_WRITE(REG_GLOBAL, GLOBAL_IEEE_PRI, 0xfa41);
2111
2112         /* Send all frames with destination addresses matching
2113          * 01:80:c2:00:00:0x to the CPU port.
2114          */
2115         REG_WRITE(REG_GLOBAL2, GLOBAL2_MGMT_EN_0X, 0xffff);
2116
2117         /* Ignore removed tag data on doubly tagged packets, disable
2118          * flow control messages, force flow control priority to the
2119          * highest, and send all special multicast frames to the CPU
2120          * port at the highest priority.
2121          */
2122         REG_WRITE(REG_GLOBAL2, GLOBAL2_SWITCH_MGMT,
2123                   0x7 | GLOBAL2_SWITCH_MGMT_RSVD2CPU | 0x70 |
2124                   GLOBAL2_SWITCH_MGMT_FORCE_FLOW_CTRL_PRI);
2125
2126         /* Program the DSA routing table. */
2127         for (i = 0; i < 32; i++) {
2128                 int nexthop = 0x1f;
2129
2130                 if (ds->pd->rtable &&
2131                     i != ds->index && i < ds->dst->pd->nr_chips)
2132                         nexthop = ds->pd->rtable[i] & 0x1f;
2133
2134                 REG_WRITE(REG_GLOBAL2, GLOBAL2_DEVICE_MAPPING,
2135                           GLOBAL2_DEVICE_MAPPING_UPDATE |
2136                           (i << GLOBAL2_DEVICE_MAPPING_TARGET_SHIFT) |
2137                           nexthop);
2138         }
2139
2140         /* Clear all trunk masks. */
2141         for (i = 0; i < 8; i++)
2142                 REG_WRITE(REG_GLOBAL2, GLOBAL2_TRUNK_MASK,
2143                           0x8000 | (i << GLOBAL2_TRUNK_MASK_NUM_SHIFT) |
2144                           ((1 << ps->num_ports) - 1));
2145
2146         /* Clear all trunk mappings. */
2147         for (i = 0; i < 16; i++)
2148                 REG_WRITE(REG_GLOBAL2, GLOBAL2_TRUNK_MAPPING,
2149                           GLOBAL2_TRUNK_MAPPING_UPDATE |
2150                           (i << GLOBAL2_TRUNK_MAPPING_ID_SHIFT));
2151
2152         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2153             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2154             mv88e6xxx_6320_family(ds)) {
2155                 /* Send all frames with destination addresses matching
2156                  * 01:80:c2:00:00:2x to the CPU port.
2157                  */
2158                 REG_WRITE(REG_GLOBAL2, GLOBAL2_MGMT_EN_2X, 0xffff);
2159
2160                 /* Initialise cross-chip port VLAN table to reset
2161                  * defaults.
2162                  */
2163                 REG_WRITE(REG_GLOBAL2, GLOBAL2_PVT_ADDR, 0x9000);
2164
2165                 /* Clear the priority override table. */
2166                 for (i = 0; i < 16; i++)
2167                         REG_WRITE(REG_GLOBAL2, GLOBAL2_PRIO_OVERRIDE,
2168                                   0x8000 | (i << 8));
2169         }
2170
2171         if (mv88e6xxx_6352_family(ds) || mv88e6xxx_6351_family(ds) ||
2172             mv88e6xxx_6165_family(ds) || mv88e6xxx_6097_family(ds) ||
2173             mv88e6xxx_6185_family(ds) || mv88e6xxx_6095_family(ds) ||
2174             mv88e6xxx_6320_family(ds)) {
2175                 /* Disable ingress rate limiting by resetting all
2176                  * ingress rate limit registers to their initial
2177                  * state.
2178                  */
2179                 for (i = 0; i < ps->num_ports; i++)
2180                         REG_WRITE(REG_GLOBAL2, GLOBAL2_INGRESS_OP,
2181                                   0x9000 | (i << 8));
2182         }
2183
2184         /* Clear the statistics counters for all ports */
2185         REG_WRITE(REG_GLOBAL, GLOBAL_STATS_OP, GLOBAL_STATS_OP_FLUSH_ALL);
2186
2187         /* Wait for the flush to complete. */
2188         mutex_lock(&ps->smi_mutex);
2189         ret = _mv88e6xxx_stats_wait(ds);
2190         if (ret < 0)
2191                 goto unlock;
2192
2193         /* Clear all ATU entries */
2194         ret = _mv88e6xxx_atu_flush(ds, 0, true);
2195         if (ret < 0)
2196                 goto unlock;
2197
2198         /* Clear all the VTU and STU entries */
2199         ret = _mv88e6xxx_vtu_stu_flush(ds);
2200 unlock:
2201         mutex_unlock(&ps->smi_mutex);
2202
2203         return ret;
2204 }
2205
2206 int mv88e6xxx_switch_reset(struct dsa_switch *ds, bool ppu_active)
2207 {
2208         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2209         u16 is_reset = (ppu_active ? 0x8800 : 0xc800);
2210         unsigned long timeout;
2211         int ret;
2212         int i;
2213
2214         /* Set all ports to the disabled state. */
2215         for (i = 0; i < ps->num_ports; i++) {
2216                 ret = REG_READ(REG_PORT(i), PORT_CONTROL);
2217                 REG_WRITE(REG_PORT(i), PORT_CONTROL, ret & 0xfffc);
2218         }
2219
2220         /* Wait for transmit queues to drain. */
2221         usleep_range(2000, 4000);
2222
2223         /* Reset the switch. Keep the PPU active if requested. The PPU
2224          * needs to be active to support indirect phy register access
2225          * through global registers 0x18 and 0x19.
2226          */
2227         if (ppu_active)
2228                 REG_WRITE(REG_GLOBAL, 0x04, 0xc000);
2229         else
2230                 REG_WRITE(REG_GLOBAL, 0x04, 0xc400);
2231
2232         /* Wait up to one second for reset to complete. */
2233         timeout = jiffies + 1 * HZ;
2234         while (time_before(jiffies, timeout)) {
2235                 ret = REG_READ(REG_GLOBAL, 0x00);
2236                 if ((ret & is_reset) == is_reset)
2237                         break;
2238                 usleep_range(1000, 2000);
2239         }
2240         if (time_after(jiffies, timeout))
2241                 return -ETIMEDOUT;
2242
2243         return 0;
2244 }
2245
2246 int mv88e6xxx_phy_page_read(struct dsa_switch *ds, int port, int page, int reg)
2247 {
2248         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2249         int ret;
2250
2251         mutex_lock(&ps->smi_mutex);
2252         ret = _mv88e6xxx_phy_write_indirect(ds, port, 0x16, page);
2253         if (ret < 0)
2254                 goto error;
2255         ret = _mv88e6xxx_phy_read_indirect(ds, port, reg);
2256 error:
2257         _mv88e6xxx_phy_write_indirect(ds, port, 0x16, 0x0);
2258         mutex_unlock(&ps->smi_mutex);
2259         return ret;
2260 }
2261
2262 int mv88e6xxx_phy_page_write(struct dsa_switch *ds, int port, int page,
2263                              int reg, int val)
2264 {
2265         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2266         int ret;
2267
2268         mutex_lock(&ps->smi_mutex);
2269         ret = _mv88e6xxx_phy_write_indirect(ds, port, 0x16, page);
2270         if (ret < 0)
2271                 goto error;
2272
2273         ret = _mv88e6xxx_phy_write_indirect(ds, port, reg, val);
2274 error:
2275         _mv88e6xxx_phy_write_indirect(ds, port, 0x16, 0x0);
2276         mutex_unlock(&ps->smi_mutex);
2277         return ret;
2278 }
2279
2280 static int mv88e6xxx_port_to_phy_addr(struct dsa_switch *ds, int port)
2281 {
2282         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2283
2284         if (port >= 0 && port < ps->num_ports)
2285                 return port;
2286         return -EINVAL;
2287 }
2288
2289 int
2290 mv88e6xxx_phy_read(struct dsa_switch *ds, int port, int regnum)
2291 {
2292         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2293         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2294         int ret;
2295
2296         if (addr < 0)
2297                 return addr;
2298
2299         mutex_lock(&ps->smi_mutex);
2300         ret = _mv88e6xxx_phy_read(ds, addr, regnum);
2301         mutex_unlock(&ps->smi_mutex);
2302         return ret;
2303 }
2304
2305 int
2306 mv88e6xxx_phy_write(struct dsa_switch *ds, int port, int regnum, u16 val)
2307 {
2308         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2309         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2310         int ret;
2311
2312         if (addr < 0)
2313                 return addr;
2314
2315         mutex_lock(&ps->smi_mutex);
2316         ret = _mv88e6xxx_phy_write(ds, addr, regnum, val);
2317         mutex_unlock(&ps->smi_mutex);
2318         return ret;
2319 }
2320
2321 int
2322 mv88e6xxx_phy_read_indirect(struct dsa_switch *ds, int port, int regnum)
2323 {
2324         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2325         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2326         int ret;
2327
2328         if (addr < 0)
2329                 return addr;
2330
2331         mutex_lock(&ps->smi_mutex);
2332         ret = _mv88e6xxx_phy_read_indirect(ds, addr, regnum);
2333         mutex_unlock(&ps->smi_mutex);
2334         return ret;
2335 }
2336
2337 int
2338 mv88e6xxx_phy_write_indirect(struct dsa_switch *ds, int port, int regnum,
2339                              u16 val)
2340 {
2341         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2342         int addr = mv88e6xxx_port_to_phy_addr(ds, port);
2343         int ret;
2344
2345         if (addr < 0)
2346                 return addr;
2347
2348         mutex_lock(&ps->smi_mutex);
2349         ret = _mv88e6xxx_phy_write_indirect(ds, addr, regnum, val);
2350         mutex_unlock(&ps->smi_mutex);
2351         return ret;
2352 }
2353
2354 #ifdef CONFIG_NET_DSA_HWMON
2355
2356 static int mv88e61xx_get_temp(struct dsa_switch *ds, int *temp)
2357 {
2358         struct mv88e6xxx_priv_state *ps = ds_to_priv(ds);
2359         int ret;
2360         int val;
2361
2362         *temp = 0;
2363
2364         mutex_lock(&ps->smi_mutex);
2365
2366         ret = _mv88e6xxx_phy_write(ds, 0x0, 0x16, 0x6);
2367         if (ret < 0)
2368                 goto error;
2369
2370         /* Enable temperature sensor */
2371         ret = _mv88e6xxx_phy_read(ds, 0x0, 0x1a);
2372         if (ret < 0)
2373                 goto error;
2374
2375         ret = _mv88e6xxx_phy_write(ds, 0x0, 0x1a, ret | (1 << 5));
2376         if (ret < 0)
2377                 goto error;
2378
2379         /* Wait for temperature to stabilize */
2380         usleep_range(10000, 12000);
2381
2382         val = _mv88e6xxx_phy_read(ds, 0x0, 0x1a);
2383         if (val < 0) {
2384                 ret = val;
2385                 goto error;
2386         }
2387
2388         /* Disable temperature sensor */
2389         ret = _mv88e6xxx_phy_write(ds, 0x0, 0x1a, ret & ~(1 << 5));
2390         if (ret < 0)
2391                 goto error;
2392
2393         *temp = ((val & 0x1f) - 5) * 5;
2394
2395 error:
2396         _mv88e6xxx_phy_write(ds, 0x0, 0x16, 0x0);
2397         mutex_unlock(&ps->smi_mutex);
2398         return ret;
2399 }
2400
2401 static int mv88e63xx_get_temp(struct dsa_switch *ds, int *temp)
2402 {
2403         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2404         int ret;
2405
2406         *temp = 0;
2407
2408         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 27);
2409         if (ret < 0)
2410                 return ret;
2411
2412         *temp = (ret & 0xff) - 25;
2413
2414         return 0;
2415 }
2416
2417 int mv88e6xxx_get_temp(struct dsa_switch *ds, int *temp)
2418 {
2419         if (mv88e6xxx_6320_family(ds) || mv88e6xxx_6352_family(ds))
2420                 return mv88e63xx_get_temp(ds, temp);
2421
2422         return mv88e61xx_get_temp(ds, temp);
2423 }
2424
2425 int mv88e6xxx_get_temp_limit(struct dsa_switch *ds, int *temp)
2426 {
2427         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2428         int ret;
2429
2430         if (!mv88e6xxx_6320_family(ds) && !mv88e6xxx_6352_family(ds))
2431                 return -EOPNOTSUPP;
2432
2433         *temp = 0;
2434
2435         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 26);
2436         if (ret < 0)
2437                 return ret;
2438
2439         *temp = (((ret >> 8) & 0x1f) * 5) - 25;
2440
2441         return 0;
2442 }
2443
2444 int mv88e6xxx_set_temp_limit(struct dsa_switch *ds, int temp)
2445 {
2446         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2447         int ret;
2448
2449         if (!mv88e6xxx_6320_family(ds) && !mv88e6xxx_6352_family(ds))
2450                 return -EOPNOTSUPP;
2451
2452         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 26);
2453         if (ret < 0)
2454                 return ret;
2455         temp = clamp_val(DIV_ROUND_CLOSEST(temp, 5) + 5, 0, 0x1f);
2456         return mv88e6xxx_phy_page_write(ds, phy, 6, 26,
2457                                         (ret & 0xe0ff) | (temp << 8));
2458 }
2459
2460 int mv88e6xxx_get_temp_alarm(struct dsa_switch *ds, bool *alarm)
2461 {
2462         int phy = mv88e6xxx_6320_family(ds) ? 3 : 0;
2463         int ret;
2464
2465         if (!mv88e6xxx_6320_family(ds) && !mv88e6xxx_6352_family(ds))
2466                 return -EOPNOTSUPP;
2467
2468         *alarm = false;
2469
2470         ret = mv88e6xxx_phy_page_read(ds, phy, 6, 26);
2471         if (ret < 0)
2472                 return ret;
2473
2474         *alarm = !!(ret & 0x40);
2475
2476         return 0;
2477 }
2478 #endif /* CONFIG_NET_DSA_HWMON */
2479
2480 static int __init mv88e6xxx_init(void)
2481 {
2482 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6131)
2483         register_switch_driver(&mv88e6131_switch_driver);
2484 #endif
2485 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6123_61_65)
2486         register_switch_driver(&mv88e6123_61_65_switch_driver);
2487 #endif
2488 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6352)
2489         register_switch_driver(&mv88e6352_switch_driver);
2490 #endif
2491 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6171)
2492         register_switch_driver(&mv88e6171_switch_driver);
2493 #endif
2494         return 0;
2495 }
2496 module_init(mv88e6xxx_init);
2497
2498 static void __exit mv88e6xxx_cleanup(void)
2499 {
2500 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6171)
2501         unregister_switch_driver(&mv88e6171_switch_driver);
2502 #endif
2503 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6352)
2504         unregister_switch_driver(&mv88e6352_switch_driver);
2505 #endif
2506 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6123_61_65)
2507         unregister_switch_driver(&mv88e6123_61_65_switch_driver);
2508 #endif
2509 #if IS_ENABLED(CONFIG_NET_DSA_MV88E6131)
2510         unregister_switch_driver(&mv88e6131_switch_driver);
2511 #endif
2512 }
2513 module_exit(mv88e6xxx_cleanup);
2514
2515 MODULE_AUTHOR("Lennert Buytenhek <buytenh@wantstofly.org>");
2516 MODULE_DESCRIPTION("Driver for Marvell 88E6XXX ethernet switch chips");
2517 MODULE_LICENSE("GPL");