drivers/net/ethernet/intel/i40e/i40e_common.c

   1 /*******************************************************************************
   2  *
   3  * Intel Ethernet Controller XL710 Family Linux Driver
   4  * Copyright(c) 2013 - 2015 Intel Corporation.
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms and conditions of the GNU General Public License,
   8  * version 2, as published by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope it will be useful, but WITHOUT
  11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13  * more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along
  16  * with this program.  If not, see <http://www.gnu.org/licenses/>.
  17  *
  18  * The full GNU General Public License is included in this distribution in
  19  * the file called "COPYING".
  20  *
  21  * Contact Information:
  22  * e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  23  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  24  *
  25  ******************************************************************************/
  26
  27 #include "i40e_type.h"
  28 #include "i40e_adminq.h"
  29 #include "i40e_prototype.h"
  30 #include "i40e_virtchnl.h"
  31
  32 /**
  33  * i40e_set_mac_type - Sets MAC type
  34  * @hw: pointer to the HW structure
  35  *
  36  * This function sets the mac type of the adapter based on the
  37  * vendor ID and device ID stored in the hw structure.
  38  **/
  39 static i40e_status i40e_set_mac_type(struct i40e_hw *hw)
  40 {
  41         i40e_status status = 0;
  42
  43         if (hw->vendor_id == PCI_VENDOR_ID_INTEL) {
  44                 switch (hw->device_id) {
  45                 case I40E_DEV_ID_SFP_XL710:
  46                 case I40E_DEV_ID_QEMU:
  47                 case I40E_DEV_ID_KX_A:
  48                 case I40E_DEV_ID_KX_B:
  49                 case I40E_DEV_ID_KX_C:
  50                 case I40E_DEV_ID_QSFP_A:
  51                 case I40E_DEV_ID_QSFP_B:
  52                 case I40E_DEV_ID_QSFP_C:
  53                 case I40E_DEV_ID_10G_BASE_T:
  54                         hw->mac.type = I40E_MAC_XL710;
  55                         break;
  56                 case I40E_DEV_ID_VF:
  57                 case I40E_DEV_ID_VF_HV:
  58                         hw->mac.type = I40E_MAC_VF;
  59                         break;
  60                 default:
  61                         hw->mac.type = I40E_MAC_GENERIC;
  62                         break;
  63                 }
  64         } else {
  65                 status = I40E_ERR_DEVICE_NOT_SUPPORTED;
  66         }
  67
  68         hw_dbg(hw, "i40e_set_mac_type found mac: %d, returns: %d\n",
  69                   hw->mac.type, status);
  70         return status;
  71 }
  72
  73 /**
  74  * i40e_debug_aq
  75  * @hw: debug mask related to admin queue
  76  * @mask: debug mask
  77  * @desc: pointer to admin queue descriptor
  78  * @buffer: pointer to command buffer
  79  * @buf_len: max length of buffer
  80  *
  81  * Dumps debug log about adminq command with descriptor contents.
  82  **/
  83 void i40e_debug_aq(struct i40e_hw *hw, enum i40e_debug_mask mask, void *desc,
  84                    void *buffer, u16 buf_len)
  85 {
  86         struct i40e_aq_desc *aq_desc = (struct i40e_aq_desc *)desc;
  87         u16 len = le16_to_cpu(aq_desc->datalen);
  88         u8 *aq_buffer = (u8 *)buffer;
  89         u32 data[4];
  90         u32 i = 0;
  91
  92         if ((!(mask & hw->debug_mask)) || (desc == NULL))
  93                 return;
  94
  95         i40e_debug(hw, mask,
  96                    "AQ CMD: opcode 0x%04X, flags 0x%04X, datalen 0x%04X, retval 0x%04X\n",
  97                    le16_to_cpu(aq_desc->opcode),
  98                    le16_to_cpu(aq_desc->flags),
  99                    le16_to_cpu(aq_desc->datalen),
 100                    le16_to_cpu(aq_desc->retval));
 101         i40e_debug(hw, mask, "\tcookie (h,l) 0x%08X 0x%08X\n",
 102                    le32_to_cpu(aq_desc->cookie_high),
 103                    le32_to_cpu(aq_desc->cookie_low));
 104         i40e_debug(hw, mask, "\tparam (0,1)  0x%08X 0x%08X\n",
 105                    le32_to_cpu(aq_desc->params.internal.param0),
 106                    le32_to_cpu(aq_desc->params.internal.param1));
 107         i40e_debug(hw, mask, "\taddr (h,l)   0x%08X 0x%08X\n",
 108                    le32_to_cpu(aq_desc->params.external.addr_high),
 109                    le32_to_cpu(aq_desc->params.external.addr_low));
 110
 111         if ((buffer != NULL) && (aq_desc->datalen != 0)) {
 112                 memset(data, 0, sizeof(data));
 113                 i40e_debug(hw, mask, "AQ CMD Buffer:\n");
 114                 if (buf_len < len)
 115                         len = buf_len;
 116                 for (i = 0; i < len; i++) {
 117                         data[((i % 16) / 4)] |=
 118                                 ((u32)aq_buffer[i]) << (8 * (i % 4));
 119                         if ((i % 16) == 15) {
 120                                 i40e_debug(hw, mask,
 121                                            "\t0x%04X  %08X %08X %08X %08X\n",
 122                                            i - 15, le32_to_cpu(data[0]),
 123                                            le32_to_cpu(data[1]),
 124                                            le32_to_cpu(data[2]),
 125                                            le32_to_cpu(data[3]));
 126                                 memset(data, 0, sizeof(data));
 127                         }
 128                 }
 129                 if ((i % 16) != 0)
 130                         i40e_debug(hw, mask, "\t0x%04X  %08X %08X %08X %08X\n",
 131                                    i - (i % 16), le32_to_cpu(data[0]),
 132                                    le32_to_cpu(data[1]),
 133                                    le32_to_cpu(data[2]),
 134                                    le32_to_cpu(data[3]));
 135         }
 136 }
 137
 138 /**
 139  * i40e_check_asq_alive
 140  * @hw: pointer to the hw struct
 141  *
 142  * Returns true if Queue is enabled else false.
 143  **/
 144 bool i40e_check_asq_alive(struct i40e_hw *hw)
 145 {
 146         if (hw->aq.asq.len)
 147                 return !!(rd32(hw, hw->aq.asq.len) &
 148                           I40E_PF_ATQLEN_ATQENABLE_MASK);
 149         else
 150                 return false;
 151 }
 152
 153 /**
 154  * i40e_aq_queue_shutdown
 155  * @hw: pointer to the hw struct
 156  * @unloading: is the driver unloading itself
 157  *
 158  * Tell the Firmware that we're shutting down the AdminQ and whether
 159  * or not the driver is unloading as well.
 160  **/
 161 i40e_status i40e_aq_queue_shutdown(struct i40e_hw *hw,
 162                                              bool unloading)
 163 {
 164         struct i40e_aq_desc desc;
 165         struct i40e_aqc_queue_shutdown *cmd =
 166                 (struct i40e_aqc_queue_shutdown *)&desc.params.raw;
 167         i40e_status status;
 168
 169         i40e_fill_default_direct_cmd_desc(&desc,
 170                                           i40e_aqc_opc_queue_shutdown);
 171
 172         if (unloading)
 173                 cmd->driver_unloading = cpu_to_le32(I40E_AQ_DRIVER_UNLOADING);
 174         status = i40e_asq_send_command(hw, &desc, NULL, 0, NULL);
 175
 176         return status;
 177 }
 178
 179 /* The i40e_ptype_lookup table is used to convert from the 8-bit ptype in the
 180  * hardware to a bit-field that can be used by SW to more easily determine the
 181  * packet type.
 182  *
 183  * Macros are used to shorten the table lines and make this table human
 184  * readable.
 185  *
 186  * We store the PTYPE in the top byte of the bit field - this is just so that
 187  * we can check that the table doesn't have a row missing, as the index into
 188  * the table should be the PTYPE.
 189  *
 190  * Typical work flow:
 191  *
 192  * IF NOT i40e_ptype_lookup[ptype].known
 193  * THEN
 194  *      Packet is unknown
 195  * ELSE IF i40e_ptype_lookup[ptype].outer_ip == I40E_RX_PTYPE_OUTER_IP
 196  *      Use the rest of the fields to look at the tunnels, inner protocols, etc
 197  * ELSE
 198  *      Use the enum i40e_rx_l2_ptype to decode the packet type
 199  * ENDIF
 200  */
 201
 202 /* macro to make the table lines short */
 203 #define I40E_PTT(PTYPE, OUTER_IP, OUTER_IP_VER, OUTER_FRAG, T, TE, TEF, I, PL)\
 204         {       PTYPE, \
 205                 1, \
 206                 I40E_RX_PTYPE_OUTER_##OUTER_IP, \
 207                 I40E_RX_PTYPE_OUTER_##OUTER_IP_VER, \
 208                 I40E_RX_PTYPE_##OUTER_FRAG, \
 209                 I40E_RX_PTYPE_TUNNEL_##T, \
 210                 I40E_RX_PTYPE_TUNNEL_END_##TE, \
 211                 I40E_RX_PTYPE_##TEF, \
 212                 I40E_RX_PTYPE_INNER_PROT_##I, \
 213                 I40E_RX_PTYPE_PAYLOAD_LAYER_##PL }
 214
 215 #define I40E_PTT_UNUSED_ENTRY(PTYPE) \
 216                 { PTYPE, 0, 0, 0, 0, 0, 0, 0, 0, 0 }
 217
 218 /* shorter macros makes the table fit but are terse */
 219 #define I40E_RX_PTYPE_NOF               I40E_RX_PTYPE_NOT_FRAG
 220 #define I40E_RX_PTYPE_FRG               I40E_RX_PTYPE_FRAG
 221 #define I40E_RX_PTYPE_INNER_PROT_TS     I40E_RX_PTYPE_INNER_PROT_TIMESYNC
 222
 223 /* Lookup table mapping the HW PTYPE to the bit field for decoding */
 224 struct i40e_rx_ptype_decoded i40e_ptype_lookup[] = {
 225         /* L2 Packet types */
 226         I40E_PTT_UNUSED_ENTRY(0),
 227         I40E_PTT(1,  L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY2),
 228         I40E_PTT(2,  L2, NONE, NOF, NONE, NONE, NOF, TS,   PAY2),
 229         I40E_PTT(3,  L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY2),
 230         I40E_PTT_UNUSED_ENTRY(4),
 231         I40E_PTT_UNUSED_ENTRY(5),
 232         I40E_PTT(6,  L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY2),
 233         I40E_PTT(7,  L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY2),
 234         I40E_PTT_UNUSED_ENTRY(8),
 235         I40E_PTT_UNUSED_ENTRY(9),
 236         I40E_PTT(10, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY2),
 237         I40E_PTT(11, L2, NONE, NOF, NONE, NONE, NOF, NONE, NONE),
 238         I40E_PTT(12, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 239         I40E_PTT(13, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 240         I40E_PTT(14, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 241         I40E_PTT(15, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 242         I40E_PTT(16, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 243         I40E_PTT(17, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 244         I40E_PTT(18, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 245         I40E_PTT(19, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 246         I40E_PTT(20, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 247         I40E_PTT(21, L2, NONE, NOF, NONE, NONE, NOF, NONE, PAY3),
 248
 249         /* Non Tunneled IPv4 */
 250         I40E_PTT(22, IP, IPV4, FRG, NONE, NONE, NOF, NONE, PAY3),
 251         I40E_PTT(23, IP, IPV4, NOF, NONE, NONE, NOF, NONE, PAY3),
 252         I40E_PTT(24, IP, IPV4, NOF, NONE, NONE, NOF, UDP,  PAY4),
 253         I40E_PTT_UNUSED_ENTRY(25),
 254         I40E_PTT(26, IP, IPV4, NOF, NONE, NONE, NOF, TCP,  PAY4),
 255         I40E_PTT(27, IP, IPV4, NOF, NONE, NONE, NOF, SCTP, PAY4),
 256         I40E_PTT(28, IP, IPV4, NOF, NONE, NONE, NOF, ICMP, PAY4),
 257
 258         /* IPv4 --> IPv4 */
 259         I40E_PTT(29, IP, IPV4, NOF, IP_IP, IPV4, FRG, NONE, PAY3),
 260         I40E_PTT(30, IP, IPV4, NOF, IP_IP, IPV4, NOF, NONE, PAY3),
 261         I40E_PTT(31, IP, IPV4, NOF, IP_IP, IPV4, NOF, UDP,  PAY4),
 262         I40E_PTT_UNUSED_ENTRY(32),
 263         I40E_PTT(33, IP, IPV4, NOF, IP_IP, IPV4, NOF, TCP,  PAY4),
 264         I40E_PTT(34, IP, IPV4, NOF, IP_IP, IPV4, NOF, SCTP, PAY4),
 265         I40E_PTT(35, IP, IPV4, NOF, IP_IP, IPV4, NOF, ICMP, PAY4),
 266
 267         /* IPv4 --> IPv6 */
 268         I40E_PTT(36, IP, IPV4, NOF, IP_IP, IPV6, FRG, NONE, PAY3),
 269         I40E_PTT(37, IP, IPV4, NOF, IP_IP, IPV6, NOF, NONE, PAY3),
 270         I40E_PTT(38, IP, IPV4, NOF, IP_IP, IPV6, NOF, UDP,  PAY4),
 271         I40E_PTT_UNUSED_ENTRY(39),
 272         I40E_PTT(40, IP, IPV4, NOF, IP_IP, IPV6, NOF, TCP,  PAY4),
 273         I40E_PTT(41, IP, IPV4, NOF, IP_IP, IPV6, NOF, SCTP, PAY4),
 274         I40E_PTT(42, IP, IPV4, NOF, IP_IP, IPV6, NOF, ICMP, PAY4),
 275
 276         /* IPv4 --> GRE/NAT */
 277         I40E_PTT(43, IP, IPV4, NOF, IP_GRENAT, NONE, NOF, NONE, PAY3),
 278
 279         /* IPv4 --> GRE/NAT --> IPv4 */
 280         I40E_PTT(44, IP, IPV4, NOF, IP_GRENAT, IPV4, FRG, NONE, PAY3),
 281         I40E_PTT(45, IP, IPV4, NOF, IP_GRENAT, IPV4, NOF, NONE, PAY3),
 282         I40E_PTT(46, IP, IPV4, NOF, IP_GRENAT, IPV4, NOF, UDP,  PAY4),
 283         I40E_PTT_UNUSED_ENTRY(47),
 284         I40E_PTT(48, IP, IPV4, NOF, IP_GRENAT, IPV4, NOF, TCP,  PAY4),
 285         I40E_PTT(49, IP, IPV4, NOF, IP_GRENAT, IPV4, NOF, SCTP, PAY4),
 286         I40E_PTT(50, IP, IPV4, NOF, IP_GRENAT, IPV4, NOF, ICMP, PAY4),
 287
 288         /* IPv4 --> GRE/NAT --> IPv6 */
 289         I40E_PTT(51, IP, IPV4, NOF, IP_GRENAT, IPV6, FRG, NONE, PAY3),
 290         I40E_PTT(52, IP, IPV4, NOF, IP_GRENAT, IPV6, NOF, NONE, PAY3),
 291         I40E_PTT(53, IP, IPV4, NOF, IP_GRENAT, IPV6, NOF, UDP,  PAY4),
 292         I40E_PTT_UNUSED_ENTRY(54),
 293         I40E_PTT(55, IP, IPV4, NOF, IP_GRENAT, IPV6, NOF, TCP,  PAY4),
 294         I40E_PTT(56, IP, IPV4, NOF, IP_GRENAT, IPV6, NOF, SCTP, PAY4),
 295         I40E_PTT(57, IP, IPV4, NOF, IP_GRENAT, IPV6, NOF, ICMP, PAY4),
 296
 297         /* IPv4 --> GRE/NAT --> MAC */
 298         I40E_PTT(58, IP, IPV4, NOF, IP_GRENAT_MAC, NONE, NOF, NONE, PAY3),
 299
 300         /* IPv4 --> GRE/NAT --> MAC --> IPv4 */
 301         I40E_PTT(59, IP, IPV4, NOF, IP_GRENAT_MAC, IPV4, FRG, NONE, PAY3),
 302         I40E_PTT(60, IP, IPV4, NOF, IP_GRENAT_MAC, IPV4, NOF, NONE, PAY3),
 303         I40E_PTT(61, IP, IPV4, NOF, IP_GRENAT_MAC, IPV4, NOF, UDP,  PAY4),
 304         I40E_PTT_UNUSED_ENTRY(62),
 305         I40E_PTT(63, IP, IPV4, NOF, IP_GRENAT_MAC, IPV4, NOF, TCP,  PAY4),
 306         I40E_PTT(64, IP, IPV4, NOF, IP_GRENAT_MAC, IPV4, NOF, SCTP, PAY4),
 307         I40E_PTT(65, IP, IPV4, NOF, IP_GRENAT_MAC, IPV4, NOF, ICMP, PAY4),
 308
 309         /* IPv4 --> GRE/NAT -> MAC --> IPv6 */
 310         I40E_PTT(66, IP, IPV4, NOF, IP_GRENAT_MAC, IPV6, FRG, NONE, PAY3),
 311         I40E_PTT(67, IP, IPV4, NOF, IP_GRENAT_MAC, IPV6, NOF, NONE, PAY3),
 312         I40E_PTT(68, IP, IPV4, NOF, IP_GRENAT_MAC, IPV6, NOF, UDP,  PAY4),
 313         I40E_PTT_UNUSED_ENTRY(69),
 314         I40E_PTT(70, IP, IPV4, NOF, IP_GRENAT_MAC, IPV6, NOF, TCP,  PAY4),
 315         I40E_PTT(71, IP, IPV4, NOF, IP_GRENAT_MAC, IPV6, NOF, SCTP, PAY4),
 316         I40E_PTT(72, IP, IPV4, NOF, IP_GRENAT_MAC, IPV6, NOF, ICMP, PAY4),
 317
 318         /* IPv4 --> GRE/NAT --> MAC/VLAN */
 319         I40E_PTT(73, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, NONE, NOF, NONE, PAY3),
 320
 321         /* IPv4 ---> GRE/NAT -> MAC/VLAN --> IPv4 */
 322         I40E_PTT(74, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV4, FRG, NONE, PAY3),
 323         I40E_PTT(75, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, NONE, PAY3),
 324         I40E_PTT(76, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, UDP,  PAY4),
 325         I40E_PTT_UNUSED_ENTRY(77),
 326         I40E_PTT(78, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, TCP,  PAY4),
 327         I40E_PTT(79, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, SCTP, PAY4),
 328         I40E_PTT(80, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, ICMP, PAY4),
 329
 330         /* IPv4 -> GRE/NAT -> MAC/VLAN --> IPv6 */
 331         I40E_PTT(81, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV6, FRG, NONE, PAY3),
 332         I40E_PTT(82, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, NONE, PAY3),
 333         I40E_PTT(83, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, UDP,  PAY4),
 334         I40E_PTT_UNUSED_ENTRY(84),
 335         I40E_PTT(85, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, TCP,  PAY4),
 336         I40E_PTT(86, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, SCTP, PAY4),
 337         I40E_PTT(87, IP, IPV4, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, ICMP, PAY4),
 338
 339         /* Non Tunneled IPv6 */
 340         I40E_PTT(88, IP, IPV6, FRG, NONE, NONE, NOF, NONE, PAY3),
 341         I40E_PTT(89, IP, IPV6, NOF, NONE, NONE, NOF, NONE, PAY3),
 342         I40E_PTT(90, IP, IPV6, NOF, NONE, NONE, NOF, UDP,  PAY3),
 343         I40E_PTT_UNUSED_ENTRY(91),
 344         I40E_PTT(92, IP, IPV6, NOF, NONE, NONE, NOF, TCP,  PAY4),
 345         I40E_PTT(93, IP, IPV6, NOF, NONE, NONE, NOF, SCTP, PAY4),
 346         I40E_PTT(94, IP, IPV6, NOF, NONE, NONE, NOF, ICMP, PAY4),
 347
 348         /* IPv6 --> IPv4 */
 349         I40E_PTT(95,  IP, IPV6, NOF, IP_IP, IPV4, FRG, NONE, PAY3),
 350         I40E_PTT(96,  IP, IPV6, NOF, IP_IP, IPV4, NOF, NONE, PAY3),
 351         I40E_PTT(97,  IP, IPV6, NOF, IP_IP, IPV4, NOF, UDP,  PAY4),
 352         I40E_PTT_UNUSED_ENTRY(98),
 353         I40E_PTT(99,  IP, IPV6, NOF, IP_IP, IPV4, NOF, TCP,  PAY4),
 354         I40E_PTT(100, IP, IPV6, NOF, IP_IP, IPV4, NOF, SCTP, PAY4),
 355         I40E_PTT(101, IP, IPV6, NOF, IP_IP, IPV4, NOF, ICMP, PAY4),
 356
 357         /* IPv6 --> IPv6 */
 358         I40E_PTT(102, IP, IPV6, NOF, IP_IP, IPV6, FRG, NONE, PAY3),
 359         I40E_PTT(103, IP, IPV6, NOF, IP_IP, IPV6, NOF, NONE, PAY3),
 360         I40E_PTT(104, IP, IPV6, NOF, IP_IP, IPV6, NOF, UDP,  PAY4),
 361         I40E_PTT_UNUSED_ENTRY(105),
 362         I40E_PTT(106, IP, IPV6, NOF, IP_IP, IPV6, NOF, TCP,  PAY4),
 363         I40E_PTT(107, IP, IPV6, NOF, IP_IP, IPV6, NOF, SCTP, PAY4),
 364         I40E_PTT(108, IP, IPV6, NOF, IP_IP, IPV6, NOF, ICMP, PAY4),
 365
 366         /* IPv6 --> GRE/NAT */
 367         I40E_PTT(109, IP, IPV6, NOF, IP_GRENAT, NONE, NOF, NONE, PAY3),
 368
 369         /* IPv6 --> GRE/NAT -> IPv4 */
 370         I40E_PTT(110, IP, IPV6, NOF, IP_GRENAT, IPV4, FRG, NONE, PAY3),
 371         I40E_PTT(111, IP, IPV6, NOF, IP_GRENAT, IPV4, NOF, NONE, PAY3),
 372         I40E_PTT(112, IP, IPV6, NOF, IP_GRENAT, IPV4, NOF, UDP,  PAY4),
 373         I40E_PTT_UNUSED_ENTRY(113),
 374         I40E_PTT(114, IP, IPV6, NOF, IP_GRENAT, IPV4, NOF, TCP,  PAY4),
 375         I40E_PTT(115, IP, IPV6, NOF, IP_GRENAT, IPV4, NOF, SCTP, PAY4),
 376         I40E_PTT(116, IP, IPV6, NOF, IP_GRENAT, IPV4, NOF, ICMP, PAY4),
 377
 378         /* IPv6 --> GRE/NAT -> IPv6 */
 379         I40E_PTT(117, IP, IPV6, NOF, IP_GRENAT, IPV6, FRG, NONE, PAY3),
 380         I40E_PTT(118, IP, IPV6, NOF, IP_GRENAT, IPV6, NOF, NONE, PAY3),
 381         I40E_PTT(119, IP, IPV6, NOF, IP_GRENAT, IPV6, NOF, UDP,  PAY4),
 382         I40E_PTT_UNUSED_ENTRY(120),
 383         I40E_PTT(121, IP, IPV6, NOF, IP_GRENAT, IPV6, NOF, TCP,  PAY4),
 384         I40E_PTT(122, IP, IPV6, NOF, IP_GRENAT, IPV6, NOF, SCTP, PAY4),
 385         I40E_PTT(123, IP, IPV6, NOF, IP_GRENAT, IPV6, NOF, ICMP, PAY4),
 386
 387         /* IPv6 --> GRE/NAT -> MAC */
 388         I40E_PTT(124, IP, IPV6, NOF, IP_GRENAT_MAC, NONE, NOF, NONE, PAY3),
 389
 390         /* IPv6 --> GRE/NAT -> MAC -> IPv4 */
 391         I40E_PTT(125, IP, IPV6, NOF, IP_GRENAT_MAC, IPV4, FRG, NONE, PAY3),
 392         I40E_PTT(126, IP, IPV6, NOF, IP_GRENAT_MAC, IPV4, NOF, NONE, PAY3),
 393         I40E_PTT(127, IP, IPV6, NOF, IP_GRENAT_MAC, IPV4, NOF, UDP,  PAY4),
 394         I40E_PTT_UNUSED_ENTRY(128),
 395         I40E_PTT(129, IP, IPV6, NOF, IP_GRENAT_MAC, IPV4, NOF, TCP,  PAY4),
 396         I40E_PTT(130, IP, IPV6, NOF, IP_GRENAT_MAC, IPV4, NOF, SCTP, PAY4),
 397         I40E_PTT(131, IP, IPV6, NOF, IP_GRENAT_MAC, IPV4, NOF, ICMP, PAY4),
 398
 399         /* IPv6 --> GRE/NAT -> MAC -> IPv6 */
 400         I40E_PTT(132, IP, IPV6, NOF, IP_GRENAT_MAC, IPV6, FRG, NONE, PAY3),
 401         I40E_PTT(133, IP, IPV6, NOF, IP_GRENAT_MAC, IPV6, NOF, NONE, PAY3),
 402         I40E_PTT(134, IP, IPV6, NOF, IP_GRENAT_MAC, IPV6, NOF, UDP,  PAY4),
 403         I40E_PTT_UNUSED_ENTRY(135),
 404         I40E_PTT(136, IP, IPV6, NOF, IP_GRENAT_MAC, IPV6, NOF, TCP,  PAY4),
 405         I40E_PTT(137, IP, IPV6, NOF, IP_GRENAT_MAC, IPV6, NOF, SCTP, PAY4),
 406         I40E_PTT(138, IP, IPV6, NOF, IP_GRENAT_MAC, IPV6, NOF, ICMP, PAY4),
 407
 408         /* IPv6 --> GRE/NAT -> MAC/VLAN */
 409         I40E_PTT(139, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, NONE, NOF, NONE, PAY3),
 410
 411         /* IPv6 --> GRE/NAT -> MAC/VLAN --> IPv4 */
 412         I40E_PTT(140, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV4, FRG, NONE, PAY3),
 413         I40E_PTT(141, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, NONE, PAY3),
 414         I40E_PTT(142, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, UDP,  PAY4),
 415         I40E_PTT_UNUSED_ENTRY(143),
 416         I40E_PTT(144, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, TCP,  PAY4),
 417         I40E_PTT(145, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, SCTP, PAY4),
 418         I40E_PTT(146, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV4, NOF, ICMP, PAY4),
 419
 420         /* IPv6 --> GRE/NAT -> MAC/VLAN --> IPv6 */
 421         I40E_PTT(147, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV6, FRG, NONE, PAY3),
 422         I40E_PTT(148, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, NONE, PAY3),
 423         I40E_PTT(149, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, UDP,  PAY4),
 424         I40E_PTT_UNUSED_ENTRY(150),
 425         I40E_PTT(151, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, TCP,  PAY4),
 426         I40E_PTT(152, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, SCTP, PAY4),
 427         I40E_PTT(153, IP, IPV6, NOF, IP_GRENAT_MAC_VLAN, IPV6, NOF, ICMP, PAY4),
 428
 429         /* unused entries */
 430         I40E_PTT_UNUSED_ENTRY(154),
 431         I40E_PTT_UNUSED_ENTRY(155),
 432         I40E_PTT_UNUSED_ENTRY(156),
 433         I40E_PTT_UNUSED_ENTRY(157),
 434         I40E_PTT_UNUSED_ENTRY(158),
 435         I40E_PTT_UNUSED_ENTRY(159),
 436
 437         I40E_PTT_UNUSED_ENTRY(160),
 438         I40E_PTT_UNUSED_ENTRY(161),
 439         I40E_PTT_UNUSED_ENTRY(162),
 440         I40E_PTT_UNUSED_ENTRY(163),
 441         I40E_PTT_UNUSED_ENTRY(164),
 442         I40E_PTT_UNUSED_ENTRY(165),
 443         I40E_PTT_UNUSED_ENTRY(166),
 444         I40E_PTT_UNUSED_ENTRY(167),
 445         I40E_PTT_UNUSED_ENTRY(168),
 446         I40E_PTT_UNUSED_ENTRY(169),
 447
 448         I40E_PTT_UNUSED_ENTRY(170),
 449         I40E_PTT_UNUSED_ENTRY(171),
 450         I40E_PTT_UNUSED_ENTRY(172),
 451         I40E_PTT_UNUSED_ENTRY(173),
 452         I40E_PTT_UNUSED_ENTRY(174),
 453         I40E_PTT_UNUSED_ENTRY(175),
 454         I40E_PTT_UNUSED_ENTRY(176),
 455         I40E_PTT_UNUSED_ENTRY(177),
 456         I40E_PTT_UNUSED_ENTRY(178),
 457         I40E_PTT_UNUSED_ENTRY(179),
 458
 459         I40E_PTT_UNUSED_ENTRY(180),
 460         I40E_PTT_UNUSED_ENTRY(181),
 461         I40E_PTT_UNUSED_ENTRY(182),
 462         I40E_PTT_UNUSED_ENTRY(183),
 463         I40E_PTT_UNUSED_ENTRY(184),
 464         I40E_PTT_UNUSED_ENTRY(185),
 465         I40E_PTT_UNUSED_ENTRY(186),
 466         I40E_PTT_UNUSED_ENTRY(187),
 467         I40E_PTT_UNUSED_ENTRY(188),
 468         I40E_PTT_UNUSED_ENTRY(189),
 469
 470         I40E_PTT_UNUSED_ENTRY(190),
 471         I40E_PTT_UNUSED_ENTRY(191),
 472         I40E_PTT_UNUSED_ENTRY(192),
 473         I40E_PTT_UNUSED_ENTRY(193),
 474         I40E_PTT_UNUSED_ENTRY(194),
 475         I40E_PTT_UNUSED_ENTRY(195),
 476         I40E_PTT_UNUSED_ENTRY(196),
 477         I40E_PTT_UNUSED_ENTRY(197),
 478         I40E_PTT_UNUSED_ENTRY(198),
 479         I40E_PTT_UNUSED_ENTRY(199),
 480
 481         I40E_PTT_UNUSED_ENTRY(200),
 482         I40E_PTT_UNUSED_ENTRY(201),
 483         I40E_PTT_UNUSED_ENTRY(202),
 484         I40E_PTT_UNUSED_ENTRY(203),
 485         I40E_PTT_UNUSED_ENTRY(204),
 486         I40E_PTT_UNUSED_ENTRY(205),
 487         I40E_PTT_UNUSED_ENTRY(206),
 488         I40E_PTT_UNUSED_ENTRY(207),
 489         I40E_PTT_UNUSED_ENTRY(208),
 490         I40E_PTT_UNUSED_ENTRY(209),
 491
 492         I40E_PTT_UNUSED_ENTRY(210),
 493         I40E_PTT_UNUSED_ENTRY(211),
 494         I40E_PTT_UNUSED_ENTRY(212),
 495         I40E_PTT_UNUSED_ENTRY(213),
 496         I40E_PTT_UNUSED_ENTRY(214),
 497         I40E_PTT_UNUSED_ENTRY(215),
 498         I40E_PTT_UNUSED_ENTRY(216),
 499         I40E_PTT_UNUSED_ENTRY(217),
 500         I40E_PTT_UNUSED_ENTRY(218),
 501         I40E_PTT_UNUSED_ENTRY(219),
 502
 503         I40E_PTT_UNUSED_ENTRY(220),
 504         I40E_PTT_UNUSED_ENTRY(221),
 505         I40E_PTT_UNUSED_ENTRY(222),
 506         I40E_PTT_UNUSED_ENTRY(223),
 507         I40E_PTT_UNUSED_ENTRY(224),
 508         I40E_PTT_UNUSED_ENTRY(225),
 509         I40E_PTT_UNUSED_ENTRY(226),
 510         I40E_PTT_UNUSED_ENTRY(227),
 511         I40E_PTT_UNUSED_ENTRY(228),
 512         I40E_PTT_UNUSED_ENTRY(229),
 513
 514         I40E_PTT_UNUSED_ENTRY(230),
 515         I40E_PTT_UNUSED_ENTRY(231),
 516         I40E_PTT_UNUSED_ENTRY(232),
 517         I40E_PTT_UNUSED_ENTRY(233),
 518         I40E_PTT_UNUSED_ENTRY(234),
 519         I40E_PTT_UNUSED_ENTRY(235),
 520         I40E_PTT_UNUSED_ENTRY(236),
 521         I40E_PTT_UNUSED_ENTRY(237),
 522         I40E_PTT_UNUSED_ENTRY(238),
 523         I40E_PTT_UNUSED_ENTRY(239),
 524
 525         I40E_PTT_UNUSED_ENTRY(240),
 526         I40E_PTT_UNUSED_ENTRY(241),
 527         I40E_PTT_UNUSED_ENTRY(242),
 528         I40E_PTT_UNUSED_ENTRY(243),
 529         I40E_PTT_UNUSED_ENTRY(244),
 530         I40E_PTT_UNUSED_ENTRY(245),
 531         I40E_PTT_UNUSED_ENTRY(246),
 532         I40E_PTT_UNUSED_ENTRY(247),
 533         I40E_PTT_UNUSED_ENTRY(248),
 534         I40E_PTT_UNUSED_ENTRY(249),
 535
 536         I40E_PTT_UNUSED_ENTRY(250),
 537         I40E_PTT_UNUSED_ENTRY(251),
 538         I40E_PTT_UNUSED_ENTRY(252),
 539         I40E_PTT_UNUSED_ENTRY(253),
 540         I40E_PTT_UNUSED_ENTRY(254),
 541         I40E_PTT_UNUSED_ENTRY(255)
 542 };
 543
 544
 545 /**
 546  * i40e_init_shared_code - Initialize the shared code
 547  * @hw: pointer to hardware structure
 548  *
 549  * This assigns the MAC type and PHY code and inits the NVM.
 550  * Does not touch the hardware. This function must be called prior to any
 551  * other function in the shared code. The i40e_hw structure should be
 552  * memset to 0 prior to calling this function.  The following fields in
 553  * hw structure should be filled in prior to calling this function:
 554  * hw_addr, back, device_id, vendor_id, subsystem_device_id,
 555  * subsystem_vendor_id, and revision_id
 556  **/
 557 i40e_status i40e_init_shared_code(struct i40e_hw *hw)
 558 {
 559         i40e_status status = 0;
 560         u32 port, ari, func_rid;
 561
 562         i40e_set_mac_type(hw);
 563
 564         switch (hw->mac.type) {
 565         case I40E_MAC_XL710:
 566                 break;
 567         default:
 568                 return I40E_ERR_DEVICE_NOT_SUPPORTED;
 569         }
 570
 571         hw->phy.get_link_info = true;
 572
 573         /* Determine port number and PF number*/
 574         port = (rd32(hw, I40E_PFGEN_PORTNUM) & I40E_PFGEN_PORTNUM_PORT_NUM_MASK)
 575                                            >> I40E_PFGEN_PORTNUM_PORT_NUM_SHIFT;
 576         hw->port = (u8)port;
 577         ari = (rd32(hw, I40E_GLPCI_CAPSUP) & I40E_GLPCI_CAPSUP_ARI_EN_MASK) >>
 578                                                  I40E_GLPCI_CAPSUP_ARI_EN_SHIFT;
 579         func_rid = rd32(hw, I40E_PF_FUNC_RID);
 580         if (ari)
 581                 hw->pf_id = (u8)(func_rid & 0xff);
 582         else
 583                 hw->pf_id = (u8)(func_rid & 0x7);
 584
 585         status = i40e_init_nvm(hw);
 586         return status;
 587 }
 588
 589 /**
 590  * i40e_aq_mac_address_read - Retrieve the MAC addresses
 591  * @hw: pointer to the hw struct
 592  * @flags: a return indicator of what addresses were added to the addr store
 593  * @addrs: the requestor's mac addr store
 594  * @cmd_details: pointer to command details structure or NULL
 595  **/
 596 static i40e_status i40e_aq_mac_address_read(struct i40e_hw *hw,
 597                                    u16 *flags,
 598                                    struct i40e_aqc_mac_address_read_data *addrs,
 599                                    struct i40e_asq_cmd_details *cmd_details)
 600 {
 601         struct i40e_aq_desc desc;
 602         struct i40e_aqc_mac_address_read *cmd_data =
 603                 (struct i40e_aqc_mac_address_read *)&desc.params.raw;
 604         i40e_status status;
 605
 606         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_mac_address_read);
 607         desc.flags |= cpu_to_le16(I40E_AQ_FLAG_BUF);
 608
 609         status = i40e_asq_send_command(hw, &desc, addrs,
 610                                        sizeof(*addrs), cmd_details);
 611         *flags = le16_to_cpu(cmd_data->command_flags);
 612
 613         return status;
 614 }
 615
 616 /**
 617  * i40e_aq_mac_address_write - Change the MAC addresses
 618  * @hw: pointer to the hw struct
 619  * @flags: indicates which MAC to be written
 620  * @mac_addr: address to write
 621  * @cmd_details: pointer to command details structure or NULL
 622  **/
 623 i40e_status i40e_aq_mac_address_write(struct i40e_hw *hw,
 624                                     u16 flags, u8 *mac_addr,
 625                                     struct i40e_asq_cmd_details *cmd_details)
 626 {
 627         struct i40e_aq_desc desc;
 628         struct i40e_aqc_mac_address_write *cmd_data =
 629                 (struct i40e_aqc_mac_address_write *)&desc.params.raw;
 630         i40e_status status;
 631
 632         i40e_fill_default_direct_cmd_desc(&desc,
 633                                           i40e_aqc_opc_mac_address_write);
 634         cmd_data->command_flags = cpu_to_le16(flags);
 635         cmd_data->mac_sah = cpu_to_le16((u16)mac_addr[0] << 8 | mac_addr[1]);
 636         cmd_data->mac_sal = cpu_to_le32(((u32)mac_addr[2] << 24) |
 637                                         ((u32)mac_addr[3] << 16) |
 638                                         ((u32)mac_addr[4] << 8) |
 639                                         mac_addr[5]);
 640
 641         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
 642
 643         return status;
 644 }
 645
 646 /**
 647  * i40e_get_mac_addr - get MAC address
 648  * @hw: pointer to the HW structure
 649  * @mac_addr: pointer to MAC address
 650  *
 651  * Reads the adapter's MAC address from register
 652  **/
 653 i40e_status i40e_get_mac_addr(struct i40e_hw *hw, u8 *mac_addr)
 654 {
 655         struct i40e_aqc_mac_address_read_data addrs;
 656         i40e_status status;
 657         u16 flags = 0;
 658
 659         status = i40e_aq_mac_address_read(hw, &flags, &addrs, NULL);
 660
 661         if (flags & I40E_AQC_LAN_ADDR_VALID)
 662                 memcpy(mac_addr, &addrs.pf_lan_mac, sizeof(addrs.pf_lan_mac));
 663
 664         return status;
 665 }
 666
 667 /**
 668  * i40e_get_port_mac_addr - get Port MAC address
 669  * @hw: pointer to the HW structure
 670  * @mac_addr: pointer to Port MAC address
 671  *
 672  * Reads the adapter's Port MAC address
 673  **/
 674 i40e_status i40e_get_port_mac_addr(struct i40e_hw *hw, u8 *mac_addr)
 675 {
 676         struct i40e_aqc_mac_address_read_data addrs;
 677         i40e_status status;
 678         u16 flags = 0;
 679
 680         status = i40e_aq_mac_address_read(hw, &flags, &addrs, NULL);
 681         if (status)
 682                 return status;
 683
 684         if (flags & I40E_AQC_PORT_ADDR_VALID)
 685                 memcpy(mac_addr, &addrs.port_mac, sizeof(addrs.port_mac));
 686         else
 687                 status = I40E_ERR_INVALID_MAC_ADDR;
 688
 689         return status;
 690 }
 691
 692 /**
 693  * i40e_pre_tx_queue_cfg - pre tx queue configure
 694  * @hw: pointer to the HW structure
 695  * @queue: target pf queue index
 696  * @enable: state change request
 697  *
 698  * Handles hw requirement to indicate intention to enable
 699  * or disable target queue.
 700  **/
 701 void i40e_pre_tx_queue_cfg(struct i40e_hw *hw, u32 queue, bool enable)
 702 {
 703         u32 abs_queue_idx = hw->func_caps.base_queue + queue;
 704         u32 reg_block = 0;
 705         u32 reg_val;
 706
 707         if (abs_queue_idx >= 128) {
 708                 reg_block = abs_queue_idx / 128;
 709                 abs_queue_idx %= 128;
 710         }
 711
 712         reg_val = rd32(hw, I40E_GLLAN_TXPRE_QDIS(reg_block));
 713         reg_val &= ~I40E_GLLAN_TXPRE_QDIS_QINDX_MASK;
 714         reg_val |= (abs_queue_idx << I40E_GLLAN_TXPRE_QDIS_QINDX_SHIFT);
 715
 716         if (enable)
 717                 reg_val |= I40E_GLLAN_TXPRE_QDIS_CLEAR_QDIS_MASK;
 718         else
 719                 reg_val |= I40E_GLLAN_TXPRE_QDIS_SET_QDIS_MASK;
 720
 721         wr32(hw, I40E_GLLAN_TXPRE_QDIS(reg_block), reg_val);
 722 }
 723 #ifdef I40E_FCOE
 724
 725 /**
 726  * i40e_get_san_mac_addr - get SAN MAC address
 727  * @hw: pointer to the HW structure
 728  * @mac_addr: pointer to SAN MAC address
 729  *
 730  * Reads the adapter's SAN MAC address from NVM
 731  **/
 732 i40e_status i40e_get_san_mac_addr(struct i40e_hw *hw, u8 *mac_addr)
 733 {
 734         struct i40e_aqc_mac_address_read_data addrs;
 735         i40e_status status;
 736         u16 flags = 0;
 737
 738         status = i40e_aq_mac_address_read(hw, &flags, &addrs, NULL);
 739         if (status)
 740                 return status;
 741
 742         if (flags & I40E_AQC_SAN_ADDR_VALID)
 743                 memcpy(mac_addr, &addrs.pf_san_mac, sizeof(addrs.pf_san_mac));
 744         else
 745                 status = I40E_ERR_INVALID_MAC_ADDR;
 746
 747         return status;
 748 }
 749 #endif
 750
 751 /**
 752  *  i40e_read_pba_string - Reads part number string from EEPROM
 753  *  @hw: pointer to hardware structure
 754  *  @pba_num: stores the part number string from the EEPROM
 755  *  @pba_num_size: part number string buffer length
 756  *
 757  *  Reads the part number string from the EEPROM.
 758  **/
 759 i40e_status i40e_read_pba_string(struct i40e_hw *hw, u8 *pba_num,
 760                                  u32 pba_num_size)
 761 {
 762         i40e_status status = 0;
 763         u16 pba_word = 0;
 764         u16 pba_size = 0;
 765         u16 pba_ptr = 0;
 766         u16 i = 0;
 767
 768         status = i40e_read_nvm_word(hw, I40E_SR_PBA_FLAGS, &pba_word);
 769         if (status || (pba_word != 0xFAFA)) {
 770                 hw_dbg(hw, "Failed to read PBA flags or flag is invalid.\n");
 771                 return status;
 772         }
 773
 774         status = i40e_read_nvm_word(hw, I40E_SR_PBA_BLOCK_PTR, &pba_ptr);
 775         if (status) {
 776                 hw_dbg(hw, "Failed to read PBA Block pointer.\n");
 777                 return status;
 778         }
 779
 780         status = i40e_read_nvm_word(hw, pba_ptr, &pba_size);
 781         if (status) {
 782                 hw_dbg(hw, "Failed to read PBA Block size.\n");
 783                 return status;
 784         }
 785
 786         /* Subtract one to get PBA word count (PBA Size word is included in
 787          * total size)
 788          */
 789         pba_size--;
 790         if (pba_num_size < (((u32)pba_size * 2) + 1)) {
 791                 hw_dbg(hw, "Buffer to small for PBA data.\n");
 792                 return I40E_ERR_PARAM;
 793         }
 794
 795         for (i = 0; i < pba_size; i++) {
 796                 status = i40e_read_nvm_word(hw, (pba_ptr + 1) + i, &pba_word);
 797                 if (status) {
 798                         hw_dbg(hw, "Failed to read PBA Block word %d.\n", i);
 799                         return status;
 800                 }
 801
 802                 pba_num[(i * 2)] = (pba_word >> 8) & 0xFF;
 803                 pba_num[(i * 2) + 1] = pba_word & 0xFF;
 804         }
 805         pba_num[(pba_size * 2)] = '\0';
 806
 807         return status;
 808 }
 809
 810 /**
 811  * i40e_get_media_type - Gets media type
 812  * @hw: pointer to the hardware structure
 813  **/
 814 static enum i40e_media_type i40e_get_media_type(struct i40e_hw *hw)
 815 {
 816         enum i40e_media_type media;
 817
 818         switch (hw->phy.link_info.phy_type) {
 819         case I40E_PHY_TYPE_10GBASE_SR:
 820         case I40E_PHY_TYPE_10GBASE_LR:
 821         case I40E_PHY_TYPE_1000BASE_SX:
 822         case I40E_PHY_TYPE_1000BASE_LX:
 823         case I40E_PHY_TYPE_40GBASE_SR4:
 824         case I40E_PHY_TYPE_40GBASE_LR4:
 825                 media = I40E_MEDIA_TYPE_FIBER;
 826                 break;
 827         case I40E_PHY_TYPE_100BASE_TX:
 828         case I40E_PHY_TYPE_1000BASE_T:
 829         case I40E_PHY_TYPE_10GBASE_T:
 830                 media = I40E_MEDIA_TYPE_BASET;
 831                 break;
 832         case I40E_PHY_TYPE_10GBASE_CR1_CU:
 833         case I40E_PHY_TYPE_40GBASE_CR4_CU:
 834         case I40E_PHY_TYPE_10GBASE_CR1:
 835         case I40E_PHY_TYPE_40GBASE_CR4:
 836         case I40E_PHY_TYPE_10GBASE_SFPP_CU:
 837                 media = I40E_MEDIA_TYPE_DA;
 838                 break;
 839         case I40E_PHY_TYPE_1000BASE_KX:
 840         case I40E_PHY_TYPE_10GBASE_KX4:
 841         case I40E_PHY_TYPE_10GBASE_KR:
 842         case I40E_PHY_TYPE_40GBASE_KR4:
 843                 media = I40E_MEDIA_TYPE_BACKPLANE;
 844                 break;
 845         case I40E_PHY_TYPE_SGMII:
 846         case I40E_PHY_TYPE_XAUI:
 847         case I40E_PHY_TYPE_XFI:
 848         case I40E_PHY_TYPE_XLAUI:
 849         case I40E_PHY_TYPE_XLPPI:
 850         default:
 851                 media = I40E_MEDIA_TYPE_UNKNOWN;
 852                 break;
 853         }
 854
 855         return media;
 856 }
 857
 858 #define I40E_PF_RESET_WAIT_COUNT_A0     200
 859 #define I40E_PF_RESET_WAIT_COUNT        110
 860 /**
 861  * i40e_pf_reset - Reset the PF
 862  * @hw: pointer to the hardware structure
 863  *
 864  * Assuming someone else has triggered a global reset,
 865  * assure the global reset is complete and then reset the PF
 866  **/
 867 i40e_status i40e_pf_reset(struct i40e_hw *hw)
 868 {
 869         u32 cnt = 0;
 870         u32 cnt1 = 0;
 871         u32 reg = 0;
 872         u32 grst_del;
 873
 874         /* Poll for Global Reset steady state in case of recent GRST.
 875          * The grst delay value is in 100ms units, and we'll wait a
 876          * couple counts longer to be sure we don't just miss the end.
 877          */
 878         grst_del = rd32(hw, I40E_GLGEN_RSTCTL) & I40E_GLGEN_RSTCTL_GRSTDEL_MASK
 879                         >> I40E_GLGEN_RSTCTL_GRSTDEL_SHIFT;
 880         for (cnt = 0; cnt < grst_del + 2; cnt++) {
 881                 reg = rd32(hw, I40E_GLGEN_RSTAT);
 882                 if (!(reg & I40E_GLGEN_RSTAT_DEVSTATE_MASK))
 883                         break;
 884                 msleep(100);
 885         }
 886         if (reg & I40E_GLGEN_RSTAT_DEVSTATE_MASK) {
 887                 hw_dbg(hw, "Global reset polling failed to complete.\n");
 888                 return I40E_ERR_RESET_FAILED;
 889         }
 890
 891         /* Now Wait for the FW to be ready */
 892         for (cnt1 = 0; cnt1 < I40E_PF_RESET_WAIT_COUNT; cnt1++) {
 893                 reg = rd32(hw, I40E_GLNVM_ULD);
 894                 reg &= (I40E_GLNVM_ULD_CONF_CORE_DONE_MASK |
 895                         I40E_GLNVM_ULD_CONF_GLOBAL_DONE_MASK);
 896                 if (reg == (I40E_GLNVM_ULD_CONF_CORE_DONE_MASK |
 897                             I40E_GLNVM_ULD_CONF_GLOBAL_DONE_MASK)) {
 898                         hw_dbg(hw, "Core and Global modules ready %d\n", cnt1);
 899                         break;
 900                 }
 901                 usleep_range(10000, 20000);
 902         }
 903         if (!(reg & (I40E_GLNVM_ULD_CONF_CORE_DONE_MASK |
 904                      I40E_GLNVM_ULD_CONF_GLOBAL_DONE_MASK))) {
 905                 hw_dbg(hw, "wait for FW Reset complete timedout\n");
 906                 hw_dbg(hw, "I40E_GLNVM_ULD = 0x%x\n", reg);
 907                 return I40E_ERR_RESET_FAILED;
 908         }
 909
 910         /* If there was a Global Reset in progress when we got here,
 911          * we don't need to do the PF Reset
 912          */
 913         if (!cnt) {
 914                 if (hw->revision_id == 0)
 915                         cnt = I40E_PF_RESET_WAIT_COUNT_A0;
 916                 else
 917                         cnt = I40E_PF_RESET_WAIT_COUNT;
 918                 reg = rd32(hw, I40E_PFGEN_CTRL);
 919                 wr32(hw, I40E_PFGEN_CTRL,
 920                      (reg | I40E_PFGEN_CTRL_PFSWR_MASK));
 921                 for (; cnt; cnt--) {
 922                         reg = rd32(hw, I40E_PFGEN_CTRL);
 923                         if (!(reg & I40E_PFGEN_CTRL_PFSWR_MASK))
 924                                 break;
 925                         usleep_range(1000, 2000);
 926                 }
 927                 if (reg & I40E_PFGEN_CTRL_PFSWR_MASK) {
 928                         hw_dbg(hw, "PF reset polling failed to complete.\n");
 929                         return I40E_ERR_RESET_FAILED;
 930                 }
 931         }
 932
 933         i40e_clear_pxe_mode(hw);
 934
 935         return 0;
 936 }
 937
 938 /**
 939  * i40e_clear_hw - clear out any left over hw state
 940  * @hw: pointer to the hw struct
 941  *
 942  * Clear queues and interrupts, typically called at init time,
 943  * but after the capabilities have been found so we know how many
 944  * queues and msix vectors have been allocated.
 945  **/
 946 void i40e_clear_hw(struct i40e_hw *hw)
 947 {
 948         u32 num_queues, base_queue;
 949         u32 num_pf_int;
 950         u32 num_vf_int;
 951         u32 num_vfs;
 952         u32 i, j;
 953         u32 val;
 954         u32 eol = 0x7ff;
 955
 956         /* get number of interrupts, queues, and vfs */
 957         val = rd32(hw, I40E_GLPCI_CNF2);
 958         num_pf_int = (val & I40E_GLPCI_CNF2_MSI_X_PF_N_MASK) >>
 959                      I40E_GLPCI_CNF2_MSI_X_PF_N_SHIFT;
 960         num_vf_int = (val & I40E_GLPCI_CNF2_MSI_X_VF_N_MASK) >>
 961                      I40E_GLPCI_CNF2_MSI_X_VF_N_SHIFT;
 962
 963         val = rd32(hw, I40E_PFLAN_QALLOC);
 964         base_queue = (val & I40E_PFLAN_QALLOC_FIRSTQ_MASK) >>
 965                      I40E_PFLAN_QALLOC_FIRSTQ_SHIFT;
 966         j = (val & I40E_PFLAN_QALLOC_LASTQ_MASK) >>
 967             I40E_PFLAN_QALLOC_LASTQ_SHIFT;
 968         if (val & I40E_PFLAN_QALLOC_VALID_MASK)
 969                 num_queues = (j - base_queue) + 1;
 970         else
 971                 num_queues = 0;
 972
 973         val = rd32(hw, I40E_PF_VT_PFALLOC);
 974         i = (val & I40E_PF_VT_PFALLOC_FIRSTVF_MASK) >>
 975             I40E_PF_VT_PFALLOC_FIRSTVF_SHIFT;
 976         j = (val & I40E_PF_VT_PFALLOC_LASTVF_MASK) >>
 977             I40E_PF_VT_PFALLOC_LASTVF_SHIFT;
 978         if (val & I40E_PF_VT_PFALLOC_VALID_MASK)
 979                 num_vfs = (j - i) + 1;
 980         else
 981                 num_vfs = 0;
 982
 983         /* stop all the interrupts */
 984         wr32(hw, I40E_PFINT_ICR0_ENA, 0);
 985         val = 0x3 << I40E_PFINT_DYN_CTLN_ITR_INDX_SHIFT;
 986         for (i = 0; i < num_pf_int - 2; i++)
 987                 wr32(hw, I40E_PFINT_DYN_CTLN(i), val);
 988
 989         /* Set the FIRSTQ_INDX field to 0x7FF in PFINT_LNKLSTx */
 990         val = eol << I40E_PFINT_LNKLST0_FIRSTQ_INDX_SHIFT;
 991         wr32(hw, I40E_PFINT_LNKLST0, val);
 992         for (i = 0; i < num_pf_int - 2; i++)
 993                 wr32(hw, I40E_PFINT_LNKLSTN(i), val);
 994         val = eol << I40E_VPINT_LNKLST0_FIRSTQ_INDX_SHIFT;
 995         for (i = 0; i < num_vfs; i++)
 996                 wr32(hw, I40E_VPINT_LNKLST0(i), val);
 997         for (i = 0; i < num_vf_int - 2; i++)
 998                 wr32(hw, I40E_VPINT_LNKLSTN(i), val);
 999
1000         /* warn the HW of the coming Tx disables */
1001         for (i = 0; i < num_queues; i++) {
1002                 u32 abs_queue_idx = base_queue + i;
1003                 u32 reg_block = 0;
1004
1005                 if (abs_queue_idx >= 128) {
1006                         reg_block = abs_queue_idx / 128;
1007                         abs_queue_idx %= 128;
1008                 }
1009
1010                 val = rd32(hw, I40E_GLLAN_TXPRE_QDIS(reg_block));
1011                 val &= ~I40E_GLLAN_TXPRE_QDIS_QINDX_MASK;
1012                 val |= (abs_queue_idx << I40E_GLLAN_TXPRE_QDIS_QINDX_SHIFT);
1013                 val |= I40E_GLLAN_TXPRE_QDIS_SET_QDIS_MASK;
1014
1015                 wr32(hw, I40E_GLLAN_TXPRE_QDIS(reg_block), val);
1016         }
1017         udelay(400);
1018
1019         /* stop all the queues */
1020         for (i = 0; i < num_queues; i++) {
1021                 wr32(hw, I40E_QINT_TQCTL(i), 0);
1022                 wr32(hw, I40E_QTX_ENA(i), 0);
1023                 wr32(hw, I40E_QINT_RQCTL(i), 0);
1024                 wr32(hw, I40E_QRX_ENA(i), 0);
1025         }
1026
1027         /* short wait for all queue disables to settle */
1028         udelay(50);
1029 }
1030
1031 /**
1032  * i40e_clear_pxe_mode - clear pxe operations mode
1033  * @hw: pointer to the hw struct
1034  *
1035  * Make sure all PXE mode settings are cleared, including things
1036  * like descriptor fetch/write-back mode.
1037  **/
1038 void i40e_clear_pxe_mode(struct i40e_hw *hw)
1039 {
1040         u32 reg;
1041
1042         if (i40e_check_asq_alive(hw))
1043                 i40e_aq_clear_pxe_mode(hw, NULL);
1044
1045         /* Clear single descriptor fetch/write-back mode */
1046         reg = rd32(hw, I40E_GLLAN_RCTL_0);
1047
1048         if (hw->revision_id == 0) {
1049                 /* As a work around clear PXE_MODE instead of setting it */
1050                 wr32(hw, I40E_GLLAN_RCTL_0, (reg & (~I40E_GLLAN_RCTL_0_PXE_MODE_MASK)));
1051         } else {
1052                 wr32(hw, I40E_GLLAN_RCTL_0, (reg | I40E_GLLAN_RCTL_0_PXE_MODE_MASK));
1053         }
1054 }
1055
1056 /**
1057  * i40e_led_is_mine - helper to find matching led
1058  * @hw: pointer to the hw struct
1059  * @idx: index into GPIO registers
1060  *
1061  * returns: 0 if no match, otherwise the value of the GPIO_CTL register
1062  */
1063 static u32 i40e_led_is_mine(struct i40e_hw *hw, int idx)
1064 {
1065         u32 gpio_val = 0;
1066         u32 port;
1067
1068         if (!hw->func_caps.led[idx])
1069                 return 0;
1070
1071         gpio_val = rd32(hw, I40E_GLGEN_GPIO_CTL(idx));
1072         port = (gpio_val & I40E_GLGEN_GPIO_CTL_PRT_NUM_MASK) >>
1073                 I40E_GLGEN_GPIO_CTL_PRT_NUM_SHIFT;
1074
1075         /* if PRT_NUM_NA is 1 then this LED is not port specific, OR
1076          * if it is not our port then ignore
1077          */
1078         if ((gpio_val & I40E_GLGEN_GPIO_CTL_PRT_NUM_NA_MASK) ||
1079             (port != hw->port))
1080                 return 0;
1081
1082         return gpio_val;
1083 }
1084
1085 #define I40E_LED0 22
1086 #define I40E_LINK_ACTIVITY 0xC
1087
1088 /**
1089  * i40e_led_get - return current on/off mode
1090  * @hw: pointer to the hw struct
1091  *
1092  * The value returned is the 'mode' field as defined in the
1093  * GPIO register definitions: 0x0 = off, 0xf = on, and other
1094  * values are variations of possible behaviors relating to
1095  * blink, link, and wire.
1096  **/
1097 u32 i40e_led_get(struct i40e_hw *hw)
1098 {
1099         u32 mode = 0;
1100         int i;
1101
1102         /* as per the documentation GPIO 22-29 are the LED
1103          * GPIO pins named LED0..LED7
1104          */
1105         for (i = I40E_LED0; i <= I40E_GLGEN_GPIO_CTL_MAX_INDEX; i++) {
1106                 u32 gpio_val = i40e_led_is_mine(hw, i);
1107
1108                 if (!gpio_val)
1109                         continue;
1110
1111                 mode = (gpio_val & I40E_GLGEN_GPIO_CTL_LED_MODE_MASK) >>
1112                         I40E_GLGEN_GPIO_CTL_LED_MODE_SHIFT;
1113                 break;
1114         }
1115
1116         return mode;
1117 }
1118
1119 /**
1120  * i40e_led_set - set new on/off mode
1121  * @hw: pointer to the hw struct
1122  * @mode: 0=off, 0xf=on (else see manual for mode details)
1123  * @blink: true if the LED should blink when on, false if steady
1124  *
1125  * if this function is used to turn on the blink it should
1126  * be used to disable the blink when restoring the original state.
1127  **/
1128 void i40e_led_set(struct i40e_hw *hw, u32 mode, bool blink)
1129 {
1130         int i;
1131
1132         if (mode & 0xfffffff0)
1133                 hw_dbg(hw, "invalid mode passed in %X\n", mode);
1134
1135         /* as per the documentation GPIO 22-29 are the LED
1136          * GPIO pins named LED0..LED7
1137          */
1138         for (i = I40E_LED0; i <= I40E_GLGEN_GPIO_CTL_MAX_INDEX; i++) {
1139                 u32 gpio_val = i40e_led_is_mine(hw, i);
1140
1141                 if (!gpio_val)
1142                         continue;
1143
1144                 gpio_val &= ~I40E_GLGEN_GPIO_CTL_LED_MODE_MASK;
1145                 /* this & is a bit of paranoia, but serves as a range check */
1146                 gpio_val |= ((mode << I40E_GLGEN_GPIO_CTL_LED_MODE_SHIFT) &
1147                              I40E_GLGEN_GPIO_CTL_LED_MODE_MASK);
1148
1149                 if (mode == I40E_LINK_ACTIVITY)
1150                         blink = false;
1151
1152                 if (blink)
1153                         gpio_val |= (1 << I40E_GLGEN_GPIO_CTL_LED_BLINK_SHIFT);
1154                 else
1155                         gpio_val &= ~(1 << I40E_GLGEN_GPIO_CTL_LED_BLINK_SHIFT);
1156
1157                 wr32(hw, I40E_GLGEN_GPIO_CTL(i), gpio_val);
1158                 break;
1159         }
1160 }
1161
1162 /* Admin command wrappers */
1163
1164 /**
1165  * i40e_aq_get_phy_capabilities
1166  * @hw: pointer to the hw struct
1167  * @abilities: structure for PHY capabilities to be filled
1168  * @qualified_modules: report Qualified Modules
1169  * @report_init: report init capabilities (active are default)
1170  * @cmd_details: pointer to command details structure or NULL
1171  *
1172  * Returns the various PHY abilities supported on the Port.
1173  **/
1174 i40e_status i40e_aq_get_phy_capabilities(struct i40e_hw *hw,
1175                         bool qualified_modules, bool report_init,
1176                         struct i40e_aq_get_phy_abilities_resp *abilities,
1177                         struct i40e_asq_cmd_details *cmd_details)
1178 {
1179         struct i40e_aq_desc desc;
1180         i40e_status status;
1181         u16 abilities_size = sizeof(struct i40e_aq_get_phy_abilities_resp);
1182
1183         if (!abilities)
1184                 return I40E_ERR_PARAM;
1185
1186         i40e_fill_default_direct_cmd_desc(&desc,
1187                                           i40e_aqc_opc_get_phy_abilities);
1188
1189         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
1190         if (abilities_size > I40E_AQ_LARGE_BUF)
1191                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
1192
1193         if (qualified_modules)
1194                 desc.params.external.param0 |=
1195                         cpu_to_le32(I40E_AQ_PHY_REPORT_QUALIFIED_MODULES);
1196
1197         if (report_init)
1198                 desc.params.external.param0 |=
1199                         cpu_to_le32(I40E_AQ_PHY_REPORT_INITIAL_VALUES);
1200
1201         status = i40e_asq_send_command(hw, &desc, abilities, abilities_size,
1202                                        cmd_details);
1203
1204         if (hw->aq.asq_last_status == I40E_AQ_RC_EIO)
1205                 status = I40E_ERR_UNKNOWN_PHY;
1206
1207         return status;
1208 }
1209
1210 /**
1211  * i40e_aq_set_phy_config
1212  * @hw: pointer to the hw struct
1213  * @config: structure with PHY configuration to be set
1214  * @cmd_details: pointer to command details structure or NULL
1215  *
1216  * Set the various PHY configuration parameters
1217  * supported on the Port.One or more of the Set PHY config parameters may be
1218  * ignored in an MFP mode as the PF may not have the privilege to set some
1219  * of the PHY Config parameters. This status will be indicated by the
1220  * command response.
1221  **/
1222 enum i40e_status_code i40e_aq_set_phy_config(struct i40e_hw *hw,
1223                                 struct i40e_aq_set_phy_config *config,
1224                                 struct i40e_asq_cmd_details *cmd_details)
1225 {
1226         struct i40e_aq_desc desc;
1227         struct i40e_aq_set_phy_config *cmd =
1228                         (struct i40e_aq_set_phy_config *)&desc.params.raw;
1229         enum i40e_status_code status;
1230
1231         if (!config)
1232                 return I40E_ERR_PARAM;
1233
1234         i40e_fill_default_direct_cmd_desc(&desc,
1235                                           i40e_aqc_opc_set_phy_config);
1236
1237         *cmd = *config;
1238
1239         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1240
1241         return status;
1242 }
1243
1244 /**
1245  * i40e_set_fc
1246  * @hw: pointer to the hw struct
1247  *
1248  * Set the requested flow control mode using set_phy_config.
1249  **/
1250 enum i40e_status_code i40e_set_fc(struct i40e_hw *hw, u8 *aq_failures,
1251                                   bool atomic_restart)
1252 {
1253         enum i40e_fc_mode fc_mode = hw->fc.requested_mode;
1254         struct i40e_aq_get_phy_abilities_resp abilities;
1255         struct i40e_aq_set_phy_config config;
1256         enum i40e_status_code status;
1257         u8 pause_mask = 0x0;
1258
1259         *aq_failures = 0x0;
1260
1261         switch (fc_mode) {
1262         case I40E_FC_FULL:
1263                 pause_mask |= I40E_AQ_PHY_FLAG_PAUSE_TX;
1264                 pause_mask |= I40E_AQ_PHY_FLAG_PAUSE_RX;
1265                 break;
1266         case I40E_FC_RX_PAUSE:
1267                 pause_mask |= I40E_AQ_PHY_FLAG_PAUSE_RX;
1268                 break;
1269         case I40E_FC_TX_PAUSE:
1270                 pause_mask |= I40E_AQ_PHY_FLAG_PAUSE_TX;
1271                 break;
1272         default:
1273                 break;
1274         }
1275
1276         /* Get the current phy config */
1277         status = i40e_aq_get_phy_capabilities(hw, false, false, &abilities,
1278                                               NULL);
1279         if (status) {
1280                 *aq_failures |= I40E_SET_FC_AQ_FAIL_GET;
1281                 return status;
1282         }
1283
1284         memset(&config, 0, sizeof(struct i40e_aq_set_phy_config));
1285         /* clear the old pause settings */
1286         config.abilities = abilities.abilities & ~(I40E_AQ_PHY_FLAG_PAUSE_TX) &
1287                            ~(I40E_AQ_PHY_FLAG_PAUSE_RX);
1288         /* set the new abilities */
1289         config.abilities |= pause_mask;
1290         /* If the abilities have changed, then set the new config */
1291         if (config.abilities != abilities.abilities) {
1292                 /* Auto restart link so settings take effect */
1293                 if (atomic_restart)
1294                         config.abilities |= I40E_AQ_PHY_ENABLE_ATOMIC_LINK;
1295                 /* Copy over all the old settings */
1296                 config.phy_type = abilities.phy_type;
1297                 config.link_speed = abilities.link_speed;
1298                 config.eee_capability = abilities.eee_capability;
1299                 config.eeer = abilities.eeer_val;
1300                 config.low_power_ctrl = abilities.d3_lpan;
1301                 status = i40e_aq_set_phy_config(hw, &config, NULL);
1302
1303                 if (status)
1304                         *aq_failures |= I40E_SET_FC_AQ_FAIL_SET;
1305         }
1306         /* Update the link info */
1307         status = i40e_aq_get_link_info(hw, true, NULL, NULL);
1308         if (status) {
1309                 /* Wait a little bit (on 40G cards it sometimes takes a really
1310                  * long time for link to come back from the atomic reset)
1311                  * and try once more
1312                  */
1313                 msleep(1000);
1314                 status = i40e_aq_get_link_info(hw, true, NULL, NULL);
1315         }
1316         if (status)
1317                 *aq_failures |= I40E_SET_FC_AQ_FAIL_UPDATE;
1318
1319         return status;
1320 }
1321
1322 /**
1323  * i40e_aq_clear_pxe_mode
1324  * @hw: pointer to the hw struct
1325  * @cmd_details: pointer to command details structure or NULL
1326  *
1327  * Tell the firmware that the driver is taking over from PXE
1328  **/
1329 i40e_status i40e_aq_clear_pxe_mode(struct i40e_hw *hw,
1330                                 struct i40e_asq_cmd_details *cmd_details)
1331 {
1332         i40e_status status;
1333         struct i40e_aq_desc desc;
1334         struct i40e_aqc_clear_pxe *cmd =
1335                 (struct i40e_aqc_clear_pxe *)&desc.params.raw;
1336
1337         i40e_fill_default_direct_cmd_desc(&desc,
1338                                           i40e_aqc_opc_clear_pxe_mode);
1339
1340         cmd->rx_cnt = 0x2;
1341
1342         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1343
1344         wr32(hw, I40E_GLLAN_RCTL_0, 0x1);
1345
1346         return status;
1347 }
1348
1349 /**
1350  * i40e_aq_set_link_restart_an
1351  * @hw: pointer to the hw struct
1352  * @enable_link: if true: enable link, if false: disable link
1353  * @cmd_details: pointer to command details structure or NULL
1354  *
1355  * Sets up the link and restarts the Auto-Negotiation over the link.
1356  **/
1357 i40e_status i40e_aq_set_link_restart_an(struct i40e_hw *hw,
1358                                         bool enable_link,
1359                                         struct i40e_asq_cmd_details *cmd_details)
1360 {
1361         struct i40e_aq_desc desc;
1362         struct i40e_aqc_set_link_restart_an *cmd =
1363                 (struct i40e_aqc_set_link_restart_an *)&desc.params.raw;
1364         i40e_status status;
1365
1366         i40e_fill_default_direct_cmd_desc(&desc,
1367                                           i40e_aqc_opc_set_link_restart_an);
1368
1369         cmd->command = I40E_AQ_PHY_RESTART_AN;
1370         if (enable_link)
1371                 cmd->command |= I40E_AQ_PHY_LINK_ENABLE;
1372         else
1373                 cmd->command &= ~I40E_AQ_PHY_LINK_ENABLE;
1374
1375         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1376
1377         return status;
1378 }
1379
1380 /**
1381  * i40e_aq_get_link_info
1382  * @hw: pointer to the hw struct
1383  * @enable_lse: enable/disable LinkStatusEvent reporting
1384  * @link: pointer to link status structure - optional
1385  * @cmd_details: pointer to command details structure or NULL
1386  *
1387  * Returns the link status of the adapter.
1388  **/
1389 i40e_status i40e_aq_get_link_info(struct i40e_hw *hw,
1390                                 bool enable_lse, struct i40e_link_status *link,
1391                                 struct i40e_asq_cmd_details *cmd_details)
1392 {
1393         struct i40e_aq_desc desc;
1394         struct i40e_aqc_get_link_status *resp =
1395                 (struct i40e_aqc_get_link_status *)&desc.params.raw;
1396         struct i40e_link_status *hw_link_info = &hw->phy.link_info;
1397         i40e_status status;
1398         bool tx_pause, rx_pause;
1399         u16 command_flags;
1400
1401         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_get_link_status);
1402
1403         if (enable_lse)
1404                 command_flags = I40E_AQ_LSE_ENABLE;
1405         else
1406                 command_flags = I40E_AQ_LSE_DISABLE;
1407         resp->command_flags = cpu_to_le16(command_flags);
1408
1409         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1410
1411         if (status)
1412                 goto aq_get_link_info_exit;
1413
1414         /* save off old link status information */
1415         hw->phy.link_info_old = *hw_link_info;
1416
1417         /* update link status */
1418         hw_link_info->phy_type = (enum i40e_aq_phy_type)resp->phy_type;
1419         hw->phy.media_type = i40e_get_media_type(hw);
1420         hw_link_info->link_speed = (enum i40e_aq_link_speed)resp->link_speed;
1421         hw_link_info->link_info = resp->link_info;
1422         hw_link_info->an_info = resp->an_info;
1423         hw_link_info->ext_info = resp->ext_info;
1424         hw_link_info->loopback = resp->loopback;
1425         hw_link_info->max_frame_size = le16_to_cpu(resp->max_frame_size);
1426         hw_link_info->pacing = resp->config & I40E_AQ_CONFIG_PACING_MASK;
1427
1428         /* update fc info */
1429         tx_pause = !!(resp->an_info & I40E_AQ_LINK_PAUSE_TX);
1430         rx_pause = !!(resp->an_info & I40E_AQ_LINK_PAUSE_RX);
1431         if (tx_pause & rx_pause)
1432                 hw->fc.current_mode = I40E_FC_FULL;
1433         else if (tx_pause)
1434                 hw->fc.current_mode = I40E_FC_TX_PAUSE;
1435         else if (rx_pause)
1436                 hw->fc.current_mode = I40E_FC_RX_PAUSE;
1437         else
1438                 hw->fc.current_mode = I40E_FC_NONE;
1439
1440         if (resp->config & I40E_AQ_CONFIG_CRC_ENA)
1441                 hw_link_info->crc_enable = true;
1442         else
1443                 hw_link_info->crc_enable = false;
1444
1445         if (resp->command_flags & cpu_to_le16(I40E_AQ_LSE_ENABLE))
1446                 hw_link_info->lse_enable = true;
1447         else
1448                 hw_link_info->lse_enable = false;
1449
1450         /* save link status information */
1451         if (link)
1452                 *link = *hw_link_info;
1453
1454         /* flag cleared so helper functions don't call AQ again */
1455         hw->phy.get_link_info = false;
1456
1457 aq_get_link_info_exit:
1458         return status;
1459 }
1460
1461 /**
1462  * i40e_aq_set_phy_int_mask
1463  * @hw: pointer to the hw struct
1464  * @mask: interrupt mask to be set
1465  * @cmd_details: pointer to command details structure or NULL
1466  *
1467  * Set link interrupt mask.
1468  **/
1469 i40e_status i40e_aq_set_phy_int_mask(struct i40e_hw *hw,
1470                                      u16 mask,
1471                                      struct i40e_asq_cmd_details *cmd_details)
1472 {
1473         struct i40e_aq_desc desc;
1474         struct i40e_aqc_set_phy_int_mask *cmd =
1475                 (struct i40e_aqc_set_phy_int_mask *)&desc.params.raw;
1476         i40e_status status;
1477
1478         i40e_fill_default_direct_cmd_desc(&desc,
1479                                           i40e_aqc_opc_set_phy_int_mask);
1480
1481         cmd->event_mask = cpu_to_le16(mask);
1482
1483         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1484
1485         return status;
1486 }
1487
1488 /**
1489  * i40e_aq_add_vsi
1490  * @hw: pointer to the hw struct
1491  * @vsi_ctx: pointer to a vsi context struct
1492  * @cmd_details: pointer to command details structure or NULL
1493  *
1494  * Add a VSI context to the hardware.
1495 **/
1496 i40e_status i40e_aq_add_vsi(struct i40e_hw *hw,
1497                                 struct i40e_vsi_context *vsi_ctx,
1498                                 struct i40e_asq_cmd_details *cmd_details)
1499 {
1500         struct i40e_aq_desc desc;
1501         struct i40e_aqc_add_get_update_vsi *cmd =
1502                 (struct i40e_aqc_add_get_update_vsi *)&desc.params.raw;
1503         struct i40e_aqc_add_get_update_vsi_completion *resp =
1504                 (struct i40e_aqc_add_get_update_vsi_completion *)
1505                 &desc.params.raw;
1506         i40e_status status;
1507
1508         i40e_fill_default_direct_cmd_desc(&desc,
1509                                           i40e_aqc_opc_add_vsi);
1510
1511         cmd->uplink_seid = cpu_to_le16(vsi_ctx->uplink_seid);
1512         cmd->connection_type = vsi_ctx->connection_type;
1513         cmd->vf_id = vsi_ctx->vf_num;
1514         cmd->vsi_flags = cpu_to_le16(vsi_ctx->flags);
1515
1516         desc.flags |= cpu_to_le16((u16)(I40E_AQ_FLAG_BUF | I40E_AQ_FLAG_RD));
1517
1518         status = i40e_asq_send_command(hw, &desc, &vsi_ctx->info,
1519                                     sizeof(vsi_ctx->info), cmd_details);
1520
1521         if (status)
1522                 goto aq_add_vsi_exit;
1523
1524         vsi_ctx->seid = le16_to_cpu(resp->seid);
1525         vsi_ctx->vsi_number = le16_to_cpu(resp->vsi_number);
1526         vsi_ctx->vsis_allocated = le16_to_cpu(resp->vsi_used);
1527         vsi_ctx->vsis_unallocated = le16_to_cpu(resp->vsi_free);
1528
1529 aq_add_vsi_exit:
1530         return status;
1531 }
1532
1533 /**
1534  * i40e_aq_set_vsi_unicast_promiscuous
1535  * @hw: pointer to the hw struct
1536  * @seid: vsi number
1537  * @set: set unicast promiscuous enable/disable
1538  * @cmd_details: pointer to command details structure or NULL
1539  **/
1540 i40e_status i40e_aq_set_vsi_unicast_promiscuous(struct i40e_hw *hw,
1541                                 u16 seid, bool set,
1542                                 struct i40e_asq_cmd_details *cmd_details)
1543 {
1544         struct i40e_aq_desc desc;
1545         struct i40e_aqc_set_vsi_promiscuous_modes *cmd =
1546                 (struct i40e_aqc_set_vsi_promiscuous_modes *)&desc.params.raw;
1547         i40e_status status;
1548         u16 flags = 0;
1549
1550         i40e_fill_default_direct_cmd_desc(&desc,
1551                                         i40e_aqc_opc_set_vsi_promiscuous_modes);
1552
1553         if (set)
1554                 flags |= I40E_AQC_SET_VSI_PROMISC_UNICAST;
1555
1556         cmd->promiscuous_flags = cpu_to_le16(flags);
1557
1558         cmd->valid_flags = cpu_to_le16(I40E_AQC_SET_VSI_PROMISC_UNICAST);
1559
1560         cmd->seid = cpu_to_le16(seid);
1561         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1562
1563         return status;
1564 }
1565
1566 /**
1567  * i40e_aq_set_vsi_multicast_promiscuous
1568  * @hw: pointer to the hw struct
1569  * @seid: vsi number
1570  * @set: set multicast promiscuous enable/disable
1571  * @cmd_details: pointer to command details structure or NULL
1572  **/
1573 i40e_status i40e_aq_set_vsi_multicast_promiscuous(struct i40e_hw *hw,
1574                                 u16 seid, bool set, struct i40e_asq_cmd_details *cmd_details)
1575 {
1576         struct i40e_aq_desc desc;
1577         struct i40e_aqc_set_vsi_promiscuous_modes *cmd =
1578                 (struct i40e_aqc_set_vsi_promiscuous_modes *)&desc.params.raw;
1579         i40e_status status;
1580         u16 flags = 0;
1581
1582         i40e_fill_default_direct_cmd_desc(&desc,
1583                                         i40e_aqc_opc_set_vsi_promiscuous_modes);
1584
1585         if (set)
1586                 flags |= I40E_AQC_SET_VSI_PROMISC_MULTICAST;
1587
1588         cmd->promiscuous_flags = cpu_to_le16(flags);
1589
1590         cmd->valid_flags = cpu_to_le16(I40E_AQC_SET_VSI_PROMISC_MULTICAST);
1591
1592         cmd->seid = cpu_to_le16(seid);
1593         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1594
1595         return status;
1596 }
1597
1598 /**
1599  * i40e_aq_set_vsi_broadcast
1600  * @hw: pointer to the hw struct
1601  * @seid: vsi number
1602  * @set_filter: true to set filter, false to clear filter
1603  * @cmd_details: pointer to command details structure or NULL
1604  *
1605  * Set or clear the broadcast promiscuous flag (filter) for a given VSI.
1606  **/
1607 i40e_status i40e_aq_set_vsi_broadcast(struct i40e_hw *hw,
1608                                 u16 seid, bool set_filter,
1609                                 struct i40e_asq_cmd_details *cmd_details)
1610 {
1611         struct i40e_aq_desc desc;
1612         struct i40e_aqc_set_vsi_promiscuous_modes *cmd =
1613                 (struct i40e_aqc_set_vsi_promiscuous_modes *)&desc.params.raw;
1614         i40e_status status;
1615
1616         i40e_fill_default_direct_cmd_desc(&desc,
1617                                         i40e_aqc_opc_set_vsi_promiscuous_modes);
1618
1619         if (set_filter)
1620                 cmd->promiscuous_flags
1621                             |= cpu_to_le16(I40E_AQC_SET_VSI_PROMISC_BROADCAST);
1622         else
1623                 cmd->promiscuous_flags
1624                             &= cpu_to_le16(~I40E_AQC_SET_VSI_PROMISC_BROADCAST);
1625
1626         cmd->valid_flags = cpu_to_le16(I40E_AQC_SET_VSI_PROMISC_BROADCAST);
1627         cmd->seid = cpu_to_le16(seid);
1628         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1629
1630         return status;
1631 }
1632
1633 /**
1634  * i40e_get_vsi_params - get VSI configuration info
1635  * @hw: pointer to the hw struct
1636  * @vsi_ctx: pointer to a vsi context struct
1637  * @cmd_details: pointer to command details structure or NULL
1638  **/
1639 i40e_status i40e_aq_get_vsi_params(struct i40e_hw *hw,
1640                                 struct i40e_vsi_context *vsi_ctx,
1641                                 struct i40e_asq_cmd_details *cmd_details)
1642 {
1643         struct i40e_aq_desc desc;
1644         struct i40e_aqc_add_get_update_vsi *cmd =
1645                 (struct i40e_aqc_add_get_update_vsi *)&desc.params.raw;
1646         struct i40e_aqc_add_get_update_vsi_completion *resp =
1647                 (struct i40e_aqc_add_get_update_vsi_completion *)
1648                 &desc.params.raw;
1649         i40e_status status;
1650
1651         i40e_fill_default_direct_cmd_desc(&desc,
1652                                           i40e_aqc_opc_get_vsi_parameters);
1653
1654         cmd->uplink_seid = cpu_to_le16(vsi_ctx->seid);
1655
1656         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
1657
1658         status = i40e_asq_send_command(hw, &desc, &vsi_ctx->info,
1659                                     sizeof(vsi_ctx->info), NULL);
1660
1661         if (status)
1662                 goto aq_get_vsi_params_exit;
1663
1664         vsi_ctx->seid = le16_to_cpu(resp->seid);
1665         vsi_ctx->vsi_number = le16_to_cpu(resp->vsi_number);
1666         vsi_ctx->vsis_allocated = le16_to_cpu(resp->vsi_used);
1667         vsi_ctx->vsis_unallocated = le16_to_cpu(resp->vsi_free);
1668
1669 aq_get_vsi_params_exit:
1670         return status;
1671 }
1672
1673 /**
1674  * i40e_aq_update_vsi_params
1675  * @hw: pointer to the hw struct
1676  * @vsi_ctx: pointer to a vsi context struct
1677  * @cmd_details: pointer to command details structure or NULL
1678  *
1679  * Update a VSI context.
1680  **/
1681 i40e_status i40e_aq_update_vsi_params(struct i40e_hw *hw,
1682                                 struct i40e_vsi_context *vsi_ctx,
1683                                 struct i40e_asq_cmd_details *cmd_details)
1684 {
1685         struct i40e_aq_desc desc;
1686         struct i40e_aqc_add_get_update_vsi *cmd =
1687                 (struct i40e_aqc_add_get_update_vsi *)&desc.params.raw;
1688         i40e_status status;
1689
1690         i40e_fill_default_direct_cmd_desc(&desc,
1691                                           i40e_aqc_opc_update_vsi_parameters);
1692         cmd->uplink_seid = cpu_to_le16(vsi_ctx->seid);
1693
1694         desc.flags |= cpu_to_le16((u16)(I40E_AQ_FLAG_BUF | I40E_AQ_FLAG_RD));
1695
1696         status = i40e_asq_send_command(hw, &desc, &vsi_ctx->info,
1697                                     sizeof(vsi_ctx->info), cmd_details);
1698
1699         return status;
1700 }
1701
1702 /**
1703  * i40e_aq_get_switch_config
1704  * @hw: pointer to the hardware structure
1705  * @buf: pointer to the result buffer
1706  * @buf_size: length of input buffer
1707  * @start_seid: seid to start for the report, 0 == beginning
1708  * @cmd_details: pointer to command details structure or NULL
1709  *
1710  * Fill the buf with switch configuration returned from AdminQ command
1711  **/
1712 i40e_status i40e_aq_get_switch_config(struct i40e_hw *hw,
1713                                 struct i40e_aqc_get_switch_config_resp *buf,
1714                                 u16 buf_size, u16 *start_seid,
1715                                 struct i40e_asq_cmd_details *cmd_details)
1716 {
1717         struct i40e_aq_desc desc;
1718         struct i40e_aqc_switch_seid *scfg =
1719                 (struct i40e_aqc_switch_seid *)&desc.params.raw;
1720         i40e_status status;
1721
1722         i40e_fill_default_direct_cmd_desc(&desc,
1723                                           i40e_aqc_opc_get_switch_config);
1724         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
1725         if (buf_size > I40E_AQ_LARGE_BUF)
1726                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
1727         scfg->seid = cpu_to_le16(*start_seid);
1728
1729         status = i40e_asq_send_command(hw, &desc, buf, buf_size, cmd_details);
1730         *start_seid = le16_to_cpu(scfg->seid);
1731
1732         return status;
1733 }
1734
1735 /**
1736  * i40e_aq_get_firmware_version
1737  * @hw: pointer to the hw struct
1738  * @fw_major_version: firmware major version
1739  * @fw_minor_version: firmware minor version
1740  * @api_major_version: major queue version
1741  * @api_minor_version: minor queue version
1742  * @cmd_details: pointer to command details structure or NULL
1743  *
1744  * Get the firmware version from the admin queue commands
1745  **/
1746 i40e_status i40e_aq_get_firmware_version(struct i40e_hw *hw,
1747                                 u16 *fw_major_version, u16 *fw_minor_version,
1748                                 u16 *api_major_version, u16 *api_minor_version,
1749                                 struct i40e_asq_cmd_details *cmd_details)
1750 {
1751         struct i40e_aq_desc desc;
1752         struct i40e_aqc_get_version *resp =
1753                 (struct i40e_aqc_get_version *)&desc.params.raw;
1754         i40e_status status;
1755
1756         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_get_version);
1757
1758         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1759
1760         if (!status) {
1761                 if (fw_major_version != NULL)
1762                         *fw_major_version = le16_to_cpu(resp->fw_major);
1763                 if (fw_minor_version != NULL)
1764                         *fw_minor_version = le16_to_cpu(resp->fw_minor);
1765                 if (api_major_version != NULL)
1766                         *api_major_version = le16_to_cpu(resp->api_major);
1767                 if (api_minor_version != NULL)
1768                         *api_minor_version = le16_to_cpu(resp->api_minor);
1769         }
1770
1771         return status;
1772 }
1773
1774 /**
1775  * i40e_aq_send_driver_version
1776  * @hw: pointer to the hw struct
1777  * @dv: driver's major, minor version
1778  * @cmd_details: pointer to command details structure or NULL
1779  *
1780  * Send the driver version to the firmware
1781  **/
1782 i40e_status i40e_aq_send_driver_version(struct i40e_hw *hw,
1783                                 struct i40e_driver_version *dv,
1784                                 struct i40e_asq_cmd_details *cmd_details)
1785 {
1786         struct i40e_aq_desc desc;
1787         struct i40e_aqc_driver_version *cmd =
1788                 (struct i40e_aqc_driver_version *)&desc.params.raw;
1789         i40e_status status;
1790         u16 len;
1791
1792         if (dv == NULL)
1793                 return I40E_ERR_PARAM;
1794
1795         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_driver_version);
1796
1797         desc.flags |= cpu_to_le16(I40E_AQ_FLAG_SI);
1798         cmd->driver_major_ver = dv->major_version;
1799         cmd->driver_minor_ver = dv->minor_version;
1800         cmd->driver_build_ver = dv->build_version;
1801         cmd->driver_subbuild_ver = dv->subbuild_version;
1802
1803         len = 0;
1804         while (len < sizeof(dv->driver_string) &&
1805                (dv->driver_string[len] < 0x80) &&
1806                dv->driver_string[len])
1807                 len++;
1808         status = i40e_asq_send_command(hw, &desc, dv->driver_string,
1809                                        len, cmd_details);
1810
1811         return status;
1812 }
1813
1814 /**
1815  * i40e_get_link_status - get status of the HW network link
1816  * @hw: pointer to the hw struct
1817  *
1818  * Returns true if link is up, false if link is down.
1819  *
1820  * Side effect: LinkStatusEvent reporting becomes enabled
1821  **/
1822 bool i40e_get_link_status(struct i40e_hw *hw)
1823 {
1824         i40e_status status = 0;
1825         bool link_status = false;
1826
1827         if (hw->phy.get_link_info) {
1828                 status = i40e_aq_get_link_info(hw, true, NULL, NULL);
1829
1830                 if (status)
1831                         goto i40e_get_link_status_exit;
1832         }
1833
1834         link_status = hw->phy.link_info.link_info & I40E_AQ_LINK_UP;
1835
1836 i40e_get_link_status_exit:
1837         return link_status;
1838 }
1839
1840 /**
1841  * i40e_aq_add_veb - Insert a VEB between the VSI and the MAC
1842  * @hw: pointer to the hw struct
1843  * @uplink_seid: the MAC or other gizmo SEID
1844  * @downlink_seid: the VSI SEID
1845  * @enabled_tc: bitmap of TCs to be enabled
1846  * @default_port: true for default port VSI, false for control port
1847  * @enable_l2_filtering: true to add L2 filter table rules to regular forwarding rules for cloud support
1848  * @veb_seid: pointer to where to put the resulting VEB SEID
1849  * @cmd_details: pointer to command details structure or NULL
1850  *
1851  * This asks the FW to add a VEB between the uplink and downlink
1852  * elements.  If the uplink SEID is 0, this will be a floating VEB.
1853  **/
1854 i40e_status i40e_aq_add_veb(struct i40e_hw *hw, u16 uplink_seid,
1855                                 u16 downlink_seid, u8 enabled_tc,
1856                                 bool default_port, bool enable_l2_filtering,
1857                                 u16 *veb_seid,
1858                                 struct i40e_asq_cmd_details *cmd_details)
1859 {
1860         struct i40e_aq_desc desc;
1861         struct i40e_aqc_add_veb *cmd =
1862                 (struct i40e_aqc_add_veb *)&desc.params.raw;
1863         struct i40e_aqc_add_veb_completion *resp =
1864                 (struct i40e_aqc_add_veb_completion *)&desc.params.raw;
1865         i40e_status status;
1866         u16 veb_flags = 0;
1867
1868         /* SEIDs need to either both be set or both be 0 for floating VEB */
1869         if (!!uplink_seid != !!downlink_seid)
1870                 return I40E_ERR_PARAM;
1871
1872         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_add_veb);
1873
1874         cmd->uplink_seid = cpu_to_le16(uplink_seid);
1875         cmd->downlink_seid = cpu_to_le16(downlink_seid);
1876         cmd->enable_tcs = enabled_tc;
1877         if (!uplink_seid)
1878                 veb_flags |= I40E_AQC_ADD_VEB_FLOATING;
1879         if (default_port)
1880                 veb_flags |= I40E_AQC_ADD_VEB_PORT_TYPE_DEFAULT;
1881         else
1882                 veb_flags |= I40E_AQC_ADD_VEB_PORT_TYPE_DATA;
1883
1884         if (enable_l2_filtering)
1885                 veb_flags |= I40E_AQC_ADD_VEB_ENABLE_L2_FILTER;
1886
1887         cmd->veb_flags = cpu_to_le16(veb_flags);
1888
1889         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1890
1891         if (!status && veb_seid)
1892                 *veb_seid = le16_to_cpu(resp->veb_seid);
1893
1894         return status;
1895 }
1896
1897 /**
1898  * i40e_aq_get_veb_parameters - Retrieve VEB parameters
1899  * @hw: pointer to the hw struct
1900  * @veb_seid: the SEID of the VEB to query
1901  * @switch_id: the uplink switch id
1902  * @floating: set to true if the VEB is floating
1903  * @statistic_index: index of the stats counter block for this VEB
1904  * @vebs_used: number of VEB's used by function
1905  * @vebs_free: total VEB's not reserved by any function
1906  * @cmd_details: pointer to command details structure or NULL
1907  *
1908  * This retrieves the parameters for a particular VEB, specified by
1909  * uplink_seid, and returns them to the caller.
1910  **/
1911 i40e_status i40e_aq_get_veb_parameters(struct i40e_hw *hw,
1912                                 u16 veb_seid, u16 *switch_id,
1913                                 bool *floating, u16 *statistic_index,
1914                                 u16 *vebs_used, u16 *vebs_free,
1915                                 struct i40e_asq_cmd_details *cmd_details)
1916 {
1917         struct i40e_aq_desc desc;
1918         struct i40e_aqc_get_veb_parameters_completion *cmd_resp =
1919                 (struct i40e_aqc_get_veb_parameters_completion *)
1920                 &desc.params.raw;
1921         i40e_status status;
1922
1923         if (veb_seid == 0)
1924                 return I40E_ERR_PARAM;
1925
1926         i40e_fill_default_direct_cmd_desc(&desc,
1927                                           i40e_aqc_opc_get_veb_parameters);
1928         cmd_resp->seid = cpu_to_le16(veb_seid);
1929
1930         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
1931         if (status)
1932                 goto get_veb_exit;
1933
1934         if (switch_id)
1935                 *switch_id = le16_to_cpu(cmd_resp->switch_id);
1936         if (statistic_index)
1937                 *statistic_index = le16_to_cpu(cmd_resp->statistic_index);
1938         if (vebs_used)
1939                 *vebs_used = le16_to_cpu(cmd_resp->vebs_used);
1940         if (vebs_free)
1941                 *vebs_free = le16_to_cpu(cmd_resp->vebs_free);
1942         if (floating) {
1943                 u16 flags = le16_to_cpu(cmd_resp->veb_flags);
1944                 if (flags & I40E_AQC_ADD_VEB_FLOATING)
1945                         *floating = true;
1946                 else
1947                         *floating = false;
1948         }
1949
1950 get_veb_exit:
1951         return status;
1952 }
1953
1954 /**
1955  * i40e_aq_add_macvlan
1956  * @hw: pointer to the hw struct
1957  * @seid: VSI for the mac address
1958  * @mv_list: list of macvlans to be added
1959  * @count: length of the list
1960  * @cmd_details: pointer to command details structure or NULL
1961  *
1962  * Add MAC/VLAN addresses to the HW filtering
1963  **/
1964 i40e_status i40e_aq_add_macvlan(struct i40e_hw *hw, u16 seid,
1965                         struct i40e_aqc_add_macvlan_element_data *mv_list,
1966                         u16 count, struct i40e_asq_cmd_details *cmd_details)
1967 {
1968         struct i40e_aq_desc desc;
1969         struct i40e_aqc_macvlan *cmd =
1970                 (struct i40e_aqc_macvlan *)&desc.params.raw;
1971         i40e_status status;
1972         u16 buf_size;
1973
1974         if (count == 0 || !mv_list || !hw)
1975                 return I40E_ERR_PARAM;
1976
1977         buf_size = count * sizeof(struct i40e_aqc_add_macvlan_element_data);
1978
1979         /* prep the rest of the request */
1980         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_add_macvlan);
1981         cmd->num_addresses = cpu_to_le16(count);
1982         cmd->seid[0] = cpu_to_le16(I40E_AQC_MACVLAN_CMD_SEID_VALID | seid);
1983         cmd->seid[1] = 0;
1984         cmd->seid[2] = 0;
1985
1986         desc.flags |= cpu_to_le16((u16)(I40E_AQ_FLAG_BUF | I40E_AQ_FLAG_RD));
1987         if (buf_size > I40E_AQ_LARGE_BUF)
1988                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
1989
1990         status = i40e_asq_send_command(hw, &desc, mv_list, buf_size,
1991                                     cmd_details);
1992
1993         return status;
1994 }
1995
1996 /**
1997  * i40e_aq_remove_macvlan
1998  * @hw: pointer to the hw struct
1999  * @seid: VSI for the mac address
2000  * @mv_list: list of macvlans to be removed
2001  * @count: length of the list
2002  * @cmd_details: pointer to command details structure or NULL
2003  *
2004  * Remove MAC/VLAN addresses from the HW filtering
2005  **/
2006 i40e_status i40e_aq_remove_macvlan(struct i40e_hw *hw, u16 seid,
2007                         struct i40e_aqc_remove_macvlan_element_data *mv_list,
2008                         u16 count, struct i40e_asq_cmd_details *cmd_details)
2009 {
2010         struct i40e_aq_desc desc;
2011         struct i40e_aqc_macvlan *cmd =
2012                 (struct i40e_aqc_macvlan *)&desc.params.raw;
2013         i40e_status status;
2014         u16 buf_size;
2015
2016         if (count == 0 || !mv_list || !hw)
2017                 return I40E_ERR_PARAM;
2018
2019         buf_size = count * sizeof(struct i40e_aqc_remove_macvlan_element_data);
2020
2021         /* prep the rest of the request */
2022         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_remove_macvlan);
2023         cmd->num_addresses = cpu_to_le16(count);
2024         cmd->seid[0] = cpu_to_le16(I40E_AQC_MACVLAN_CMD_SEID_VALID | seid);
2025         cmd->seid[1] = 0;
2026         cmd->seid[2] = 0;
2027
2028         desc.flags |= cpu_to_le16((u16)(I40E_AQ_FLAG_BUF | I40E_AQ_FLAG_RD));
2029         if (buf_size > I40E_AQ_LARGE_BUF)
2030                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2031
2032         status = i40e_asq_send_command(hw, &desc, mv_list, buf_size,
2033                                        cmd_details);
2034
2035         return status;
2036 }
2037
2038 /**
2039  * i40e_aq_send_msg_to_vf
2040  * @hw: pointer to the hardware structure
2041  * @vfid: vf id to send msg
2042  * @v_opcode: opcodes for VF-PF communication
2043  * @v_retval: return error code
2044  * @msg: pointer to the msg buffer
2045  * @msglen: msg length
2046  * @cmd_details: pointer to command details
2047  *
2048  * send msg to vf
2049  **/
2050 i40e_status i40e_aq_send_msg_to_vf(struct i40e_hw *hw, u16 vfid,
2051                                 u32 v_opcode, u32 v_retval, u8 *msg, u16 msglen,
2052                                 struct i40e_asq_cmd_details *cmd_details)
2053 {
2054         struct i40e_aq_desc desc;
2055         struct i40e_aqc_pf_vf_message *cmd =
2056                 (struct i40e_aqc_pf_vf_message *)&desc.params.raw;
2057         i40e_status status;
2058
2059         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_send_msg_to_vf);
2060         cmd->id = cpu_to_le32(vfid);
2061         desc.cookie_high = cpu_to_le32(v_opcode);
2062         desc.cookie_low = cpu_to_le32(v_retval);
2063         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_SI);
2064         if (msglen) {
2065                 desc.flags |= cpu_to_le16((u16)(I40E_AQ_FLAG_BUF |
2066                                                 I40E_AQ_FLAG_RD));
2067                 if (msglen > I40E_AQ_LARGE_BUF)
2068                         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2069                 desc.datalen = cpu_to_le16(msglen);
2070         }
2071         status = i40e_asq_send_command(hw, &desc, msg, msglen, cmd_details);
2072
2073         return status;
2074 }
2075
2076 /**
2077  * i40e_aq_debug_read_register
2078  * @hw: pointer to the hw struct
2079  * @reg_addr: register address
2080  * @reg_val: register value
2081  * @cmd_details: pointer to command details structure or NULL
2082  *
2083  * Read the register using the admin queue commands
2084  **/
2085 i40e_status i40e_aq_debug_read_register(struct i40e_hw *hw,
2086                                 u32  reg_addr, u64 *reg_val,
2087                                 struct i40e_asq_cmd_details *cmd_details)
2088 {
2089         struct i40e_aq_desc desc;
2090         struct i40e_aqc_debug_reg_read_write *cmd_resp =
2091                 (struct i40e_aqc_debug_reg_read_write *)&desc.params.raw;
2092         i40e_status status;
2093
2094         if (reg_val == NULL)
2095                 return I40E_ERR_PARAM;
2096
2097         i40e_fill_default_direct_cmd_desc(&desc,
2098                                           i40e_aqc_opc_debug_read_reg);
2099
2100         cmd_resp->address = cpu_to_le32(reg_addr);
2101
2102         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2103
2104         if (!status) {
2105                 *reg_val = ((u64)cmd_resp->value_high << 32) |
2106                             (u64)cmd_resp->value_low;
2107                 *reg_val = le64_to_cpu(*reg_val);
2108         }
2109
2110         return status;
2111 }
2112
2113 /**
2114  * i40e_aq_debug_write_register
2115  * @hw: pointer to the hw struct
2116  * @reg_addr: register address
2117  * @reg_val: register value
2118  * @cmd_details: pointer to command details structure or NULL
2119  *
2120  * Write to a register using the admin queue commands
2121  **/
2122 i40e_status i40e_aq_debug_write_register(struct i40e_hw *hw,
2123                                         u32 reg_addr, u64 reg_val,
2124                                         struct i40e_asq_cmd_details *cmd_details)
2125 {
2126         struct i40e_aq_desc desc;
2127         struct i40e_aqc_debug_reg_read_write *cmd =
2128                 (struct i40e_aqc_debug_reg_read_write *)&desc.params.raw;
2129         i40e_status status;
2130
2131         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_debug_write_reg);
2132
2133         cmd->address = cpu_to_le32(reg_addr);
2134         cmd->value_high = cpu_to_le32((u32)(reg_val >> 32));
2135         cmd->value_low = cpu_to_le32((u32)(reg_val & 0xFFFFFFFF));
2136
2137         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2138
2139         return status;
2140 }
2141
2142 /**
2143  * i40e_aq_set_hmc_resource_profile
2144  * @hw: pointer to the hw struct
2145  * @profile: type of profile the HMC is to be set as
2146  * @pe_vf_enabled_count: the number of PE enabled VFs the system has
2147  * @cmd_details: pointer to command details structure or NULL
2148  *
2149  * set the HMC profile of the device.
2150  **/
2151 i40e_status i40e_aq_set_hmc_resource_profile(struct i40e_hw *hw,
2152                                 enum i40e_aq_hmc_profile profile,
2153                                 u8 pe_vf_enabled_count,
2154                                 struct i40e_asq_cmd_details *cmd_details)
2155 {
2156         struct i40e_aq_desc desc;
2157         struct i40e_aq_get_set_hmc_resource_profile *cmd =
2158                 (struct i40e_aq_get_set_hmc_resource_profile *)&desc.params.raw;
2159         i40e_status status;
2160
2161         i40e_fill_default_direct_cmd_desc(&desc,
2162                                         i40e_aqc_opc_set_hmc_resource_profile);
2163
2164         cmd->pm_profile = (u8)profile;
2165         cmd->pe_vf_enabled = pe_vf_enabled_count;
2166
2167         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2168
2169         return status;
2170 }
2171
2172 /**
2173  * i40e_aq_request_resource
2174  * @hw: pointer to the hw struct
2175  * @resource: resource id
2176  * @access: access type
2177  * @sdp_number: resource number
2178  * @timeout: the maximum time in ms that the driver may hold the resource
2179  * @cmd_details: pointer to command details structure or NULL
2180  *
2181  * requests common resource using the admin queue commands
2182  **/
2183 i40e_status i40e_aq_request_resource(struct i40e_hw *hw,
2184                                 enum i40e_aq_resources_ids resource,
2185                                 enum i40e_aq_resource_access_type access,
2186                                 u8 sdp_number, u64 *timeout,
2187                                 struct i40e_asq_cmd_details *cmd_details)
2188 {
2189         struct i40e_aq_desc desc;
2190         struct i40e_aqc_request_resource *cmd_resp =
2191                 (struct i40e_aqc_request_resource *)&desc.params.raw;
2192         i40e_status status;
2193
2194         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_request_resource);
2195
2196         cmd_resp->resource_id = cpu_to_le16(resource);
2197         cmd_resp->access_type = cpu_to_le16(access);
2198         cmd_resp->resource_number = cpu_to_le32(sdp_number);
2199
2200         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2201         /* The completion specifies the maximum time in ms that the driver
2202          * may hold the resource in the Timeout field.
2203          * If the resource is held by someone else, the command completes with
2204          * busy return value and the timeout field indicates the maximum time
2205          * the current owner of the resource has to free it.
2206          */
2207         if (!status || hw->aq.asq_last_status == I40E_AQ_RC_EBUSY)
2208                 *timeout = le32_to_cpu(cmd_resp->timeout);
2209
2210         return status;
2211 }
2212
2213 /**
2214  * i40e_aq_release_resource
2215  * @hw: pointer to the hw struct
2216  * @resource: resource id
2217  * @sdp_number: resource number
2218  * @cmd_details: pointer to command details structure or NULL
2219  *
2220  * release common resource using the admin queue commands
2221  **/
2222 i40e_status i40e_aq_release_resource(struct i40e_hw *hw,
2223                                 enum i40e_aq_resources_ids resource,
2224                                 u8 sdp_number,
2225                                 struct i40e_asq_cmd_details *cmd_details)
2226 {
2227         struct i40e_aq_desc desc;
2228         struct i40e_aqc_request_resource *cmd =
2229                 (struct i40e_aqc_request_resource *)&desc.params.raw;
2230         i40e_status status;
2231
2232         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_release_resource);
2233
2234         cmd->resource_id = cpu_to_le16(resource);
2235         cmd->resource_number = cpu_to_le32(sdp_number);
2236
2237         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2238
2239         return status;
2240 }
2241
2242 /**
2243  * i40e_aq_read_nvm
2244  * @hw: pointer to the hw struct
2245  * @module_pointer: module pointer location in words from the NVM beginning
2246  * @offset: byte offset from the module beginning
2247  * @length: length of the section to be read (in bytes from the offset)
2248  * @data: command buffer (size [bytes] = length)
2249  * @last_command: tells if this is the last command in a series
2250  * @cmd_details: pointer to command details structure or NULL
2251  *
2252  * Read the NVM using the admin queue commands
2253  **/
2254 i40e_status i40e_aq_read_nvm(struct i40e_hw *hw, u8 module_pointer,
2255                                 u32 offset, u16 length, void *data,
2256                                 bool last_command,
2257                                 struct i40e_asq_cmd_details *cmd_details)
2258 {
2259         struct i40e_aq_desc desc;
2260         struct i40e_aqc_nvm_update *cmd =
2261                 (struct i40e_aqc_nvm_update *)&desc.params.raw;
2262         i40e_status status;
2263
2264         /* In offset the highest byte must be zeroed. */
2265         if (offset & 0xFF000000) {
2266                 status = I40E_ERR_PARAM;
2267                 goto i40e_aq_read_nvm_exit;
2268         }
2269
2270         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_nvm_read);
2271
2272         /* If this is the last command in a series, set the proper flag. */
2273         if (last_command)
2274                 cmd->command_flags |= I40E_AQ_NVM_LAST_CMD;
2275         cmd->module_pointer = module_pointer;
2276         cmd->offset = cpu_to_le32(offset);
2277         cmd->length = cpu_to_le16(length);
2278
2279         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
2280         if (length > I40E_AQ_LARGE_BUF)
2281                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2282
2283         status = i40e_asq_send_command(hw, &desc, data, length, cmd_details);
2284
2285 i40e_aq_read_nvm_exit:
2286         return status;
2287 }
2288
2289 /**
2290  * i40e_aq_erase_nvm
2291  * @hw: pointer to the hw struct
2292  * @module_pointer: module pointer location in words from the NVM beginning
2293  * @offset: offset in the module (expressed in 4 KB from module's beginning)
2294  * @length: length of the section to be erased (expressed in 4 KB)
2295  * @last_command: tells if this is the last command in a series
2296  * @cmd_details: pointer to command details structure or NULL
2297  *
2298  * Erase the NVM sector using the admin queue commands
2299  **/
2300 i40e_status i40e_aq_erase_nvm(struct i40e_hw *hw, u8 module_pointer,
2301                               u32 offset, u16 length, bool last_command,
2302                               struct i40e_asq_cmd_details *cmd_details)
2303 {
2304         struct i40e_aq_desc desc;
2305         struct i40e_aqc_nvm_update *cmd =
2306                 (struct i40e_aqc_nvm_update *)&desc.params.raw;
2307         i40e_status status;
2308
2309         /* In offset the highest byte must be zeroed. */
2310         if (offset & 0xFF000000) {
2311                 status = I40E_ERR_PARAM;
2312                 goto i40e_aq_erase_nvm_exit;
2313         }
2314
2315         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_nvm_erase);
2316
2317         /* If this is the last command in a series, set the proper flag. */
2318         if (last_command)
2319                 cmd->command_flags |= I40E_AQ_NVM_LAST_CMD;
2320         cmd->module_pointer = module_pointer;
2321         cmd->offset = cpu_to_le32(offset);
2322         cmd->length = cpu_to_le16(length);
2323
2324         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2325
2326 i40e_aq_erase_nvm_exit:
2327         return status;
2328 }
2329
2330 #define I40E_DEV_FUNC_CAP_SWITCH_MODE   0x01
2331 #define I40E_DEV_FUNC_CAP_MGMT_MODE     0x02
2332 #define I40E_DEV_FUNC_CAP_NPAR          0x03
2333 #define I40E_DEV_FUNC_CAP_OS2BMC        0x04
2334 #define I40E_DEV_FUNC_CAP_VALID_FUNC    0x05
2335 #define I40E_DEV_FUNC_CAP_SRIOV_1_1     0x12
2336 #define I40E_DEV_FUNC_CAP_VF            0x13
2337 #define I40E_DEV_FUNC_CAP_VMDQ          0x14
2338 #define I40E_DEV_FUNC_CAP_802_1_QBG     0x15
2339 #define I40E_DEV_FUNC_CAP_802_1_QBH     0x16
2340 #define I40E_DEV_FUNC_CAP_VSI           0x17
2341 #define I40E_DEV_FUNC_CAP_DCB           0x18
2342 #define I40E_DEV_FUNC_CAP_FCOE          0x21
2343 #define I40E_DEV_FUNC_CAP_ISCSI         0x22
2344 #define I40E_DEV_FUNC_CAP_RSS           0x40
2345 #define I40E_DEV_FUNC_CAP_RX_QUEUES     0x41
2346 #define I40E_DEV_FUNC_CAP_TX_QUEUES     0x42
2347 #define I40E_DEV_FUNC_CAP_MSIX          0x43
2348 #define I40E_DEV_FUNC_CAP_MSIX_VF       0x44
2349 #define I40E_DEV_FUNC_CAP_FLOW_DIRECTOR 0x45
2350 #define I40E_DEV_FUNC_CAP_IEEE_1588     0x46
2351 #define I40E_DEV_FUNC_CAP_MFP_MODE_1    0xF1
2352 #define I40E_DEV_FUNC_CAP_CEM           0xF2
2353 #define I40E_DEV_FUNC_CAP_IWARP         0x51
2354 #define I40E_DEV_FUNC_CAP_LED           0x61
2355 #define I40E_DEV_FUNC_CAP_SDP           0x62
2356 #define I40E_DEV_FUNC_CAP_MDIO          0x63
2357
2358 /**
2359  * i40e_parse_discover_capabilities
2360  * @hw: pointer to the hw struct
2361  * @buff: pointer to a buffer containing device/function capability records
2362  * @cap_count: number of capability records in the list
2363  * @list_type_opc: type of capabilities list to parse
2364  *
2365  * Parse the device/function capabilities list.
2366  **/
2367 static void i40e_parse_discover_capabilities(struct i40e_hw *hw, void *buff,
2368                                      u32 cap_count,
2369                                      enum i40e_admin_queue_opc list_type_opc)
2370 {
2371         struct i40e_aqc_list_capabilities_element_resp *cap;
2372         u32 valid_functions, num_functions;
2373         u32 number, logical_id, phys_id;
2374         struct i40e_hw_capabilities *p;
2375         u32 i = 0;
2376         u16 id;
2377
2378         cap = (struct i40e_aqc_list_capabilities_element_resp *) buff;
2379
2380         if (list_type_opc == i40e_aqc_opc_list_dev_capabilities)
2381                 p = &hw->dev_caps;
2382         else if (list_type_opc == i40e_aqc_opc_list_func_capabilities)
2383                 p = &hw->func_caps;
2384         else
2385                 return;
2386
2387         for (i = 0; i < cap_count; i++, cap++) {
2388                 id = le16_to_cpu(cap->id);
2389                 number = le32_to_cpu(cap->number);
2390                 logical_id = le32_to_cpu(cap->logical_id);
2391                 phys_id = le32_to_cpu(cap->phys_id);
2392
2393                 switch (id) {
2394                 case I40E_DEV_FUNC_CAP_SWITCH_MODE:
2395                         p->switch_mode = number;
2396                         break;
2397                 case I40E_DEV_FUNC_CAP_MGMT_MODE:
2398                         p->management_mode = number;
2399                         break;
2400                 case I40E_DEV_FUNC_CAP_NPAR:
2401                         p->npar_enable = number;
2402                         break;
2403                 case I40E_DEV_FUNC_CAP_OS2BMC:
2404                         p->os2bmc = number;
2405                         break;
2406                 case I40E_DEV_FUNC_CAP_VALID_FUNC:
2407                         p->valid_functions = number;
2408                         break;
2409                 case I40E_DEV_FUNC_CAP_SRIOV_1_1:
2410                         if (number == 1)
2411                                 p->sr_iov_1_1 = true;
2412                         break;
2413                 case I40E_DEV_FUNC_CAP_VF:
2414                         p->num_vfs = number;
2415                         p->vf_base_id = logical_id;
2416                         break;
2417                 case I40E_DEV_FUNC_CAP_VMDQ:
2418                         if (number == 1)
2419                                 p->vmdq = true;
2420                         break;
2421                 case I40E_DEV_FUNC_CAP_802_1_QBG:
2422                         if (number == 1)
2423                                 p->evb_802_1_qbg = true;
2424                         break;
2425                 case I40E_DEV_FUNC_CAP_802_1_QBH:
2426                         if (number == 1)
2427                                 p->evb_802_1_qbh = true;
2428                         break;
2429                 case I40E_DEV_FUNC_CAP_VSI:
2430                         p->num_vsis = number;
2431                         break;
2432                 case I40E_DEV_FUNC_CAP_DCB:
2433                         if (number == 1) {
2434                                 p->dcb = true;
2435                                 p->enabled_tcmap = logical_id;
2436                                 p->maxtc = phys_id;
2437                         }
2438                         break;
2439                 case I40E_DEV_FUNC_CAP_FCOE:
2440                         if (number == 1)
2441                                 p->fcoe = true;
2442                         break;
2443                 case I40E_DEV_FUNC_CAP_ISCSI:
2444                         if (number == 1)
2445                                 p->iscsi = true;
2446                         break;
2447                 case I40E_DEV_FUNC_CAP_RSS:
2448                         p->rss = true;
2449                         p->rss_table_size = number;
2450                         p->rss_table_entry_width = logical_id;
2451                         break;
2452                 case I40E_DEV_FUNC_CAP_RX_QUEUES:
2453                         p->num_rx_qp = number;
2454                         p->base_queue = phys_id;
2455                         break;
2456                 case I40E_DEV_FUNC_CAP_TX_QUEUES:
2457                         p->num_tx_qp = number;
2458                         p->base_queue = phys_id;
2459                         break;
2460                 case I40E_DEV_FUNC_CAP_MSIX:
2461                         p->num_msix_vectors = number;
2462                         break;
2463                 case I40E_DEV_FUNC_CAP_MSIX_VF:
2464                         p->num_msix_vectors_vf = number;
2465                         break;
2466                 case I40E_DEV_FUNC_CAP_MFP_MODE_1:
2467                         if (number == 1)
2468                                 p->mfp_mode_1 = true;
2469                         break;
2470                 case I40E_DEV_FUNC_CAP_CEM:
2471                         if (number == 1)
2472                                 p->mgmt_cem = true;
2473                         break;
2474                 case I40E_DEV_FUNC_CAP_IWARP:
2475                         if (number == 1)
2476                                 p->iwarp = true;
2477                         break;
2478                 case I40E_DEV_FUNC_CAP_LED:
2479                         if (phys_id < I40E_HW_CAP_MAX_GPIO)
2480                                 p->led[phys_id] = true;
2481                         break;
2482                 case I40E_DEV_FUNC_CAP_SDP:
2483                         if (phys_id < I40E_HW_CAP_MAX_GPIO)
2484                                 p->sdp[phys_id] = true;
2485                         break;
2486                 case I40E_DEV_FUNC_CAP_MDIO:
2487                         if (number == 1) {
2488                                 p->mdio_port_num = phys_id;
2489                                 p->mdio_port_mode = logical_id;
2490                         }
2491                         break;
2492                 case I40E_DEV_FUNC_CAP_IEEE_1588:
2493                         if (number == 1)
2494                                 p->ieee_1588 = true;
2495                         break;
2496                 case I40E_DEV_FUNC_CAP_FLOW_DIRECTOR:
2497                         p->fd = true;
2498                         p->fd_filters_guaranteed = number;
2499                         p->fd_filters_best_effort = logical_id;
2500                         break;
2501                 default:
2502                         break;
2503                 }
2504         }
2505
2506         /* Software override ensuring FCoE is disabled if npar or mfp
2507          * mode because it is not supported in these modes.
2508          */
2509         if (p->npar_enable || p->mfp_mode_1)
2510                 p->fcoe = false;
2511
2512         /* count the enabled ports (aka the "not disabled" ports) */
2513         hw->num_ports = 0;
2514         for (i = 0; i < 4; i++) {
2515                 u32 port_cfg_reg = I40E_PRTGEN_CNF + (4 * i);
2516                 u64 port_cfg = 0;
2517
2518                 /* use AQ read to get the physical register offset instead
2519                  * of the port relative offset
2520                  */
2521                 i40e_aq_debug_read_register(hw, port_cfg_reg, &port_cfg, NULL);
2522                 if (!(port_cfg & I40E_PRTGEN_CNF_PORT_DIS_MASK))
2523                         hw->num_ports++;
2524         }
2525
2526         valid_functions = p->valid_functions;
2527         num_functions = 0;
2528         while (valid_functions) {
2529                 if (valid_functions & 1)
2530                         num_functions++;
2531                 valid_functions >>= 1;
2532         }
2533
2534         /* partition id is 1-based, and functions are evenly spread
2535          * across the ports as partitions
2536          */
2537         hw->partition_id = (hw->pf_id / hw->num_ports) + 1;
2538         hw->num_partitions = num_functions / hw->num_ports;
2539
2540         /* additional HW specific goodies that might
2541          * someday be HW version specific
2542          */
2543         p->rx_buf_chain_len = I40E_MAX_CHAINED_RX_BUFFERS;
2544 }
2545
2546 /**
2547  * i40e_aq_discover_capabilities
2548  * @hw: pointer to the hw struct
2549  * @buff: a virtual buffer to hold the capabilities
2550  * @buff_size: Size of the virtual buffer
2551  * @data_size: Size of the returned data, or buff size needed if AQ err==ENOMEM
2552  * @list_type_opc: capabilities type to discover - pass in the command opcode
2553  * @cmd_details: pointer to command details structure or NULL
2554  *
2555  * Get the device capabilities descriptions from the firmware
2556  **/
2557 i40e_status i40e_aq_discover_capabilities(struct i40e_hw *hw,
2558                                 void *buff, u16 buff_size, u16 *data_size,
2559                                 enum i40e_admin_queue_opc list_type_opc,
2560                                 struct i40e_asq_cmd_details *cmd_details)
2561 {
2562         struct i40e_aqc_list_capabilites *cmd;
2563         struct i40e_aq_desc desc;
2564         i40e_status status = 0;
2565
2566         cmd = (struct i40e_aqc_list_capabilites *)&desc.params.raw;
2567
2568         if (list_type_opc != i40e_aqc_opc_list_func_capabilities &&
2569                 list_type_opc != i40e_aqc_opc_list_dev_capabilities) {
2570                 status = I40E_ERR_PARAM;
2571                 goto exit;
2572         }
2573
2574         i40e_fill_default_direct_cmd_desc(&desc, list_type_opc);
2575
2576         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
2577         if (buff_size > I40E_AQ_LARGE_BUF)
2578                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2579
2580         status = i40e_asq_send_command(hw, &desc, buff, buff_size, cmd_details);
2581         *data_size = le16_to_cpu(desc.datalen);
2582
2583         if (status)
2584                 goto exit;
2585
2586         i40e_parse_discover_capabilities(hw, buff, le32_to_cpu(cmd->count),
2587                                          list_type_opc);
2588
2589 exit:
2590         return status;
2591 }
2592
2593 /**
2594  * i40e_aq_update_nvm
2595  * @hw: pointer to the hw struct
2596  * @module_pointer: module pointer location in words from the NVM beginning
2597  * @offset: byte offset from the module beginning
2598  * @length: length of the section to be written (in bytes from the offset)
2599  * @data: command buffer (size [bytes] = length)
2600  * @last_command: tells if this is the last command in a series
2601  * @cmd_details: pointer to command details structure or NULL
2602  *
2603  * Update the NVM using the admin queue commands
2604  **/
2605 i40e_status i40e_aq_update_nvm(struct i40e_hw *hw, u8 module_pointer,
2606                                u32 offset, u16 length, void *data,
2607                                bool last_command,
2608                                struct i40e_asq_cmd_details *cmd_details)
2609 {
2610         struct i40e_aq_desc desc;
2611         struct i40e_aqc_nvm_update *cmd =
2612                 (struct i40e_aqc_nvm_update *)&desc.params.raw;
2613         i40e_status status;
2614
2615         /* In offset the highest byte must be zeroed. */
2616         if (offset & 0xFF000000) {
2617                 status = I40E_ERR_PARAM;
2618                 goto i40e_aq_update_nvm_exit;
2619         }
2620
2621         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_nvm_update);
2622
2623         /* If this is the last command in a series, set the proper flag. */
2624         if (last_command)
2625                 cmd->command_flags |= I40E_AQ_NVM_LAST_CMD;
2626         cmd->module_pointer = module_pointer;
2627         cmd->offset = cpu_to_le32(offset);
2628         cmd->length = cpu_to_le16(length);
2629
2630         desc.flags |= cpu_to_le16((u16)(I40E_AQ_FLAG_BUF | I40E_AQ_FLAG_RD));
2631         if (length > I40E_AQ_LARGE_BUF)
2632                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2633
2634         status = i40e_asq_send_command(hw, &desc, data, length, cmd_details);
2635
2636 i40e_aq_update_nvm_exit:
2637         return status;
2638 }
2639
2640 /**
2641  * i40e_aq_get_lldp_mib
2642  * @hw: pointer to the hw struct
2643  * @bridge_type: type of bridge requested
2644  * @mib_type: Local, Remote or both Local and Remote MIBs
2645  * @buff: pointer to a user supplied buffer to store the MIB block
2646  * @buff_size: size of the buffer (in bytes)
2647  * @local_len : length of the returned Local LLDP MIB
2648  * @remote_len: length of the returned Remote LLDP MIB
2649  * @cmd_details: pointer to command details structure or NULL
2650  *
2651  * Requests the complete LLDP MIB (entire packet).
2652  **/
2653 i40e_status i40e_aq_get_lldp_mib(struct i40e_hw *hw, u8 bridge_type,
2654                                 u8 mib_type, void *buff, u16 buff_size,
2655                                 u16 *local_len, u16 *remote_len,
2656                                 struct i40e_asq_cmd_details *cmd_details)
2657 {
2658         struct i40e_aq_desc desc;
2659         struct i40e_aqc_lldp_get_mib *cmd =
2660                 (struct i40e_aqc_lldp_get_mib *)&desc.params.raw;
2661         struct i40e_aqc_lldp_get_mib *resp =
2662                 (struct i40e_aqc_lldp_get_mib *)&desc.params.raw;
2663         i40e_status status;
2664
2665         if (buff_size == 0 || !buff)
2666                 return I40E_ERR_PARAM;
2667
2668         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_lldp_get_mib);
2669         /* Indirect Command */
2670         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
2671
2672         cmd->type = mib_type & I40E_AQ_LLDP_MIB_TYPE_MASK;
2673         cmd->type |= ((bridge_type << I40E_AQ_LLDP_BRIDGE_TYPE_SHIFT) &
2674                        I40E_AQ_LLDP_BRIDGE_TYPE_MASK);
2675
2676         desc.datalen = cpu_to_le16(buff_size);
2677
2678         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
2679         if (buff_size > I40E_AQ_LARGE_BUF)
2680                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2681
2682         status = i40e_asq_send_command(hw, &desc, buff, buff_size, cmd_details);
2683         if (!status) {
2684                 if (local_len != NULL)
2685                         *local_len = le16_to_cpu(resp->local_len);
2686                 if (remote_len != NULL)
2687                         *remote_len = le16_to_cpu(resp->remote_len);
2688         }
2689
2690         return status;
2691 }
2692
2693 /**
2694  * i40e_aq_cfg_lldp_mib_change_event
2695  * @hw: pointer to the hw struct
2696  * @enable_update: Enable or Disable event posting
2697  * @cmd_details: pointer to command details structure or NULL
2698  *
2699  * Enable or Disable posting of an event on ARQ when LLDP MIB
2700  * associated with the interface changes
2701  **/
2702 i40e_status i40e_aq_cfg_lldp_mib_change_event(struct i40e_hw *hw,
2703                                 bool enable_update,
2704                                 struct i40e_asq_cmd_details *cmd_details)
2705 {
2706         struct i40e_aq_desc desc;
2707         struct i40e_aqc_lldp_update_mib *cmd =
2708                 (struct i40e_aqc_lldp_update_mib *)&desc.params.raw;
2709         i40e_status status;
2710
2711         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_lldp_update_mib);
2712
2713         if (!enable_update)
2714                 cmd->command |= I40E_AQ_LLDP_MIB_UPDATE_DISABLE;
2715
2716         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2717
2718         return status;
2719 }
2720
2721 /**
2722  * i40e_aq_stop_lldp
2723  * @hw: pointer to the hw struct
2724  * @shutdown_agent: True if LLDP Agent needs to be Shutdown
2725  * @cmd_details: pointer to command details structure or NULL
2726  *
2727  * Stop or Shutdown the embedded LLDP Agent
2728  **/
2729 i40e_status i40e_aq_stop_lldp(struct i40e_hw *hw, bool shutdown_agent,
2730                                 struct i40e_asq_cmd_details *cmd_details)
2731 {
2732         struct i40e_aq_desc desc;
2733         struct i40e_aqc_lldp_stop *cmd =
2734                 (struct i40e_aqc_lldp_stop *)&desc.params.raw;
2735         i40e_status status;
2736
2737         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_lldp_stop);
2738
2739         if (shutdown_agent)
2740                 cmd->command |= I40E_AQ_LLDP_AGENT_SHUTDOWN;
2741
2742         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2743
2744         return status;
2745 }
2746
2747 /**
2748  * i40e_aq_start_lldp
2749  * @hw: pointer to the hw struct
2750  * @cmd_details: pointer to command details structure or NULL
2751  *
2752  * Start the embedded LLDP Agent on all ports.
2753  **/
2754 i40e_status i40e_aq_start_lldp(struct i40e_hw *hw,
2755                                 struct i40e_asq_cmd_details *cmd_details)
2756 {
2757         struct i40e_aq_desc desc;
2758         struct i40e_aqc_lldp_start *cmd =
2759                 (struct i40e_aqc_lldp_start *)&desc.params.raw;
2760         i40e_status status;
2761
2762         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_lldp_start);
2763
2764         cmd->command = I40E_AQ_LLDP_AGENT_START;
2765
2766         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2767
2768         return status;
2769 }
2770
2771 /**
2772  * i40e_aq_get_cee_dcb_config
2773  * @hw: pointer to the hw struct
2774  * @buff: response buffer that stores CEE operational configuration
2775  * @buff_size: size of the buffer passed
2776  * @cmd_details: pointer to command details structure or NULL
2777  *
2778  * Get CEE DCBX mode operational configuration from firmware
2779  **/
2780 i40e_status i40e_aq_get_cee_dcb_config(struct i40e_hw *hw,
2781                                        void *buff, u16 buff_size,
2782                                        struct i40e_asq_cmd_details *cmd_details)
2783 {
2784         struct i40e_aq_desc desc;
2785         i40e_status status;
2786
2787         if (buff_size == 0 || !buff)
2788                 return I40E_ERR_PARAM;
2789
2790         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_get_cee_dcb_cfg);
2791
2792         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
2793         status = i40e_asq_send_command(hw, &desc, (void *)buff, buff_size,
2794                                        cmd_details);
2795
2796         return status;
2797 }
2798
2799 /**
2800  * i40e_aq_add_udp_tunnel
2801  * @hw: pointer to the hw struct
2802  * @udp_port: the UDP port to add
2803  * @header_len: length of the tunneling header length in DWords
2804  * @protocol_index: protocol index type
2805  * @filter_index: pointer to filter index
2806  * @cmd_details: pointer to command details structure or NULL
2807  **/
2808 i40e_status i40e_aq_add_udp_tunnel(struct i40e_hw *hw,
2809                                 u16 udp_port, u8 protocol_index,
2810                                 u8 *filter_index,
2811                                 struct i40e_asq_cmd_details *cmd_details)
2812 {
2813         struct i40e_aq_desc desc;
2814         struct i40e_aqc_add_udp_tunnel *cmd =
2815                 (struct i40e_aqc_add_udp_tunnel *)&desc.params.raw;
2816         struct i40e_aqc_del_udp_tunnel_completion *resp =
2817                 (struct i40e_aqc_del_udp_tunnel_completion *)&desc.params.raw;
2818         i40e_status status;
2819
2820         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_add_udp_tunnel);
2821
2822         cmd->udp_port = cpu_to_le16(udp_port);
2823         cmd->protocol_type = protocol_index;
2824
2825         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2826
2827         if (!status)
2828                 *filter_index = resp->index;
2829
2830         return status;
2831 }
2832
2833 /**
2834  * i40e_aq_del_udp_tunnel
2835  * @hw: pointer to the hw struct
2836  * @index: filter index
2837  * @cmd_details: pointer to command details structure or NULL
2838  **/
2839 i40e_status i40e_aq_del_udp_tunnel(struct i40e_hw *hw, u8 index,
2840                                 struct i40e_asq_cmd_details *cmd_details)
2841 {
2842         struct i40e_aq_desc desc;
2843         struct i40e_aqc_remove_udp_tunnel *cmd =
2844                 (struct i40e_aqc_remove_udp_tunnel *)&desc.params.raw;
2845         i40e_status status;
2846
2847         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_del_udp_tunnel);
2848
2849         cmd->index = index;
2850
2851         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2852
2853         return status;
2854 }
2855
2856 /**
2857  * i40e_aq_delete_element - Delete switch element
2858  * @hw: pointer to the hw struct
2859  * @seid: the SEID to delete from the switch
2860  * @cmd_details: pointer to command details structure or NULL
2861  *
2862  * This deletes a switch element from the switch.
2863  **/
2864 i40e_status i40e_aq_delete_element(struct i40e_hw *hw, u16 seid,
2865                                 struct i40e_asq_cmd_details *cmd_details)
2866 {
2867         struct i40e_aq_desc desc;
2868         struct i40e_aqc_switch_seid *cmd =
2869                 (struct i40e_aqc_switch_seid *)&desc.params.raw;
2870         i40e_status status;
2871
2872         if (seid == 0)
2873                 return I40E_ERR_PARAM;
2874
2875         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_delete_element);
2876
2877         cmd->seid = cpu_to_le16(seid);
2878
2879         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2880
2881         return status;
2882 }
2883
2884 /**
2885  * i40e_aq_dcb_updated - DCB Updated Command
2886  * @hw: pointer to the hw struct
2887  * @cmd_details: pointer to command details structure or NULL
2888  *
2889  * EMP will return when the shared RPB settings have been
2890  * recomputed and modified. The retval field in the descriptor
2891  * will be set to 0 when RPB is modified.
2892  **/
2893 i40e_status i40e_aq_dcb_updated(struct i40e_hw *hw,
2894                                 struct i40e_asq_cmd_details *cmd_details)
2895 {
2896         struct i40e_aq_desc desc;
2897         i40e_status status;
2898
2899         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_dcb_updated);
2900
2901         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2902
2903         return status;
2904 }
2905
2906 /**
2907  * i40e_aq_tx_sched_cmd - generic Tx scheduler AQ command handler
2908  * @hw: pointer to the hw struct
2909  * @seid: seid for the physical port/switching component/vsi
2910  * @buff: Indirect buffer to hold data parameters and response
2911  * @buff_size: Indirect buffer size
2912  * @opcode: Tx scheduler AQ command opcode
2913  * @cmd_details: pointer to command details structure or NULL
2914  *
2915  * Generic command handler for Tx scheduler AQ commands
2916  **/
2917 static i40e_status i40e_aq_tx_sched_cmd(struct i40e_hw *hw, u16 seid,
2918                                 void *buff, u16 buff_size,
2919                                  enum i40e_admin_queue_opc opcode,
2920                                 struct i40e_asq_cmd_details *cmd_details)
2921 {
2922         struct i40e_aq_desc desc;
2923         struct i40e_aqc_tx_sched_ind *cmd =
2924                 (struct i40e_aqc_tx_sched_ind *)&desc.params.raw;
2925         i40e_status status;
2926         bool cmd_param_flag = false;
2927
2928         switch (opcode) {
2929         case i40e_aqc_opc_configure_vsi_ets_sla_bw_limit:
2930         case i40e_aqc_opc_configure_vsi_tc_bw:
2931         case i40e_aqc_opc_enable_switching_comp_ets:
2932         case i40e_aqc_opc_modify_switching_comp_ets:
2933         case i40e_aqc_opc_disable_switching_comp_ets:
2934         case i40e_aqc_opc_configure_switching_comp_ets_bw_limit:
2935         case i40e_aqc_opc_configure_switching_comp_bw_config:
2936                 cmd_param_flag = true;
2937                 break;
2938         case i40e_aqc_opc_query_vsi_bw_config:
2939         case i40e_aqc_opc_query_vsi_ets_sla_config:
2940         case i40e_aqc_opc_query_switching_comp_ets_config:
2941         case i40e_aqc_opc_query_port_ets_config:
2942         case i40e_aqc_opc_query_switching_comp_bw_config:
2943                 cmd_param_flag = false;
2944                 break;
2945         default:
2946                 return I40E_ERR_PARAM;
2947         }
2948
2949         i40e_fill_default_direct_cmd_desc(&desc, opcode);
2950
2951         /* Indirect command */
2952         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
2953         if (cmd_param_flag)
2954                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_RD);
2955         if (buff_size > I40E_AQ_LARGE_BUF)
2956                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
2957
2958         desc.datalen = cpu_to_le16(buff_size);
2959
2960         cmd->vsi_seid = cpu_to_le16(seid);
2961
2962         status = i40e_asq_send_command(hw, &desc, buff, buff_size, cmd_details);
2963
2964         return status;
2965 }
2966
2967 /**
2968  * i40e_aq_config_vsi_bw_limit - Configure VSI BW Limit
2969  * @hw: pointer to the hw struct
2970  * @seid: VSI seid
2971  * @credit: BW limit credits (0 = disabled)
2972  * @max_credit: Max BW limit credits
2973  * @cmd_details: pointer to command details structure or NULL
2974  **/
2975 i40e_status i40e_aq_config_vsi_bw_limit(struct i40e_hw *hw,
2976                                 u16 seid, u16 credit, u8 max_credit,
2977                                 struct i40e_asq_cmd_details *cmd_details)
2978 {
2979         struct i40e_aq_desc desc;
2980         struct i40e_aqc_configure_vsi_bw_limit *cmd =
2981                 (struct i40e_aqc_configure_vsi_bw_limit *)&desc.params.raw;
2982         i40e_status status;
2983
2984         i40e_fill_default_direct_cmd_desc(&desc,
2985                                           i40e_aqc_opc_configure_vsi_bw_limit);
2986
2987         cmd->vsi_seid = cpu_to_le16(seid);
2988         cmd->credit = cpu_to_le16(credit);
2989         cmd->max_credit = max_credit;
2990
2991         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
2992
2993         return status;
2994 }
2995
2996 /**
2997  * i40e_aq_config_vsi_tc_bw - Config VSI BW Allocation per TC
2998  * @hw: pointer to the hw struct
2999  * @seid: VSI seid
3000  * @bw_data: Buffer holding enabled TCs, relative TC BW limit/credits
3001  * @cmd_details: pointer to command details structure or NULL
3002  **/
3003 i40e_status i40e_aq_config_vsi_tc_bw(struct i40e_hw *hw,
3004                         u16 seid,
3005                         struct i40e_aqc_configure_vsi_tc_bw_data *bw_data,
3006                         struct i40e_asq_cmd_details *cmd_details)
3007 {
3008         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3009                                     i40e_aqc_opc_configure_vsi_tc_bw,
3010                                     cmd_details);
3011 }
3012
3013 /**
3014  * i40e_aq_config_switch_comp_ets - Enable/Disable/Modify ETS on the port
3015  * @hw: pointer to the hw struct
3016  * @seid: seid of the switching component connected to Physical Port
3017  * @ets_data: Buffer holding ETS parameters
3018  * @cmd_details: pointer to command details structure or NULL
3019  **/
3020 i40e_status i40e_aq_config_switch_comp_ets(struct i40e_hw *hw,
3021                 u16 seid,
3022                 struct i40e_aqc_configure_switching_comp_ets_data *ets_data,
3023                 enum i40e_admin_queue_opc opcode,
3024                 struct i40e_asq_cmd_details *cmd_details)
3025 {
3026         return i40e_aq_tx_sched_cmd(hw, seid, (void *)ets_data,
3027                                     sizeof(*ets_data), opcode, cmd_details);
3028 }
3029
3030 /**
3031  * i40e_aq_config_switch_comp_bw_config - Config Switch comp BW Alloc per TC
3032  * @hw: pointer to the hw struct
3033  * @seid: seid of the switching component
3034  * @bw_data: Buffer holding enabled TCs, relative/absolute TC BW limit/credits
3035  * @cmd_details: pointer to command details structure or NULL
3036  **/
3037 i40e_status i40e_aq_config_switch_comp_bw_config(struct i40e_hw *hw,
3038         u16 seid,
3039         struct i40e_aqc_configure_switching_comp_bw_config_data *bw_data,
3040         struct i40e_asq_cmd_details *cmd_details)
3041 {
3042         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3043                             i40e_aqc_opc_configure_switching_comp_bw_config,
3044                             cmd_details);
3045 }
3046
3047 /**
3048  * i40e_aq_query_vsi_bw_config - Query VSI BW configuration
3049  * @hw: pointer to the hw struct
3050  * @seid: seid of the VSI
3051  * @bw_data: Buffer to hold VSI BW configuration
3052  * @cmd_details: pointer to command details structure or NULL
3053  **/
3054 i40e_status i40e_aq_query_vsi_bw_config(struct i40e_hw *hw,
3055                         u16 seid,
3056                         struct i40e_aqc_query_vsi_bw_config_resp *bw_data,
3057                         struct i40e_asq_cmd_details *cmd_details)
3058 {
3059         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3060                                     i40e_aqc_opc_query_vsi_bw_config,
3061                                     cmd_details);
3062 }
3063
3064 /**
3065  * i40e_aq_query_vsi_ets_sla_config - Query VSI BW configuration per TC
3066  * @hw: pointer to the hw struct
3067  * @seid: seid of the VSI
3068  * @bw_data: Buffer to hold VSI BW configuration per TC
3069  * @cmd_details: pointer to command details structure or NULL
3070  **/
3071 i40e_status i40e_aq_query_vsi_ets_sla_config(struct i40e_hw *hw,
3072                         u16 seid,
3073                         struct i40e_aqc_query_vsi_ets_sla_config_resp *bw_data,
3074                         struct i40e_asq_cmd_details *cmd_details)
3075 {
3076         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3077                                     i40e_aqc_opc_query_vsi_ets_sla_config,
3078                                     cmd_details);
3079 }
3080
3081 /**
3082  * i40e_aq_query_switch_comp_ets_config - Query Switch comp BW config per TC
3083  * @hw: pointer to the hw struct
3084  * @seid: seid of the switching component
3085  * @bw_data: Buffer to hold switching component's per TC BW config
3086  * @cmd_details: pointer to command details structure or NULL
3087  **/
3088 i40e_status i40e_aq_query_switch_comp_ets_config(struct i40e_hw *hw,
3089                 u16 seid,
3090                 struct i40e_aqc_query_switching_comp_ets_config_resp *bw_data,
3091                 struct i40e_asq_cmd_details *cmd_details)
3092 {
3093         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3094                                    i40e_aqc_opc_query_switching_comp_ets_config,
3095                                    cmd_details);
3096 }
3097
3098 /**
3099  * i40e_aq_query_port_ets_config - Query Physical Port ETS configuration
3100  * @hw: pointer to the hw struct
3101  * @seid: seid of the VSI or switching component connected to Physical Port
3102  * @bw_data: Buffer to hold current ETS configuration for the Physical Port
3103  * @cmd_details: pointer to command details structure or NULL
3104  **/
3105 i40e_status i40e_aq_query_port_ets_config(struct i40e_hw *hw,
3106                         u16 seid,
3107                         struct i40e_aqc_query_port_ets_config_resp *bw_data,
3108                         struct i40e_asq_cmd_details *cmd_details)
3109 {
3110         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3111                                     i40e_aqc_opc_query_port_ets_config,
3112                                     cmd_details);
3113 }
3114
3115 /**
3116  * i40e_aq_query_switch_comp_bw_config - Query Switch comp BW configuration
3117  * @hw: pointer to the hw struct
3118  * @seid: seid of the switching component
3119  * @bw_data: Buffer to hold switching component's BW configuration
3120  * @cmd_details: pointer to command details structure or NULL
3121  **/
3122 i40e_status i40e_aq_query_switch_comp_bw_config(struct i40e_hw *hw,
3123                 u16 seid,
3124                 struct i40e_aqc_query_switching_comp_bw_config_resp *bw_data,
3125                 struct i40e_asq_cmd_details *cmd_details)
3126 {
3127         return i40e_aq_tx_sched_cmd(hw, seid, (void *)bw_data, sizeof(*bw_data),
3128                                     i40e_aqc_opc_query_switching_comp_bw_config,
3129                                     cmd_details);
3130 }
3131
3132 /**
3133  * i40e_validate_filter_settings
3134  * @hw: pointer to the hardware structure
3135  * @settings: Filter control settings
3136  *
3137  * Check and validate the filter control settings passed.
3138  * The function checks for the valid filter/context sizes being
3139  * passed for FCoE and PE.
3140  *
3141  * Returns 0 if the values passed are valid and within
3142  * range else returns an error.
3143  **/
3144 static i40e_status i40e_validate_filter_settings(struct i40e_hw *hw,
3145                                 struct i40e_filter_control_settings *settings)
3146 {
3147         u32 fcoe_cntx_size, fcoe_filt_size;
3148         u32 pe_cntx_size, pe_filt_size;
3149         u32 fcoe_fmax;
3150         u32 val;
3151
3152         /* Validate FCoE settings passed */
3153         switch (settings->fcoe_filt_num) {
3154         case I40E_HASH_FILTER_SIZE_1K:
3155         case I40E_HASH_FILTER_SIZE_2K:
3156         case I40E_HASH_FILTER_SIZE_4K:
3157         case I40E_HASH_FILTER_SIZE_8K:
3158         case I40E_HASH_FILTER_SIZE_16K:
3159         case I40E_HASH_FILTER_SIZE_32K:
3160                 fcoe_filt_size = I40E_HASH_FILTER_BASE_SIZE;
3161                 fcoe_filt_size <<= (u32)settings->fcoe_filt_num;
3162                 break;
3163         default:
3164                 return I40E_ERR_PARAM;
3165         }
3166
3167         switch (settings->fcoe_cntx_num) {
3168         case I40E_DMA_CNTX_SIZE_512:
3169         case I40E_DMA_CNTX_SIZE_1K:
3170         case I40E_DMA_CNTX_SIZE_2K:
3171         case I40E_DMA_CNTX_SIZE_4K:
3172                 fcoe_cntx_size = I40E_DMA_CNTX_BASE_SIZE;
3173                 fcoe_cntx_size <<= (u32)settings->fcoe_cntx_num;
3174                 break;
3175         default:
3176                 return I40E_ERR_PARAM;
3177         }
3178
3179         /* Validate PE settings passed */
3180         switch (settings->pe_filt_num) {
3181         case I40E_HASH_FILTER_SIZE_1K:
3182         case I40E_HASH_FILTER_SIZE_2K:
3183         case I40E_HASH_FILTER_SIZE_4K:
3184         case I40E_HASH_FILTER_SIZE_8K:
3185         case I40E_HASH_FILTER_SIZE_16K:
3186         case I40E_HASH_FILTER_SIZE_32K:
3187         case I40E_HASH_FILTER_SIZE_64K:
3188         case I40E_HASH_FILTER_SIZE_128K:
3189         case I40E_HASH_FILTER_SIZE_256K:
3190         case I40E_HASH_FILTER_SIZE_512K:
3191         case I40E_HASH_FILTER_SIZE_1M:
3192                 pe_filt_size = I40E_HASH_FILTER_BASE_SIZE;
3193                 pe_filt_size <<= (u32)settings->pe_filt_num;
3194                 break;
3195         default:
3196                 return I40E_ERR_PARAM;
3197         }
3198
3199         switch (settings->pe_cntx_num) {
3200         case I40E_DMA_CNTX_SIZE_512:
3201         case I40E_DMA_CNTX_SIZE_1K:
3202         case I40E_DMA_CNTX_SIZE_2K:
3203         case I40E_DMA_CNTX_SIZE_4K:
3204         case I40E_DMA_CNTX_SIZE_8K:
3205         case I40E_DMA_CNTX_SIZE_16K:
3206         case I40E_DMA_CNTX_SIZE_32K:
3207         case I40E_DMA_CNTX_SIZE_64K:
3208         case I40E_DMA_CNTX_SIZE_128K:
3209         case I40E_DMA_CNTX_SIZE_256K:
3210                 pe_cntx_size = I40E_DMA_CNTX_BASE_SIZE;
3211                 pe_cntx_size <<= (u32)settings->pe_cntx_num;
3212                 break;
3213         default:
3214                 return I40E_ERR_PARAM;
3215         }
3216
3217         /* FCHSIZE + FCDSIZE should not be greater than PMFCOEFMAX */
3218         val = rd32(hw, I40E_GLHMC_FCOEFMAX);
3219         fcoe_fmax = (val & I40E_GLHMC_FCOEFMAX_PMFCOEFMAX_MASK)
3220                      >> I40E_GLHMC_FCOEFMAX_PMFCOEFMAX_SHIFT;
3221         if (fcoe_filt_size + fcoe_cntx_size >  fcoe_fmax)
3222                 return I40E_ERR_INVALID_SIZE;
3223
3224         return 0;
3225 }
3226
3227 /**
3228  * i40e_set_filter_control
3229  * @hw: pointer to the hardware structure
3230  * @settings: Filter control settings
3231  *
3232  * Set the Queue Filters for PE/FCoE and enable filters required
3233  * for a single PF. It is expected that these settings are programmed
3234  * at the driver initialization time.
3235  **/
3236 i40e_status i40e_set_filter_control(struct i40e_hw *hw,
3237                                 struct i40e_filter_control_settings *settings)
3238 {
3239         i40e_status ret = 0;
3240         u32 hash_lut_size = 0;
3241         u32 val;
3242
3243         if (!settings)
3244                 return I40E_ERR_PARAM;
3245
3246         /* Validate the input settings */
3247         ret = i40e_validate_filter_settings(hw, settings);
3248         if (ret)
3249                 return ret;
3250
3251         /* Read the PF Queue Filter control register */
3252         val = rd32(hw, I40E_PFQF_CTL_0);
3253
3254         /* Program required PE hash buckets for the PF */
3255         val &= ~I40E_PFQF_CTL_0_PEHSIZE_MASK;
3256         val |= ((u32)settings->pe_filt_num << I40E_PFQF_CTL_0_PEHSIZE_SHIFT) &
3257                 I40E_PFQF_CTL_0_PEHSIZE_MASK;
3258         /* Program required PE contexts for the PF */
3259         val &= ~I40E_PFQF_CTL_0_PEDSIZE_MASK;
3260         val |= ((u32)settings->pe_cntx_num << I40E_PFQF_CTL_0_PEDSIZE_SHIFT) &
3261                 I40E_PFQF_CTL_0_PEDSIZE_MASK;
3262
3263         /* Program required FCoE hash buckets for the PF */
3264         val &= ~I40E_PFQF_CTL_0_PFFCHSIZE_MASK;
3265         val |= ((u32)settings->fcoe_filt_num <<
3266                         I40E_PFQF_CTL_0_PFFCHSIZE_SHIFT) &
3267                 I40E_PFQF_CTL_0_PFFCHSIZE_MASK;
3268         /* Program required FCoE DDP contexts for the PF */
3269         val &= ~I40E_PFQF_CTL_0_PFFCDSIZE_MASK;
3270         val |= ((u32)settings->fcoe_cntx_num <<
3271                         I40E_PFQF_CTL_0_PFFCDSIZE_SHIFT) &
3272                 I40E_PFQF_CTL_0_PFFCDSIZE_MASK;
3273
3274         /* Program Hash LUT size for the PF */
3275         val &= ~I40E_PFQF_CTL_0_HASHLUTSIZE_MASK;
3276         if (settings->hash_lut_size == I40E_HASH_LUT_SIZE_512)
3277                 hash_lut_size = 1;
3278         val |= (hash_lut_size << I40E_PFQF_CTL_0_HASHLUTSIZE_SHIFT) &
3279                 I40E_PFQF_CTL_0_HASHLUTSIZE_MASK;
3280
3281         /* Enable FDIR, Ethertype and MACVLAN filters for PF and VFs */
3282         if (settings->enable_fdir)
3283                 val |= I40E_PFQF_CTL_0_FD_ENA_MASK;
3284         if (settings->enable_ethtype)
3285                 val |= I40E_PFQF_CTL_0_ETYPE_ENA_MASK;
3286         if (settings->enable_macvlan)
3287                 val |= I40E_PFQF_CTL_0_MACVLAN_ENA_MASK;
3288
3289         wr32(hw, I40E_PFQF_CTL_0, val);
3290
3291         return 0;
3292 }
3293
3294 /**
3295  * i40e_aq_add_rem_control_packet_filter - Add or Remove Control Packet Filter
3296  * @hw: pointer to the hw struct
3297  * @mac_addr: MAC address to use in the filter
3298  * @ethtype: Ethertype to use in the filter
3299  * @flags: Flags that needs to be applied to the filter
3300  * @vsi_seid: seid of the control VSI
3301  * @queue: VSI queue number to send the packet to
3302  * @is_add: Add control packet filter if True else remove
3303  * @stats: Structure to hold information on control filter counts
3304  * @cmd_details: pointer to command details structure or NULL
3305  *
3306  * This command will Add or Remove control packet filter for a control VSI.
3307  * In return it will update the total number of perfect filter count in
3308  * the stats member.
3309  **/
3310 i40e_status i40e_aq_add_rem_control_packet_filter(struct i40e_hw *hw,
3311                                 u8 *mac_addr, u16 ethtype, u16 flags,
3312                                 u16 vsi_seid, u16 queue, bool is_add,
3313                                 struct i40e_control_filter_stats *stats,
3314                                 struct i40e_asq_cmd_details *cmd_details)
3315 {
3316         struct i40e_aq_desc desc;
3317         struct i40e_aqc_add_remove_control_packet_filter *cmd =
3318                 (struct i40e_aqc_add_remove_control_packet_filter *)
3319                 &desc.params.raw;
3320         struct i40e_aqc_add_remove_control_packet_filter_completion *resp =
3321                 (struct i40e_aqc_add_remove_control_packet_filter_completion *)
3322                 &desc.params.raw;
3323         i40e_status status;
3324
3325         if (vsi_seid == 0)
3326                 return I40E_ERR_PARAM;
3327
3328         if (is_add) {
3329                 i40e_fill_default_direct_cmd_desc(&desc,
3330                                 i40e_aqc_opc_add_control_packet_filter);
3331                 cmd->queue = cpu_to_le16(queue);
3332         } else {
3333                 i40e_fill_default_direct_cmd_desc(&desc,
3334                                 i40e_aqc_opc_remove_control_packet_filter);
3335         }
3336
3337         if (mac_addr)
3338                 memcpy(cmd->mac, mac_addr, ETH_ALEN);
3339
3340         cmd->etype = cpu_to_le16(ethtype);
3341         cmd->flags = cpu_to_le16(flags);
3342         cmd->seid = cpu_to_le16(vsi_seid);
3343
3344         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
3345
3346         if (!status && stats) {
3347                 stats->mac_etype_used = le16_to_cpu(resp->mac_etype_used);
3348                 stats->etype_used = le16_to_cpu(resp->etype_used);
3349                 stats->mac_etype_free = le16_to_cpu(resp->mac_etype_free);
3350                 stats->etype_free = le16_to_cpu(resp->etype_free);
3351         }
3352
3353         return status;
3354 }
3355
3356 /**
3357  * i40e_aq_alternate_read
3358  * @hw: pointer to the hardware structure
3359  * @reg_addr0: address of first dword to be read
3360  * @reg_val0: pointer for data read from 'reg_addr0'
3361  * @reg_addr1: address of second dword to be read
3362  * @reg_val1: pointer for data read from 'reg_addr1'
3363  *
3364  * Read one or two dwords from alternate structure. Fields are indicated
3365  * by 'reg_addr0' and 'reg_addr1' register numbers. If 'reg_val1' pointer
3366  * is not passed then only register at 'reg_addr0' is read.
3367  *
3368  **/
3369 i40e_status i40e_aq_alternate_read(struct i40e_hw *hw,
3370                                    u32 reg_addr0, u32 *reg_val0,
3371                                    u32 reg_addr1, u32 *reg_val1)
3372 {
3373         struct i40e_aq_desc desc;
3374         struct i40e_aqc_alternate_write *cmd_resp =
3375                 (struct i40e_aqc_alternate_write *)&desc.params.raw;
3376         i40e_status status;
3377
3378         if (!reg_val0)
3379                 return I40E_ERR_PARAM;
3380
3381         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_alternate_read);
3382         cmd_resp->address0 = cpu_to_le32(reg_addr0);
3383         cmd_resp->address1 = cpu_to_le32(reg_addr1);
3384
3385         status = i40e_asq_send_command(hw, &desc, NULL, 0, NULL);
3386
3387         if (!status) {
3388                 *reg_val0 = le32_to_cpu(cmd_resp->data0);
3389
3390                 if (reg_val1)
3391                         *reg_val1 = le32_to_cpu(cmd_resp->data1);
3392         }
3393
3394         return status;
3395 }
3396
3397 /**
3398  * i40e_aq_resume_port_tx
3399  * @hw: pointer to the hardware structure
3400  * @cmd_details: pointer to command details structure or NULL
3401  *
3402  * Resume port's Tx traffic
3403  **/
3404 i40e_status i40e_aq_resume_port_tx(struct i40e_hw *hw,
3405                                    struct i40e_asq_cmd_details *cmd_details)
3406 {
3407         struct i40e_aq_desc desc;
3408         i40e_status status;
3409
3410         i40e_fill_default_direct_cmd_desc(&desc, i40e_aqc_opc_resume_port_tx);
3411
3412         status = i40e_asq_send_command(hw, &desc, NULL, 0, cmd_details);
3413
3414         return status;
3415 }
3416
3417 /**
3418  * i40e_set_pci_config_data - store PCI bus info
3419  * @hw: pointer to hardware structure
3420  * @link_status: the link status word from PCI config space
3421  *
3422  * Stores the PCI bus info (speed, width, type) within the i40e_hw structure
3423  **/
3424 void i40e_set_pci_config_data(struct i40e_hw *hw, u16 link_status)
3425 {
3426         hw->bus.type = i40e_bus_type_pci_express;
3427
3428         switch (link_status & PCI_EXP_LNKSTA_NLW) {
3429         case PCI_EXP_LNKSTA_NLW_X1:
3430                 hw->bus.width = i40e_bus_width_pcie_x1;
3431                 break;
3432         case PCI_EXP_LNKSTA_NLW_X2:
3433                 hw->bus.width = i40e_bus_width_pcie_x2;
3434                 break;
3435         case PCI_EXP_LNKSTA_NLW_X4:
3436                 hw->bus.width = i40e_bus_width_pcie_x4;
3437                 break;
3438         case PCI_EXP_LNKSTA_NLW_X8:
3439                 hw->bus.width = i40e_bus_width_pcie_x8;
3440                 break;
3441         default:
3442                 hw->bus.width = i40e_bus_width_unknown;
3443                 break;
3444         }
3445
3446         switch (link_status & PCI_EXP_LNKSTA_CLS) {
3447         case PCI_EXP_LNKSTA_CLS_2_5GB:
3448                 hw->bus.speed = i40e_bus_speed_2500;
3449                 break;
3450         case PCI_EXP_LNKSTA_CLS_5_0GB:
3451                 hw->bus.speed = i40e_bus_speed_5000;
3452                 break;
3453         case PCI_EXP_LNKSTA_CLS_8_0GB:
3454                 hw->bus.speed = i40e_bus_speed_8000;
3455                 break;
3456         default:
3457                 hw->bus.speed = i40e_bus_speed_unknown;
3458                 break;
3459         }
3460 }
3461
3462 /**
3463  * i40e_read_bw_from_alt_ram
3464  * @hw: pointer to the hardware structure
3465  * @max_bw: pointer for max_bw read
3466  * @min_bw: pointer for min_bw read
3467  * @min_valid: pointer for bool that is true if min_bw is a valid value
3468  * @max_valid: pointer for bool that is true if max_bw is a valid value
3469  *
3470  * Read bw from the alternate ram for the given pf
3471  **/
3472 i40e_status i40e_read_bw_from_alt_ram(struct i40e_hw *hw,
3473                                       u32 *max_bw, u32 *min_bw,
3474                                       bool *min_valid, bool *max_valid)
3475 {
3476         i40e_status status;
3477         u32 max_bw_addr, min_bw_addr;
3478
3479         /* Calculate the address of the min/max bw registers */
3480         max_bw_addr = I40E_ALT_STRUCT_FIRST_PF_OFFSET +
3481                       I40E_ALT_STRUCT_MAX_BW_OFFSET +
3482                       (I40E_ALT_STRUCT_DWORDS_PER_PF * hw->pf_id);
3483         min_bw_addr = I40E_ALT_STRUCT_FIRST_PF_OFFSET +
3484                       I40E_ALT_STRUCT_MIN_BW_OFFSET +
3485                       (I40E_ALT_STRUCT_DWORDS_PER_PF * hw->pf_id);
3486
3487         /* Read the bandwidths from alt ram */
3488         status = i40e_aq_alternate_read(hw, max_bw_addr, max_bw,
3489                                         min_bw_addr, min_bw);
3490
3491         if (*min_bw & I40E_ALT_BW_VALID_MASK)
3492                 *min_valid = true;
3493         else
3494                 *min_valid = false;
3495
3496         if (*max_bw & I40E_ALT_BW_VALID_MASK)
3497                 *max_valid = true;
3498         else
3499                 *max_valid = false;
3500
3501         return status;
3502 }
3503
3504 /**
3505  * i40e_aq_configure_partition_bw
3506  * @hw: pointer to the hardware structure
3507  * @bw_data: Buffer holding valid pfs and bw limits
3508  * @cmd_details: pointer to command details
3509  *
3510  * Configure partitions guaranteed/max bw
3511  **/
3512 i40e_status i40e_aq_configure_partition_bw(struct i40e_hw *hw,
3513                         struct i40e_aqc_configure_partition_bw_data *bw_data,
3514                         struct i40e_asq_cmd_details *cmd_details)
3515 {
3516         i40e_status status;
3517         struct i40e_aq_desc desc;
3518         u16 bwd_size = sizeof(*bw_data);
3519
3520         i40e_fill_default_direct_cmd_desc(&desc,
3521                                           i40e_aqc_opc_configure_partition_bw);
3522
3523         /* Indirect command */
3524         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_BUF);
3525         desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_RD);
3526
3527         if (bwd_size > I40E_AQ_LARGE_BUF)
3528                 desc.flags |= cpu_to_le16((u16)I40E_AQ_FLAG_LB);
3529
3530         desc.datalen = cpu_to_le16(bwd_size);
3531
3532         status = i40e_asq_send_command(hw, &desc, bw_data, bwd_size,
3533                                        cmd_details);
3534
3535         return status;
3536 }