drivers/net/wireless/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/version.h>
  44 #include <linux/module.h>
  45 #include <linux/delay.h>
  46 #include <linux/if.h>
  47 #include <linux/netdevice.h>
  48 #include <linux/cache.h>
  49 #include <linux/pci.h>
  50 #include <linux/ethtool.h>
  51 #include <linux/uaccess.h>
  52
  53 #include <net/ieee80211_radiotap.h>
  54
  55 #include <asm/unaligned.h>
  56
  57 #include "base.h"
  58 #include "reg.h"
  59 #include "debug.h"
  60
  61 enum {
  62         ATH_LED_TX,
  63         ATH_LED_RX,
  64 };
  65
  66 static int ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
  67
  68
  69 /******************\
  70 * Internal defines *
  71 \******************/
  72
  73 /* Module info */
  74 MODULE_AUTHOR("Jiri Slaby");
  75 MODULE_AUTHOR("Nick Kossifidis");
  76 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  77 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  78 MODULE_LICENSE("Dual BSD/GPL");
  79 MODULE_VERSION("0.5.0 (EXPERIMENTAL)");
  80
  81
  82 /* Known PCI ids */
  83 static struct pci_device_id ath5k_pci_id_table[] __devinitdata = {
  84         { PCI_VDEVICE(ATHEROS, 0x0207), .driver_data = AR5K_AR5210 }, /* 5210 early */
  85         { PCI_VDEVICE(ATHEROS, 0x0007), .driver_data = AR5K_AR5210 }, /* 5210 */
  86         { PCI_VDEVICE(ATHEROS, 0x0011), .driver_data = AR5K_AR5211 }, /* 5311 - this is on AHB bus !*/
  87         { PCI_VDEVICE(ATHEROS, 0x0012), .driver_data = AR5K_AR5211 }, /* 5211 */
  88         { PCI_VDEVICE(ATHEROS, 0x0013), .driver_data = AR5K_AR5212 }, /* 5212 */
  89         { PCI_VDEVICE(3COM_2,  0x0013), .driver_data = AR5K_AR5212 }, /* 3com 5212 */
  90         { PCI_VDEVICE(3COM,    0x0013), .driver_data = AR5K_AR5212 }, /* 3com 3CRDAG675 5212 */
  91         { PCI_VDEVICE(ATHEROS, 0x1014), .driver_data = AR5K_AR5212 }, /* IBM minipci 5212 */
  92         { PCI_VDEVICE(ATHEROS, 0x0014), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  93         { PCI_VDEVICE(ATHEROS, 0x0015), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  94         { PCI_VDEVICE(ATHEROS, 0x0016), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  95         { PCI_VDEVICE(ATHEROS, 0x0017), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  96         { PCI_VDEVICE(ATHEROS, 0x0018), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x0019), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  98         { PCI_VDEVICE(ATHEROS, 0x001a), .driver_data = AR5K_AR5212 }, /* 2413 Griffin-lite */
  99         { PCI_VDEVICE(ATHEROS, 0x001b), .driver_data = AR5K_AR5212 }, /* 5413 Eagle */
 100         { PCI_VDEVICE(ATHEROS, 0x001c), .driver_data = AR5K_AR5212 }, /* 5424 Condor (PCI-E)*/
 101         { PCI_VDEVICE(ATHEROS, 0x0023), .driver_data = AR5K_AR5212 }, /* 5416 */
 102         { PCI_VDEVICE(ATHEROS, 0x0024), .driver_data = AR5K_AR5212 }, /* 5418 */
 103         { 0 }
 104 };
 105 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 106
 107 /* Known SREVs */
 108 static struct ath5k_srev_name srev_names[] = {
 109         { "5210",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5210 },
 110         { "5311",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5311 },
 111         { "5311A",      AR5K_VERSION_VER,       AR5K_SREV_VER_AR5311A },
 112         { "5311B",      AR5K_VERSION_VER,       AR5K_SREV_VER_AR5311B },
 113         { "5211",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5211 },
 114         { "5212",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5212 },
 115         { "5213",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5213 },
 116         { "5213A",      AR5K_VERSION_VER,       AR5K_SREV_VER_AR5213A },
 117         { "2413",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2413 },
 118         { "2414",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2414 },
 119         { "2424",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2424 },
 120         { "5424",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5424 },
 121         { "5413",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5413 },
 122         { "5414",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5414 },
 123         { "5416",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5416 },
 124         { "5418",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR5418 },
 125         { "2425",       AR5K_VERSION_VER,       AR5K_SREV_VER_AR2425 },
 126         { "xxxxx",      AR5K_VERSION_VER,       AR5K_SREV_UNKNOWN },
 127         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 128         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 129         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 130         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 131         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 132         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 133         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 134         { "SChip",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_SC0 },
 135         { "SChip",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_SC1 },
 136         { "SChip",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_SC2 },
 137         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 138         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 139 };
 140
 141 /*
 142  * Prototypes - PCI stack related functions
 143  */
 144 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 145                                 const struct pci_device_id *id);
 146 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 147 #ifdef CONFIG_PM
 148 static int              ath5k_pci_suspend(struct pci_dev *pdev,
 149                                         pm_message_t state);
 150 static int              ath5k_pci_resume(struct pci_dev *pdev);
 151 #else
 152 #define ath5k_pci_suspend NULL
 153 #define ath5k_pci_resume NULL
 154 #endif /* CONFIG_PM */
 155
 156 static struct pci_driver ath5k_pci_driver = {
 157         .name           = "ath5k_pci",
 158         .id_table       = ath5k_pci_id_table,
 159         .probe          = ath5k_pci_probe,
 160         .remove         = __devexit_p(ath5k_pci_remove),
 161         .suspend        = ath5k_pci_suspend,
 162         .resume         = ath5k_pci_resume,
 163 };
 164
 165
 166
 167 /*
 168  * Prototypes - MAC 802.11 stack related functions
 169  */
 170 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb,
 171                 struct ieee80211_tx_control *ctl);
 172 static int ath5k_reset(struct ieee80211_hw *hw);
 173 static int ath5k_start(struct ieee80211_hw *hw);
 174 static void ath5k_stop(struct ieee80211_hw *hw);
 175 static int ath5k_add_interface(struct ieee80211_hw *hw,
 176                 struct ieee80211_if_init_conf *conf);
 177 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 178                 struct ieee80211_if_init_conf *conf);
 179 static int ath5k_config(struct ieee80211_hw *hw,
 180                 struct ieee80211_conf *conf);
 181 static int ath5k_config_interface(struct ieee80211_hw *hw,
 182                 struct ieee80211_vif *vif,
 183                 struct ieee80211_if_conf *conf);
 184 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 185                 unsigned int changed_flags,
 186                 unsigned int *new_flags,
 187                 int mc_count, struct dev_mc_list *mclist);
 188 static int ath5k_set_key(struct ieee80211_hw *hw,
 189                 enum set_key_cmd cmd,
 190                 const u8 *local_addr, const u8 *addr,
 191                 struct ieee80211_key_conf *key);
 192 static int ath5k_get_stats(struct ieee80211_hw *hw,
 193                 struct ieee80211_low_level_stats *stats);
 194 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
 195                 struct ieee80211_tx_queue_stats *stats);
 196 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 197 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 198 static int ath5k_beacon_update(struct ieee80211_hw *hw,
 199                 struct sk_buff *skb,
 200                 struct ieee80211_tx_control *ctl);
 201
 202 static struct ieee80211_ops ath5k_hw_ops = {
 203         .tx             = ath5k_tx,
 204         .start          = ath5k_start,
 205         .stop           = ath5k_stop,
 206         .add_interface  = ath5k_add_interface,
 207         .remove_interface = ath5k_remove_interface,
 208         .config         = ath5k_config,
 209         .config_interface = ath5k_config_interface,
 210         .configure_filter = ath5k_configure_filter,
 211         .set_key        = ath5k_set_key,
 212         .get_stats      = ath5k_get_stats,
 213         .conf_tx        = NULL,
 214         .get_tx_stats   = ath5k_get_tx_stats,
 215         .get_tsf        = ath5k_get_tsf,
 216         .reset_tsf      = ath5k_reset_tsf,
 217         .beacon_update  = ath5k_beacon_update,
 218 };
 219
 220 /*
 221  * Prototypes - Internal functions
 222  */
 223 /* Attach detach */
 224 static int      ath5k_attach(struct pci_dev *pdev,
 225                         struct ieee80211_hw *hw);
 226 static void     ath5k_detach(struct pci_dev *pdev,
 227                         struct ieee80211_hw *hw);
 228 /* Channel/mode setup */
 229 static inline short ath5k_ieee2mhz(short chan);
 230 static unsigned int ath5k_copy_rates(struct ieee80211_rate *rates,
 231                                 const struct ath5k_rate_table *rt,
 232                                 unsigned int max);
 233 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 234                                 struct ieee80211_channel *channels,
 235                                 unsigned int mode,
 236                                 unsigned int max);
 237 static int      ath5k_getchannels(struct ieee80211_hw *hw);
 238 static int      ath5k_chan_set(struct ath5k_softc *sc,
 239                                 struct ieee80211_channel *chan);
 240 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 241                                 unsigned int mode);
 242 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 243 static void     ath5k_set_total_hw_rates(struct ath5k_softc *sc);
 244
 245 /* Descriptor setup */
 246 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 247                                 struct pci_dev *pdev);
 248 static void     ath5k_desc_free(struct ath5k_softc *sc,
 249                                 struct pci_dev *pdev);
 250 /* Buffers setup */
 251 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 252                                 struct ath5k_buf *bf);
 253 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 254                                 struct ath5k_buf *bf,
 255                                 struct ieee80211_tx_control *ctl);
 256
 257 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 258                                 struct ath5k_buf *bf)
 259 {
 260         BUG_ON(!bf);
 261         if (!bf->skb)
 262                 return;
 263         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 264                         PCI_DMA_TODEVICE);
 265         dev_kfree_skb(bf->skb);
 266         bf->skb = NULL;
 267 }
 268
 269 /* Queues setup */
 270 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 271                                 int qtype, int subtype);
 272 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 273 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 274 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 275                                 struct ath5k_txq *txq);
 276 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 277 static void     ath5k_txq_release(struct ath5k_softc *sc);
 278 /* Rx handling */
 279 static int      ath5k_rx_start(struct ath5k_softc *sc);
 280 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 281 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 282                                         struct ath5k_desc *ds,
 283                                         struct sk_buff *skb,
 284                                         struct ath5k_rx_status *rs);
 285 static void     ath5k_tasklet_rx(unsigned long data);
 286 /* Tx handling */
 287 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 288                                 struct ath5k_txq *txq);
 289 static void     ath5k_tasklet_tx(unsigned long data);
 290 /* Beacon handling */
 291 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 292                                 struct ath5k_buf *bf,
 293                                 struct ieee80211_tx_control *ctl);
 294 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 295 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 296 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 297
 298 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 299 {
 300         u64 tsf = ath5k_hw_get_tsf64(ah);
 301
 302         if ((tsf & 0x7fff) < rstamp)
 303                 tsf -= 0x8000;
 304
 305         return (tsf & ~0x7fff) | rstamp;
 306 }
 307
 308 /* Interrupt handling */
 309 static int      ath5k_init(struct ath5k_softc *sc);
 310 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 311 static int      ath5k_stop_hw(struct ath5k_softc *sc);
 312 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 313 static void     ath5k_tasklet_reset(unsigned long data);
 314
 315 static void     ath5k_calibrate(unsigned long data);
 316 /* LED functions */
 317 static void     ath5k_led_off(unsigned long data);
 318 static void     ath5k_led_blink(struct ath5k_softc *sc,
 319                                 unsigned int on,
 320                                 unsigned int off);
 321 static void     ath5k_led_event(struct ath5k_softc *sc,
 322                                 int event);
 323
 324
 325 /*
 326  * Module init/exit functions
 327  */
 328 static int __init
 329 init_ath5k_pci(void)
 330 {
 331         int ret;
 332
 333         ath5k_debug_init();
 334
 335         ret = pci_register_driver(&ath5k_pci_driver);
 336         if (ret) {
 337                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 338                 return ret;
 339         }
 340
 341         return 0;
 342 }
 343
 344 static void __exit
 345 exit_ath5k_pci(void)
 346 {
 347         pci_unregister_driver(&ath5k_pci_driver);
 348
 349         ath5k_debug_finish();
 350 }
 351
 352 module_init(init_ath5k_pci);
 353 module_exit(exit_ath5k_pci);
 354
 355
 356 /********************\
 357 * PCI Initialization *
 358 \********************/
 359
 360 static const char *
 361 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 362 {
 363         const char *name = "xxxxx";
 364         unsigned int i;
 365
 366         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 367                 if (srev_names[i].sr_type != type)
 368                         continue;
 369                 if ((val & 0xff) < srev_names[i + 1].sr_val) {
 370                         name = srev_names[i].sr_name;
 371                         break;
 372                 }
 373         }
 374
 375         return name;
 376 }
 377
 378 static int __devinit
 379 ath5k_pci_probe(struct pci_dev *pdev,
 380                 const struct pci_device_id *id)
 381 {
 382         void __iomem *mem;
 383         struct ath5k_softc *sc;
 384         struct ieee80211_hw *hw;
 385         int ret;
 386         u8 csz;
 387
 388         ret = pci_enable_device(pdev);
 389         if (ret) {
 390                 dev_err(&pdev->dev, "can't enable device\n");
 391                 goto err;
 392         }
 393
 394         /* XXX 32-bit addressing only */
 395         ret = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
 396         if (ret) {
 397                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 398                 goto err_dis;
 399         }
 400
 401         /*
 402          * Cache line size is used to size and align various
 403          * structures used to communicate with the hardware.
 404          */
 405         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 406         if (csz == 0) {
 407                 /*
 408                  * Linux 2.4.18 (at least) writes the cache line size
 409                  * register as a 16-bit wide register which is wrong.
 410                  * We must have this setup properly for rx buffer
 411                  * DMA to work so force a reasonable value here if it
 412                  * comes up zero.
 413                  */
 414                 csz = L1_CACHE_BYTES / sizeof(u32);
 415                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 416         }
 417         /*
 418          * The default setting of latency timer yields poor results,
 419          * set it to the value used by other systems.  It may be worth
 420          * tweaking this setting more.
 421          */
 422         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 423
 424         /* Enable bus mastering */
 425         pci_set_master(pdev);
 426
 427         /*
 428          * Disable the RETRY_TIMEOUT register (0x41) to keep
 429          * PCI Tx retries from interfering with C3 CPU state.
 430          */
 431         pci_write_config_byte(pdev, 0x41, 0);
 432
 433         ret = pci_request_region(pdev, 0, "ath5k");
 434         if (ret) {
 435                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 436                 goto err_dis;
 437         }
 438
 439         mem = pci_iomap(pdev, 0, 0);
 440         if (!mem) {
 441                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 442                 ret = -EIO;
 443                 goto err_reg;
 444         }
 445
 446         /*
 447          * Allocate hw (mac80211 main struct)
 448          * and hw->priv (driver private data)
 449          */
 450         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 451         if (hw == NULL) {
 452                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 453                 ret = -ENOMEM;
 454                 goto err_map;
 455         }
 456
 457         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 458
 459         /* Initialize driver private data */
 460         SET_IEEE80211_DEV(hw, &pdev->dev);
 461         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS;
 462         hw->extra_tx_headroom = 2;
 463         hw->channel_change_time = 5000;
 464         /* these names are misleading */
 465         hw->max_rssi = -110; /* signal in dBm */
 466         hw->max_noise = -110; /* noise in dBm */
 467         hw->max_signal = 100; /* we will provide a percentage based on rssi */
 468         sc = hw->priv;
 469         sc->hw = hw;
 470         sc->pdev = pdev;
 471
 472         ath5k_debug_init_device(sc);
 473
 474         /*
 475          * Mark the device as detached to avoid processing
 476          * interrupts until setup is complete.
 477          */
 478         __set_bit(ATH_STAT_INVALID, sc->status);
 479
 480         sc->iobase = mem; /* So we can unmap it on detach */
 481         sc->cachelsz = csz * sizeof(u32); /* convert to bytes */
 482         sc->opmode = IEEE80211_IF_TYPE_STA;
 483         mutex_init(&sc->lock);
 484         spin_lock_init(&sc->rxbuflock);
 485         spin_lock_init(&sc->txbuflock);
 486
 487         /* Set private data */
 488         pci_set_drvdata(pdev, hw);
 489
 490         /* Enable msi for devices that support it */
 491         pci_enable_msi(pdev);
 492
 493         /* Setup interrupt handler */
 494         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 495         if (ret) {
 496                 ATH5K_ERR(sc, "request_irq failed\n");
 497                 goto err_free;
 498         }
 499
 500         /* Initialize device */
 501         sc->ah = ath5k_hw_attach(sc, id->driver_data);
 502         if (IS_ERR(sc->ah)) {
 503                 ret = PTR_ERR(sc->ah);
 504                 goto err_irq;
 505         }
 506
 507         /* Finish private driver data initialization */
 508         ret = ath5k_attach(pdev, hw);
 509         if (ret)
 510                 goto err_ah;
 511
 512         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 513                         ath5k_chip_name(AR5K_VERSION_VER,sc->ah->ah_mac_srev),
 514                                         sc->ah->ah_mac_srev,
 515                                         sc->ah->ah_phy_revision);
 516
 517         if (!sc->ah->ah_single_chip) {
 518                 /* Single chip radio (!RF5111) */
 519                 if (sc->ah->ah_radio_5ghz_revision &&
 520                         !sc->ah->ah_radio_2ghz_revision) {
 521                         /* No 5GHz support -> report 2GHz radio */
 522                         if (!test_bit(AR5K_MODE_11A,
 523                                 sc->ah->ah_capabilities.cap_mode)) {
 524                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 525                                         ath5k_chip_name(AR5K_VERSION_RAD,
 526                                                 sc->ah->ah_radio_5ghz_revision),
 527                                                 sc->ah->ah_radio_5ghz_revision);
 528                         /* No 2GHz support (5110 and some
 529                          * 5Ghz only cards) -> report 5Ghz radio */
 530                         } else if (!test_bit(AR5K_MODE_11B,
 531                                 sc->ah->ah_capabilities.cap_mode)) {
 532                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 533                                         ath5k_chip_name(AR5K_VERSION_RAD,
 534                                                 sc->ah->ah_radio_5ghz_revision),
 535                                                 sc->ah->ah_radio_5ghz_revision);
 536                         /* Multiband radio */
 537                         } else {
 538                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 539                                         " (0x%x)\n",
 540                                         ath5k_chip_name(AR5K_VERSION_RAD,
 541                                                 sc->ah->ah_radio_5ghz_revision),
 542                                                 sc->ah->ah_radio_5ghz_revision);
 543                         }
 544                 }
 545                 /* Multi chip radio (RF5111 - RF2111) ->
 546                  * report both 2GHz/5GHz radios */
 547                 else if (sc->ah->ah_radio_5ghz_revision &&
 548                                 sc->ah->ah_radio_2ghz_revision){
 549                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 550                                 ath5k_chip_name(AR5K_VERSION_RAD,
 551                                         sc->ah->ah_radio_5ghz_revision),
 552                                         sc->ah->ah_radio_5ghz_revision);
 553                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 554                                 ath5k_chip_name(AR5K_VERSION_RAD,
 555                                         sc->ah->ah_radio_2ghz_revision),
 556                                         sc->ah->ah_radio_2ghz_revision);
 557                 }
 558         }
 559
 560
 561         /* ready to process interrupts */
 562         __clear_bit(ATH_STAT_INVALID, sc->status);
 563
 564         return 0;
 565 err_ah:
 566         ath5k_hw_detach(sc->ah);
 567 err_irq:
 568         free_irq(pdev->irq, sc);
 569 err_free:
 570         pci_disable_msi(pdev);
 571         ieee80211_free_hw(hw);
 572 err_map:
 573         pci_iounmap(pdev, mem);
 574 err_reg:
 575         pci_release_region(pdev, 0);
 576 err_dis:
 577         pci_disable_device(pdev);
 578 err:
 579         return ret;
 580 }
 581
 582 static void __devexit
 583 ath5k_pci_remove(struct pci_dev *pdev)
 584 {
 585         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 586         struct ath5k_softc *sc = hw->priv;
 587
 588         ath5k_debug_finish_device(sc);
 589         ath5k_detach(pdev, hw);
 590         ath5k_hw_detach(sc->ah);
 591         free_irq(pdev->irq, sc);
 592         pci_disable_msi(pdev);
 593         pci_iounmap(pdev, sc->iobase);
 594         pci_release_region(pdev, 0);
 595         pci_disable_device(pdev);
 596         ieee80211_free_hw(hw);
 597 }
 598
 599 #ifdef CONFIG_PM
 600 static int
 601 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 602 {
 603         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 604         struct ath5k_softc *sc = hw->priv;
 605
 606         if (test_bit(ATH_STAT_LEDSOFT, sc->status))
 607                 ath5k_hw_set_gpio(sc->ah, sc->led_pin, 1);
 608
 609         ath5k_stop_hw(sc);
 610         pci_save_state(pdev);
 611         pci_disable_device(pdev);
 612         pci_set_power_state(pdev, PCI_D3hot);
 613
 614         return 0;
 615 }
 616
 617 static int
 618 ath5k_pci_resume(struct pci_dev *pdev)
 619 {
 620         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 621         struct ath5k_softc *sc = hw->priv;
 622         struct ath5k_hw *ah = sc->ah;
 623         int i, err;
 624
 625         err = pci_set_power_state(pdev, PCI_D0);
 626         if (err)
 627                 return err;
 628
 629         err = pci_enable_device(pdev);
 630         if (err)
 631                 return err;
 632
 633         pci_restore_state(pdev);
 634         /*
 635          * Suspend/Resume resets the PCI configuration space, so we have to
 636          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 637          * PCI Tx retries from interfering with C3 CPU state
 638          */
 639         pci_write_config_byte(pdev, 0x41, 0);
 640
 641         ath5k_init(sc);
 642         if (test_bit(ATH_STAT_LEDSOFT, sc->status)) {
 643                 ath5k_hw_set_gpio_output(ah, sc->led_pin);
 644                 ath5k_hw_set_gpio(ah, sc->led_pin, 0);
 645         }
 646
 647         /*
 648          * Reset the key cache since some parts do not
 649          * reset the contents on initial power up or resume.
 650          *
 651          * FIXME: This may need to be revisited when mac80211 becomes
 652          *        aware of suspend/resume.
 653          */
 654         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
 655                 ath5k_hw_reset_key(ah, i);
 656
 657         return 0;
 658 }
 659 #endif /* CONFIG_PM */
 660
 661
 662
 663 /***********************\
 664 * Driver Initialization *
 665 \***********************/
 666
 667 static int
 668 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 669 {
 670         struct ath5k_softc *sc = hw->priv;
 671         struct ath5k_hw *ah = sc->ah;
 672         u8 mac[ETH_ALEN];
 673         unsigned int i;
 674         int ret;
 675
 676         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 677
 678         /*
 679          * Check if the MAC has multi-rate retry support.
 680          * We do this by trying to setup a fake extended
 681          * descriptor.  MAC's that don't have support will
 682          * return false w/o doing anything.  MAC's that do
 683          * support it will return true w/o doing anything.
 684          */
 685         ret = ah->ah_setup_xtx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 686         if (ret < 0)
 687                 goto err;
 688         if (ret > 0)
 689                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 690
 691         /*
 692          * Reset the key cache since some parts do not
 693          * reset the contents on initial power up.
 694          */
 695         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
 696                 ath5k_hw_reset_key(ah, i);
 697
 698         /*
 699          * Collect the channel list.  The 802.11 layer
 700          * is resposible for filtering this list based
 701          * on settings like the phy mode and regulatory
 702          * domain restrictions.
 703          */
 704         ret = ath5k_getchannels(hw);
 705         if (ret) {
 706                 ATH5K_ERR(sc, "can't get channels\n");
 707                 goto err;
 708         }
 709
 710         /* Set *_rates so we can map hw rate index */
 711         ath5k_set_total_hw_rates(sc);
 712
 713         /* NB: setup here so ath5k_rate_update is happy */
 714         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 715                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 716         else
 717                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 718
 719         /*
 720          * Allocate tx+rx descriptors and populate the lists.
 721          */
 722         ret = ath5k_desc_alloc(sc, pdev);
 723         if (ret) {
 724                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 725                 goto err;
 726         }
 727
 728         /*
 729          * Allocate hardware transmit queues: one queue for
 730          * beacon frames and one data queue for each QoS
 731          * priority.  Note that hw functions handle reseting
 732          * these queues at the needed time.
 733          */
 734         ret = ath5k_beaconq_setup(ah);
 735         if (ret < 0) {
 736                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 737                 goto err_desc;
 738         }
 739         sc->bhalq = ret;
 740
 741         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 742         if (IS_ERR(sc->txq)) {
 743                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 744                 ret = PTR_ERR(sc->txq);
 745                 goto err_bhal;
 746         }
 747
 748         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 749         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 750         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 751         setup_timer(&sc->calib_tim, ath5k_calibrate, (unsigned long)sc);
 752         setup_timer(&sc->led_tim, ath5k_led_off, (unsigned long)sc);
 753
 754         sc->led_on = 0; /* low true */
 755         /*
 756          * Auto-enable soft led processing for IBM cards and for
 757          * 5211 minipci cards.
 758          */
 759         if (pdev->device == PCI_DEVICE_ID_ATHEROS_AR5212_IBM ||
 760                         pdev->device == PCI_DEVICE_ID_ATHEROS_AR5211) {
 761                 __set_bit(ATH_STAT_LEDSOFT, sc->status);
 762                 sc->led_pin = 0;
 763         }
 764         /* Enable softled on PIN1 on HP Compaq nc6xx, nc4000 & nx5000 laptops */
 765         if (pdev->subsystem_vendor == PCI_VENDOR_ID_COMPAQ) {
 766                 __set_bit(ATH_STAT_LEDSOFT, sc->status);
 767                 sc->led_pin = 0;
 768         }
 769         if (test_bit(ATH_STAT_LEDSOFT, sc->status)) {
 770                 ath5k_hw_set_gpio_output(ah, sc->led_pin);
 771                 ath5k_hw_set_gpio(ah, sc->led_pin, !sc->led_on);
 772         }
 773
 774         ath5k_hw_get_lladdr(ah, mac);
 775         SET_IEEE80211_PERM_ADDR(hw, mac);
 776         /* All MAC address bits matter for ACKs */
 777         memset(sc->bssidmask, 0xff, ETH_ALEN);
 778         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 779
 780         ret = ieee80211_register_hw(hw);
 781         if (ret) {
 782                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 783                 goto err_queues;
 784         }
 785
 786         return 0;
 787 err_queues:
 788         ath5k_txq_release(sc);
 789 err_bhal:
 790         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 791 err_desc:
 792         ath5k_desc_free(sc, pdev);
 793 err:
 794         return ret;
 795 }
 796
 797 static void
 798 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 799 {
 800         struct ath5k_softc *sc = hw->priv;
 801
 802         /*
 803          * NB: the order of these is important:
 804          * o call the 802.11 layer before detaching ath5k_hw to
 805          *   insure callbacks into the driver to delete global
 806          *   key cache entries can be handled
 807          * o reclaim the tx queue data structures after calling
 808          *   the 802.11 layer as we'll get called back to reclaim
 809          *   node state and potentially want to use them
 810          * o to cleanup the tx queues the hal is called, so detach
 811          *   it last
 812          * XXX: ??? detach ath5k_hw ???
 813          * Other than that, it's straightforward...
 814          */
 815         ieee80211_unregister_hw(hw);
 816         ath5k_desc_free(sc, pdev);
 817         ath5k_txq_release(sc);
 818         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 819
 820         /*
 821          * NB: can't reclaim these until after ieee80211_ifdetach
 822          * returns because we'll get called back to reclaim node
 823          * state and potentially want to use them.
 824          */
 825 }
 826
 827
 828
 829
 830 /********************\
 831 * Channel/mode setup *
 832 \********************/
 833
 834 /*
 835  * Convert IEEE channel number to MHz frequency.
 836  */
 837 static inline short
 838 ath5k_ieee2mhz(short chan)
 839 {
 840         if (chan <= 14 || chan >= 27)
 841                 return ieee80211chan2mhz(chan);
 842         else
 843                 return 2212 + chan * 20;
 844 }
 845
 846 static unsigned int
 847 ath5k_copy_rates(struct ieee80211_rate *rates,
 848                 const struct ath5k_rate_table *rt,
 849                 unsigned int max)
 850 {
 851         unsigned int i, count;
 852
 853         if (rt == NULL)
 854                 return 0;
 855
 856         for (i = 0, count = 0; i < rt->rate_count && max > 0; i++) {
 857                 rates[count].bitrate = rt->rates[i].rate_kbps / 100;
 858                 rates[count].hw_value = rt->rates[i].rate_code;
 859                 rates[count].flags = rt->rates[i].modulation;
 860                 count++;
 861                 max--;
 862         }
 863
 864         return count;
 865 }
 866
 867 static unsigned int
 868 ath5k_copy_channels(struct ath5k_hw *ah,
 869                 struct ieee80211_channel *channels,
 870                 unsigned int mode,
 871                 unsigned int max)
 872 {
 873         unsigned int i, count, size, chfreq, freq, ch;
 874
 875         if (!test_bit(mode, ah->ah_modes))
 876                 return 0;
 877
 878         switch (mode) {
 879         case AR5K_MODE_11A:
 880         case AR5K_MODE_11A_TURBO:
 881                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 882                 size = 220 ;
 883                 chfreq = CHANNEL_5GHZ;
 884                 break;
 885         case AR5K_MODE_11B:
 886         case AR5K_MODE_11G:
 887         case AR5K_MODE_11G_TURBO:
 888                 size = 26;
 889                 chfreq = CHANNEL_2GHZ;
 890                 break;
 891         default:
 892                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 893                 return 0;
 894         }
 895
 896         for (i = 0, count = 0; i < size && max > 0; i++) {
 897                 ch = i + 1 ;
 898                 freq = ath5k_ieee2mhz(ch);
 899
 900                 /* Check if channel is supported by the chipset */
 901                 if (!ath5k_channel_ok(ah, freq, chfreq))
 902                         continue;
 903
 904                 /* Write channel info and increment counter */
 905                 channels[count].center_freq = freq;
 906                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 907                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 908                 switch (mode) {
 909                 case AR5K_MODE_11A:
 910                 case AR5K_MODE_11G:
 911                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 912                         break;
 913                 case AR5K_MODE_11A_TURBO:
 914                 case AR5K_MODE_11G_TURBO:
 915                         channels[count].hw_value = chfreq |
 916                                 CHANNEL_OFDM | CHANNEL_TURBO;
 917                         break;
 918                 case AR5K_MODE_11B:
 919                         channels[count].hw_value = CHANNEL_B;
 920                 }
 921
 922                 count++;
 923                 max--;
 924         }
 925
 926         return count;
 927 }
 928
 929 static int
 930 ath5k_getchannels(struct ieee80211_hw *hw)
 931 {
 932         struct ath5k_softc *sc = hw->priv;
 933         struct ath5k_hw *ah = sc->ah;
 934         struct ieee80211_supported_band *sbands = sc->sbands;
 935         const struct ath5k_rate_table *hw_rates;
 936         unsigned int max_r, max_c, count_r, count_c;
 937         int mode2g = AR5K_MODE_11G;
 938
 939         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
 940
 941         max_r = ARRAY_SIZE(sc->rates);
 942         max_c = ARRAY_SIZE(sc->channels);
 943         count_r = count_c = 0;
 944
 945         /* 2GHz band */
 946         if (!test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
 947                 mode2g = AR5K_MODE_11B;
 948                 if (!test_bit(AR5K_MODE_11B,
 949                         sc->ah->ah_capabilities.cap_mode))
 950                         mode2g = -1;
 951         }
 952
 953         if (mode2g > 0) {
 954                 struct ieee80211_supported_band *sband =
 955                         &sbands[IEEE80211_BAND_2GHZ];
 956
 957                 sband->bitrates = sc->rates;
 958                 sband->channels = sc->channels;
 959
 960                 sband->band = IEEE80211_BAND_2GHZ;
 961                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 962                                         mode2g, max_c);
 963
 964                 hw_rates = ath5k_hw_get_rate_table(ah, mode2g);
 965                 sband->n_bitrates = ath5k_copy_rates(sband->bitrates,
 966                                         hw_rates, max_r);
 967
 968                 count_c = sband->n_channels;
 969                 count_r = sband->n_bitrates;
 970
 971                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
 972
 973                 max_r -= count_r;
 974                 max_c -= count_c;
 975
 976         }
 977
 978         /* 5GHz band */
 979
 980         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
 981                 struct ieee80211_supported_band *sband =
 982                         &sbands[IEEE80211_BAND_5GHZ];
 983
 984                 sband->bitrates = &sc->rates[count_r];
 985                 sband->channels = &sc->channels[count_c];
 986
 987                 sband->band = IEEE80211_BAND_5GHZ;
 988                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
 989                                         AR5K_MODE_11A, max_c);
 990
 991                 hw_rates = ath5k_hw_get_rate_table(ah, AR5K_MODE_11A);
 992                 sband->n_bitrates = ath5k_copy_rates(sband->bitrates,
 993                                         hw_rates, max_r);
 994
 995                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
 996         }
 997
 998         ath5k_debug_dump_bands(sc);
 999
1000         return 0;
1001 }
1002
1003 /*
1004  * Set/change channels.  If the channel is really being changed,
1005  * it's done by reseting the chip.  To accomplish this we must
1006  * first cleanup any pending DMA, then restart stuff after a la
1007  * ath5k_init.
1008  */
1009 static int
1010 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1011 {
1012         struct ath5k_hw *ah = sc->ah;
1013         int ret;
1014
1015         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1016                 sc->curchan->center_freq, chan->center_freq);
1017
1018         if (chan->center_freq != sc->curchan->center_freq ||
1019                 chan->hw_value != sc->curchan->hw_value) {
1020
1021                 sc->curchan = chan;
1022                 sc->curband = &sc->sbands[chan->band];
1023
1024                 /*
1025                  * To switch channels clear any pending DMA operations;
1026                  * wait long enough for the RX fifo to drain, reset the
1027                  * hardware at the new frequency, and then re-enable
1028                  * the relevant bits of the h/w.
1029                  */
1030                 ath5k_hw_set_intr(ah, 0);       /* disable interrupts */
1031                 ath5k_txq_cleanup(sc);          /* clear pending tx frames */
1032                 ath5k_rx_stop(sc);              /* turn off frame recv */
1033                 ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, true);
1034                 if (ret) {
1035                         ATH5K_ERR(sc, "%s: unable to reset channel "
1036                                 "(%u Mhz)\n", __func__, chan->center_freq);
1037                         return ret;
1038                 }
1039
1040                 ath5k_hw_set_txpower_limit(sc->ah, 0);
1041
1042                 /*
1043                  * Re-enable rx framework.
1044                  */
1045                 ret = ath5k_rx_start(sc);
1046                 if (ret) {
1047                         ATH5K_ERR(sc, "%s: unable to restart recv logic\n",
1048                                         __func__);
1049                         return ret;
1050                 }
1051
1052                 /*
1053                  * Change channels and update the h/w rate map
1054                  * if we're switching; e.g. 11a to 11b/g.
1055                  *
1056                  * XXX needed?
1057                  */
1058 /*              ath5k_chan_change(sc, chan); */
1059
1060                 ath5k_beacon_config(sc);
1061                 /*
1062                  * Re-enable interrupts.
1063                  */
1064                 ath5k_hw_set_intr(ah, sc->imask);
1065         }
1066
1067         return 0;
1068 }
1069
1070 /*
1071  * TODO: CLEAN THIS !!!
1072  */
1073 static void
1074 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1075 {
1076         if (unlikely(test_bit(ATH_STAT_LEDSOFT, sc->status))) {
1077                 /* from Atheros NDIS driver, w/ permission */
1078                 static const struct {
1079                         u16 rate;       /* tx/rx 802.11 rate */
1080                         u16 timeOn;     /* LED on time (ms) */
1081                         u16 timeOff;    /* LED off time (ms) */
1082                 } blinkrates[] = {
1083                         { 108,  40,  10 },
1084                         {  96,  44,  11 },
1085                         {  72,  50,  13 },
1086                         {  48,  57,  14 },
1087                         {  36,  67,  16 },
1088                         {  24,  80,  20 },
1089                         {  22, 100,  25 },
1090                         {  18, 133,  34 },
1091                         {  12, 160,  40 },
1092                         {  10, 200,  50 },
1093                         {   6, 240,  58 },
1094                         {   4, 267,  66 },
1095                         {   2, 400, 100 },
1096                         {   0, 500, 130 }
1097                 };
1098                 const struct ath5k_rate_table *rt =
1099                                 ath5k_hw_get_rate_table(sc->ah, mode);
1100                 unsigned int i, j;
1101
1102                 BUG_ON(rt == NULL);
1103
1104                 memset(sc->hwmap, 0, sizeof(sc->hwmap));
1105                 for (i = 0; i < 32; i++) {
1106                         u8 ix = rt->rate_code_to_index[i];
1107                         if (ix == 0xff) {
1108                                 sc->hwmap[i].ledon = msecs_to_jiffies(500);
1109                                 sc->hwmap[i].ledoff = msecs_to_jiffies(130);
1110                                 continue;
1111                         }
1112                         sc->hwmap[i].txflags = IEEE80211_RADIOTAP_F_DATAPAD;
1113                         /* receive frames include FCS */
1114                         sc->hwmap[i].rxflags = sc->hwmap[i].txflags |
1115                                         IEEE80211_RADIOTAP_F_FCS;
1116                         /* setup blink rate table to avoid per-packet lookup */
1117                         for (j = 0; j < ARRAY_SIZE(blinkrates) - 1; j++)
1118                                 if (blinkrates[j].rate == /* XXX why 7f? */
1119                                                 (rt->rates[ix].dot11_rate&0x7f))
1120                                         break;
1121
1122                         sc->hwmap[i].ledon = msecs_to_jiffies(blinkrates[j].
1123                                         timeOn);
1124                         sc->hwmap[i].ledoff = msecs_to_jiffies(blinkrates[j].
1125                                         timeOff);
1126                 }
1127         }
1128
1129         sc->curmode = mode;
1130
1131         if (mode == AR5K_MODE_11A) {
1132                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1133         } else {
1134                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1135         }
1136 }
1137
1138 static void
1139 ath5k_mode_setup(struct ath5k_softc *sc)
1140 {
1141         struct ath5k_hw *ah = sc->ah;
1142         u32 rfilt;
1143
1144         /* configure rx filter */
1145         rfilt = sc->filter_flags;
1146         ath5k_hw_set_rx_filter(ah, rfilt);
1147
1148         if (ath5k_hw_hasbssidmask(ah))
1149                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1150
1151         /* configure operational mode */
1152         ath5k_hw_set_opmode(ah);
1153
1154         ath5k_hw_set_mcast_filter(ah, 0, 0);
1155         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1156 }
1157
1158 /*
1159  * Match the hw provided rate index (through descriptors)
1160  * to an index for sc->curband->bitrates, so it can be used
1161  * by the stack.
1162  *
1163  * This one is a little bit tricky but i think i'm right
1164  * about this...
1165  *
1166  * We have 4 rate tables in the following order:
1167  * XR (4 rates)
1168  * 802.11a (8 rates)
1169  * 802.11b (4 rates)
1170  * 802.11g (12 rates)
1171  * that make the hw rate table.
1172  *
1173  * Lets take a 5211 for example that supports a and b modes only.
1174  * First comes the 802.11a table and then 802.11b (total 12 rates).
1175  * When hw returns eg. 11 it points to the last 802.11b rate (11Mbit),
1176  * if it returns 2 it points to the second 802.11a rate etc.
1177  *
1178  * Same goes for 5212 who has xr/a/b/g support (total 28 rates).
1179  * First comes the XR table, then 802.11a, 802.11b and 802.11g.
1180  * When hw returns eg. 27 it points to the last 802.11g rate (54Mbits) etc
1181  */
1182 static void
1183 ath5k_set_total_hw_rates(struct ath5k_softc *sc) {
1184
1185         struct ath5k_hw *ah = sc->ah;
1186
1187         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
1188                 sc->a_rates = 8;
1189
1190         if (test_bit(AR5K_MODE_11B, ah->ah_modes))
1191                 sc->b_rates = 4;
1192
1193         if (test_bit(AR5K_MODE_11G, ah->ah_modes))
1194                 sc->g_rates = 12;
1195
1196         /* XXX: Need to see what what happens when
1197                 xr disable bits in eeprom are set */
1198         if (ah->ah_version >= AR5K_AR5212)
1199                 sc->xr_rates = 4;
1200
1201 }
1202
1203 static inline int
1204 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix) {
1205
1206         int mac80211_rix;
1207
1208         if(sc->curband->band == IEEE80211_BAND_2GHZ) {
1209                 /* We setup a g ratetable for both b/g modes */
1210                 mac80211_rix =
1211                         hw_rix - sc->b_rates - sc->a_rates - sc->xr_rates;
1212         } else {
1213                 mac80211_rix = hw_rix - sc->xr_rates;
1214         }
1215
1216         /* Something went wrong, fallback to basic rate for this band */
1217         if ((mac80211_rix >= sc->curband->n_bitrates) ||
1218                 (mac80211_rix <= 0 ))
1219                 mac80211_rix = 1;
1220
1221         return mac80211_rix;
1222 }
1223
1224
1225
1226
1227 /***************\
1228 * Buffers setup *
1229 \***************/
1230
1231 static int
1232 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1233 {
1234         struct ath5k_hw *ah = sc->ah;
1235         struct sk_buff *skb = bf->skb;
1236         struct ath5k_desc *ds;
1237
1238         if (likely(skb == NULL)) {
1239                 unsigned int off;
1240
1241                 /*
1242                  * Allocate buffer with headroom_needed space for the
1243                  * fake physical layer header at the start.
1244                  */
1245                 skb = dev_alloc_skb(sc->rxbufsize + sc->cachelsz - 1);
1246                 if (unlikely(skb == NULL)) {
1247                         ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1248                                         sc->rxbufsize + sc->cachelsz - 1);
1249                         return -ENOMEM;
1250                 }
1251                 /*
1252                  * Cache-line-align.  This is important (for the
1253                  * 5210 at least) as not doing so causes bogus data
1254                  * in rx'd frames.
1255                  */
1256                 off = ((unsigned long)skb->data) % sc->cachelsz;
1257                 if (off != 0)
1258                         skb_reserve(skb, sc->cachelsz - off);
1259
1260                 bf->skb = skb;
1261                 bf->skbaddr = pci_map_single(sc->pdev,
1262                         skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1263                 if (unlikely(pci_dma_mapping_error(bf->skbaddr))) {
1264                         ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1265                         dev_kfree_skb(skb);
1266                         bf->skb = NULL;
1267                         return -ENOMEM;
1268                 }
1269         }
1270
1271         /*
1272          * Setup descriptors.  For receive we always terminate
1273          * the descriptor list with a self-linked entry so we'll
1274          * not get overrun under high load (as can happen with a
1275          * 5212 when ANI processing enables PHY error frames).
1276          *
1277          * To insure the last descriptor is self-linked we create
1278          * each descriptor as self-linked and add it to the end.  As
1279          * each additional descriptor is added the previous self-linked
1280          * entry is ``fixed'' naturally.  This should be safe even
1281          * if DMA is happening.  When processing RX interrupts we
1282          * never remove/process the last, self-linked, entry on the
1283          * descriptor list.  This insures the hardware always has
1284          * someplace to write a new frame.
1285          */
1286         ds = bf->desc;
1287         ds->ds_link = bf->daddr;        /* link to self */
1288         ds->ds_data = bf->skbaddr;
1289         ath5k_hw_setup_rx_desc(ah, ds,
1290                 skb_tailroom(skb),      /* buffer size */
1291                 0);
1292
1293         if (sc->rxlink != NULL)
1294                 *sc->rxlink = bf->daddr;
1295         sc->rxlink = &ds->ds_link;
1296         return 0;
1297 }
1298
1299 static int
1300 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1301                 struct ieee80211_tx_control *ctl)
1302 {
1303         struct ath5k_hw *ah = sc->ah;
1304         struct ath5k_txq *txq = sc->txq;
1305         struct ath5k_desc *ds = bf->desc;
1306         struct sk_buff *skb = bf->skb;
1307         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1308         int ret;
1309
1310         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1311         bf->ctl = *ctl;
1312         /* XXX endianness */
1313         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1314                         PCI_DMA_TODEVICE);
1315
1316         if (ctl->flags & IEEE80211_TXCTL_NO_ACK)
1317                 flags |= AR5K_TXDESC_NOACK;
1318
1319         pktlen = skb->len;
1320
1321         if (!(ctl->flags & IEEE80211_TXCTL_DO_NOT_ENCRYPT)) {
1322                 keyidx = ctl->key_idx;
1323                 pktlen += ctl->icv_len;
1324         }
1325
1326         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1327                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1328                 (sc->power_level * 2), ctl->tx_rate->hw_value,
1329                 ctl->retry_limit, keyidx, 0, flags, 0, 0);
1330         if (ret)
1331                 goto err_unmap;
1332
1333         ds->ds_link = 0;
1334         ds->ds_data = bf->skbaddr;
1335
1336         spin_lock_bh(&txq->lock);
1337         list_add_tail(&bf->list, &txq->q);
1338         sc->tx_stats.data[txq->qnum].len++;
1339         if (txq->link == NULL) /* is this first packet? */
1340                 ath5k_hw_put_tx_buf(ah, txq->qnum, bf->daddr);
1341         else /* no, so only link it */
1342                 *txq->link = bf->daddr;
1343
1344         txq->link = &ds->ds_link;
1345         ath5k_hw_tx_start(ah, txq->qnum);
1346         spin_unlock_bh(&txq->lock);
1347
1348         return 0;
1349 err_unmap:
1350         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1351         return ret;
1352 }
1353
1354 /*******************\
1355 * Descriptors setup *
1356 \*******************/
1357
1358 static int
1359 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1360 {
1361         struct ath5k_desc *ds;
1362         struct ath5k_buf *bf;
1363         dma_addr_t da;
1364         unsigned int i;
1365         int ret;
1366
1367         /* allocate descriptors */
1368         sc->desc_len = sizeof(struct ath5k_desc) *
1369                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1370         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1371         if (sc->desc == NULL) {
1372                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1373                 ret = -ENOMEM;
1374                 goto err;
1375         }
1376         ds = sc->desc;
1377         da = sc->desc_daddr;
1378         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1379                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1380
1381         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1382                         sizeof(struct ath5k_buf), GFP_KERNEL);
1383         if (bf == NULL) {
1384                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1385                 ret = -ENOMEM;
1386                 goto err_free;
1387         }
1388         sc->bufptr = bf;
1389
1390         INIT_LIST_HEAD(&sc->rxbuf);
1391         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1392                 bf->desc = ds;
1393                 bf->daddr = da;
1394                 list_add_tail(&bf->list, &sc->rxbuf);
1395         }
1396
1397         INIT_LIST_HEAD(&sc->txbuf);
1398         sc->txbuf_len = ATH_TXBUF;
1399         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1400                         da += sizeof(*ds)) {
1401                 bf->desc = ds;
1402                 bf->daddr = da;
1403                 list_add_tail(&bf->list, &sc->txbuf);
1404         }
1405
1406         /* beacon buffer */
1407         bf->desc = ds;
1408         bf->daddr = da;
1409         sc->bbuf = bf;
1410
1411         return 0;
1412 err_free:
1413         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1414 err:
1415         sc->desc = NULL;
1416         return ret;
1417 }
1418
1419 static void
1420 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1421 {
1422         struct ath5k_buf *bf;
1423
1424         ath5k_txbuf_free(sc, sc->bbuf);
1425         list_for_each_entry(bf, &sc->txbuf, list)
1426                 ath5k_txbuf_free(sc, bf);
1427         list_for_each_entry(bf, &sc->rxbuf, list)
1428                 ath5k_txbuf_free(sc, bf);
1429
1430         /* Free memory associated with all descriptors */
1431         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1432
1433         kfree(sc->bufptr);
1434         sc->bufptr = NULL;
1435 }
1436
1437
1438
1439
1440
1441 /**************\
1442 * Queues setup *
1443 \**************/
1444
1445 static struct ath5k_txq *
1446 ath5k_txq_setup(struct ath5k_softc *sc,
1447                 int qtype, int subtype)
1448 {
1449         struct ath5k_hw *ah = sc->ah;
1450         struct ath5k_txq *txq;
1451         struct ath5k_txq_info qi = {
1452                 .tqi_subtype = subtype,
1453                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1454                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1455                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1456         };
1457         int qnum;
1458
1459         /*
1460          * Enable interrupts only for EOL and DESC conditions.
1461          * We mark tx descriptors to receive a DESC interrupt
1462          * when a tx queue gets deep; otherwise waiting for the
1463          * EOL to reap descriptors.  Note that this is done to
1464          * reduce interrupt load and this only defers reaping
1465          * descriptors, never transmitting frames.  Aside from
1466          * reducing interrupts this also permits more concurrency.
1467          * The only potential downside is if the tx queue backs
1468          * up in which case the top half of the kernel may backup
1469          * due to a lack of tx descriptors.
1470          */
1471         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1472                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1473         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1474         if (qnum < 0) {
1475                 /*
1476                  * NB: don't print a message, this happens
1477                  * normally on parts with too few tx queues
1478                  */
1479                 return ERR_PTR(qnum);
1480         }
1481         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1482                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1483                         qnum, ARRAY_SIZE(sc->txqs));
1484                 ath5k_hw_release_tx_queue(ah, qnum);
1485                 return ERR_PTR(-EINVAL);
1486         }
1487         txq = &sc->txqs[qnum];
1488         if (!txq->setup) {
1489                 txq->qnum = qnum;
1490                 txq->link = NULL;
1491                 INIT_LIST_HEAD(&txq->q);
1492                 spin_lock_init(&txq->lock);
1493                 txq->setup = true;
1494         }
1495         return &sc->txqs[qnum];
1496 }
1497
1498 static int
1499 ath5k_beaconq_setup(struct ath5k_hw *ah)
1500 {
1501         struct ath5k_txq_info qi = {
1502                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1503                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1504                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1505                 /* NB: for dynamic turbo, don't enable any other interrupts */
1506                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1507         };
1508
1509         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1510 }
1511
1512 static int
1513 ath5k_beaconq_config(struct ath5k_softc *sc)
1514 {
1515         struct ath5k_hw *ah = sc->ah;
1516         struct ath5k_txq_info qi;
1517         int ret;
1518
1519         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1520         if (ret)
1521                 return ret;
1522         if (sc->opmode == IEEE80211_IF_TYPE_AP) {
1523                 /*
1524                  * Always burst out beacon and CAB traffic
1525                  * (aifs = cwmin = cwmax = 0)
1526                  */
1527                 qi.tqi_aifs = 0;
1528                 qi.tqi_cw_min = 0;
1529                 qi.tqi_cw_max = 0;
1530         } else if (sc->opmode == IEEE80211_IF_TYPE_IBSS) {
1531                 /*
1532                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1533                  */
1534                 qi.tqi_aifs = 0;
1535                 qi.tqi_cw_min = 0;
1536                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1537         }
1538
1539         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1540                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1541                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1542
1543         ret = ath5k_hw_setup_tx_queueprops(ah, sc->bhalq, &qi);
1544         if (ret) {
1545                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1546                         "hardware queue!\n", __func__);
1547                 return ret;
1548         }
1549
1550         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1551 }
1552
1553 static void
1554 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1555 {
1556         struct ath5k_buf *bf, *bf0;
1557
1558         /*
1559          * NB: this assumes output has been stopped and
1560          *     we do not need to block ath5k_tx_tasklet
1561          */
1562         spin_lock_bh(&txq->lock);
1563         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1564                 ath5k_debug_printtxbuf(sc, bf);
1565
1566                 ath5k_txbuf_free(sc, bf);
1567
1568                 spin_lock_bh(&sc->txbuflock);
1569                 sc->tx_stats.data[txq->qnum].len--;
1570                 list_move_tail(&bf->list, &sc->txbuf);
1571                 sc->txbuf_len++;
1572                 spin_unlock_bh(&sc->txbuflock);
1573         }
1574         txq->link = NULL;
1575         spin_unlock_bh(&txq->lock);
1576 }
1577
1578 /*
1579  * Drain the transmit queues and reclaim resources.
1580  */
1581 static void
1582 ath5k_txq_cleanup(struct ath5k_softc *sc)
1583 {
1584         struct ath5k_hw *ah = sc->ah;
1585         unsigned int i;
1586
1587         /* XXX return value */
1588         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1589                 /* don't touch the hardware if marked invalid */
1590                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1591                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1592                         ath5k_hw_get_tx_buf(ah, sc->bhalq));
1593                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1594                         if (sc->txqs[i].setup) {
1595                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1596                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1597                                         "link %p\n",
1598                                         sc->txqs[i].qnum,
1599                                         ath5k_hw_get_tx_buf(ah,
1600                                                         sc->txqs[i].qnum),
1601                                         sc->txqs[i].link);
1602                         }
1603         }
1604         ieee80211_start_queues(sc->hw); /* XXX move to callers */
1605
1606         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1607                 if (sc->txqs[i].setup)
1608                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1609 }
1610
1611 static void
1612 ath5k_txq_release(struct ath5k_softc *sc)
1613 {
1614         struct ath5k_txq *txq = sc->txqs;
1615         unsigned int i;
1616
1617         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1618                 if (txq->setup) {
1619                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1620                         txq->setup = false;
1621                 }
1622 }
1623
1624
1625
1626
1627 /*************\
1628 * RX Handling *
1629 \*************/
1630
1631 /*
1632  * Enable the receive h/w following a reset.
1633  */
1634 static int
1635 ath5k_rx_start(struct ath5k_softc *sc)
1636 {
1637         struct ath5k_hw *ah = sc->ah;
1638         struct ath5k_buf *bf;
1639         int ret;
1640
1641         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, sc->cachelsz);
1642
1643         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1644                 sc->cachelsz, sc->rxbufsize);
1645
1646         sc->rxlink = NULL;
1647
1648         spin_lock_bh(&sc->rxbuflock);
1649         list_for_each_entry(bf, &sc->rxbuf, list) {
1650                 ret = ath5k_rxbuf_setup(sc, bf);
1651                 if (ret != 0) {
1652                         spin_unlock_bh(&sc->rxbuflock);
1653                         goto err;
1654                 }
1655         }
1656         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1657         spin_unlock_bh(&sc->rxbuflock);
1658
1659         ath5k_hw_put_rx_buf(ah, bf->daddr);
1660         ath5k_hw_start_rx(ah);          /* enable recv descriptors */
1661         ath5k_mode_setup(sc);           /* set filters, etc. */
1662         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1663
1664         return 0;
1665 err:
1666         return ret;
1667 }
1668
1669 /*
1670  * Disable the receive h/w in preparation for a reset.
1671  */
1672 static void
1673 ath5k_rx_stop(struct ath5k_softc *sc)
1674 {
1675         struct ath5k_hw *ah = sc->ah;
1676
1677         ath5k_hw_stop_pcu_recv(ah);     /* disable PCU */
1678         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1679         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1680         mdelay(3);                      /* 3ms is long enough for 1 frame */
1681
1682         ath5k_debug_printrxbuffs(sc, ah);
1683
1684         sc->rxlink = NULL;              /* just in case */
1685 }
1686
1687 static unsigned int
1688 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1689                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1690 {
1691         struct ieee80211_hdr *hdr = (void *)skb->data;
1692         unsigned int keyix, hlen = ieee80211_get_hdrlen_from_skb(skb);
1693
1694         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1695                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1696                 return RX_FLAG_DECRYPTED;
1697
1698         /* Apparently when a default key is used to decrypt the packet
1699            the hw does not set the index used to decrypt.  In such cases
1700            get the index from the packet. */
1701         if ((le16_to_cpu(hdr->frame_control) & IEEE80211_FCTL_PROTECTED) &&
1702                         !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1703                         skb->len >= hlen + 4) {
1704                 keyix = skb->data[hlen + 3] >> 6;
1705
1706                 if (test_bit(keyix, sc->keymap))
1707                         return RX_FLAG_DECRYPTED;
1708         }
1709
1710         return 0;
1711 }
1712
1713
1714 static void
1715 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1716                      struct ieee80211_rx_status *rxs)
1717 {
1718         u64 tsf, bc_tstamp;
1719         u32 hw_tu;
1720         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1721
1722         if ((le16_to_cpu(mgmt->frame_control) & IEEE80211_FCTL_FTYPE) ==
1723                 IEEE80211_FTYPE_MGMT &&
1724             (le16_to_cpu(mgmt->frame_control) & IEEE80211_FCTL_STYPE) ==
1725                 IEEE80211_STYPE_BEACON &&
1726             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1727             memcmp(mgmt->bssid, sc->ah->ah_bssid, ETH_ALEN) == 0) {
1728                 /*
1729                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1730                  * have updated the local TSF. We have to work around various
1731                  * hardware bugs, though...
1732                  */
1733                 tsf = ath5k_hw_get_tsf64(sc->ah);
1734                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1735                 hw_tu = TSF_TO_TU(tsf);
1736
1737                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1738                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1739                         (unsigned long long)bc_tstamp,
1740                         (unsigned long long)rxs->mactime,
1741                         (unsigned long long)(rxs->mactime - bc_tstamp),
1742                         (unsigned long long)tsf);
1743
1744                 /*
1745                  * Sometimes the HW will give us a wrong tstamp in the rx
1746                  * status, causing the timestamp extension to go wrong.
1747                  * (This seems to happen especially with beacon frames bigger
1748                  * than 78 byte (incl. FCS))
1749                  * But we know that the receive timestamp must be later than the
1750                  * timestamp of the beacon since HW must have synced to that.
1751                  *
1752                  * NOTE: here we assume mactime to be after the frame was
1753                  * received, not like mac80211 which defines it at the start.
1754                  */
1755                 if (bc_tstamp > rxs->mactime) {
1756                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1757                                 "fixing mactime from %llx to %llx\n",
1758                                 (unsigned long long)rxs->mactime,
1759                                 (unsigned long long)tsf);
1760                         rxs->mactime = tsf;
1761                 }
1762
1763                 /*
1764                  * Local TSF might have moved higher than our beacon timers,
1765                  * in that case we have to update them to continue sending
1766                  * beacons. This also takes care of synchronizing beacon sending
1767                  * times with other stations.
1768                  */
1769                 if (hw_tu >= sc->nexttbtt)
1770                         ath5k_beacon_update_timers(sc, bc_tstamp);
1771         }
1772 }
1773
1774
1775 static void
1776 ath5k_tasklet_rx(unsigned long data)
1777 {
1778         struct ieee80211_rx_status rxs = {};
1779         struct ath5k_rx_status rs = {};
1780         struct sk_buff *skb;
1781         struct ath5k_softc *sc = (void *)data;
1782         struct ath5k_buf *bf;
1783         struct ath5k_desc *ds;
1784         int ret;
1785         int hdrlen;
1786         int pad;
1787
1788         spin_lock(&sc->rxbuflock);
1789         do {
1790                 if (unlikely(list_empty(&sc->rxbuf))) {
1791                         ATH5K_WARN(sc, "empty rx buf pool\n");
1792                         break;
1793                 }
1794                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1795                 BUG_ON(bf->skb == NULL);
1796                 skb = bf->skb;
1797                 ds = bf->desc;
1798
1799                 /* TODO only one segment */
1800                 pci_dma_sync_single_for_cpu(sc->pdev, sc->desc_daddr,
1801                                 sc->desc_len, PCI_DMA_FROMDEVICE);
1802
1803                 if (unlikely(ds->ds_link == bf->daddr)) /* this is the end */
1804                         break;
1805
1806                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1807                 if (unlikely(ret == -EINPROGRESS))
1808                         break;
1809                 else if (unlikely(ret)) {
1810                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1811                         spin_unlock(&sc->rxbuflock);
1812                         return;
1813                 }
1814
1815                 if (unlikely(rs.rs_more)) {
1816                         ATH5K_WARN(sc, "unsupported jumbo\n");
1817                         goto next;
1818                 }
1819
1820                 if (unlikely(rs.rs_status)) {
1821                         if (rs.rs_status & AR5K_RXERR_PHY)
1822                                 goto next;
1823                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1824                                 /*
1825                                  * Decrypt error.  If the error occurred
1826                                  * because there was no hardware key, then
1827                                  * let the frame through so the upper layers
1828                                  * can process it.  This is necessary for 5210
1829                                  * parts which have no way to setup a ``clear''
1830                                  * key cache entry.
1831                                  *
1832                                  * XXX do key cache faulting
1833                                  */
1834                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1835                                     !(rs.rs_status & AR5K_RXERR_CRC))
1836                                         goto accept;
1837                         }
1838                         if (rs.rs_status & AR5K_RXERR_MIC) {
1839                                 rxs.flag |= RX_FLAG_MMIC_ERROR;
1840                                 goto accept;
1841                         }
1842
1843                         /* let crypto-error packets fall through in MNTR */
1844                         if ((rs.rs_status &
1845                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1846                                         sc->opmode != IEEE80211_IF_TYPE_MNTR)
1847                                 goto next;
1848                 }
1849 accept:
1850                 pci_dma_sync_single_for_cpu(sc->pdev, bf->skbaddr,
1851                                 rs.rs_datalen, PCI_DMA_FROMDEVICE);
1852                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1853                                 PCI_DMA_FROMDEVICE);
1854                 bf->skb = NULL;
1855
1856                 skb_put(skb, rs.rs_datalen);
1857
1858                 /*
1859                  * the hardware adds a padding to 4 byte boundaries between
1860                  * the header and the payload data if the header length is
1861                  * not multiples of 4 - remove it
1862                  */
1863                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1864                 if (hdrlen & 3) {
1865                         pad = hdrlen % 4;
1866                         memmove(skb->data + pad, skb->data, hdrlen);
1867                         skb_pull(skb, pad);
1868                 }
1869
1870                 /*
1871                  * always extend the mac timestamp, since this information is
1872                  * also needed for proper IBSS merging.
1873                  *
1874                  * XXX: it might be too late to do it here, since rs_tstamp is
1875                  * 15bit only. that means TSF extension has to be done within
1876                  * 32768usec (about 32ms). it might be necessary to move this to
1877                  * the interrupt handler, like it is done in madwifi.
1878                  *
1879                  * Unfortunately we don't know when the hardware takes the rx
1880                  * timestamp (beginning of phy frame, data frame, end of rx?).
1881                  * The only thing we know is that it is hardware specific...
1882                  * On AR5213 it seems the rx timestamp is at the end of the
1883                  * frame, but i'm not sure.
1884                  *
1885                  * NOTE: mac80211 defines mactime at the beginning of the first
1886                  * data symbol. Since we don't have any time references it's
1887                  * impossible to comply to that. This affects IBSS merge only
1888                  * right now, so it's not too bad...
1889                  */
1890                 rxs.mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1891                 rxs.flag |= RX_FLAG_TSFT;
1892
1893                 rxs.freq = sc->curchan->center_freq;
1894                 rxs.band = sc->curband->band;
1895
1896                 /*
1897                  * signal quality:
1898                  * the names here are misleading and the usage of these
1899                  * values by iwconfig makes it even worse
1900                  */
1901                 /* noise floor in dBm, from the last noise calibration */
1902                 rxs.noise = sc->ah->ah_noise_floor;
1903                 /* signal level in dBm */
1904                 rxs.ssi = rxs.noise + rs.rs_rssi;
1905                 /*
1906                  * "signal" is actually displayed as Link Quality by iwconfig
1907                  * we provide a percentage based on rssi (assuming max rssi 64)
1908                  */
1909                 rxs.signal = rs.rs_rssi * 100 / 64;
1910
1911                 rxs.antenna = rs.rs_antenna;
1912                 rxs.rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1913                 rxs.flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1914
1915                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1916
1917                 /* check beacons in IBSS mode */
1918                 if (sc->opmode == IEEE80211_IF_TYPE_IBSS)
1919                         ath5k_check_ibss_tsf(sc, skb, &rxs);
1920
1921                 __ieee80211_rx(sc->hw, skb, &rxs);
1922                 sc->led_rxrate = rs.rs_rate;
1923                 ath5k_led_event(sc, ATH_LED_RX);
1924 next:
1925                 list_move_tail(&bf->list, &sc->rxbuf);
1926         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1927         spin_unlock(&sc->rxbuflock);
1928 }
1929
1930
1931
1932
1933 /*************\
1934 * TX Handling *
1935 \*************/
1936
1937 static void
1938 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1939 {
1940         struct ieee80211_tx_status txs = {};
1941         struct ath5k_tx_status ts = {};
1942         struct ath5k_buf *bf, *bf0;
1943         struct ath5k_desc *ds;
1944         struct sk_buff *skb;
1945         int ret;
1946
1947         spin_lock(&txq->lock);
1948         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1949                 ds = bf->desc;
1950
1951                 /* TODO only one segment */
1952                 pci_dma_sync_single_for_cpu(sc->pdev, sc->desc_daddr,
1953                                 sc->desc_len, PCI_DMA_FROMDEVICE);
1954                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1955                 if (unlikely(ret == -EINPROGRESS))
1956                         break;
1957                 else if (unlikely(ret)) {
1958                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1959                                 ret, txq->qnum);
1960                         break;
1961                 }
1962
1963                 skb = bf->skb;
1964                 bf->skb = NULL;
1965                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1966                                 PCI_DMA_TODEVICE);
1967
1968                 txs.control = bf->ctl;
1969                 txs.retry_count = ts.ts_shortretry + ts.ts_longretry / 6;
1970                 if (unlikely(ts.ts_status)) {
1971                         sc->ll_stats.dot11ACKFailureCount++;
1972                         if (ts.ts_status & AR5K_TXERR_XRETRY)
1973                                 txs.excessive_retries = 1;
1974                         else if (ts.ts_status & AR5K_TXERR_FILT)
1975                                 txs.flags |= IEEE80211_TX_STATUS_TX_FILTERED;
1976                 } else {
1977                         txs.flags |= IEEE80211_TX_STATUS_ACK;
1978                         txs.ack_signal = ts.ts_rssi;
1979                 }
1980
1981                 ieee80211_tx_status(sc->hw, skb, &txs);
1982                 sc->tx_stats.data[txq->qnum].count++;
1983
1984                 spin_lock(&sc->txbuflock);
1985                 sc->tx_stats.data[txq->qnum].len--;
1986                 list_move_tail(&bf->list, &sc->txbuf);
1987                 sc->txbuf_len++;
1988                 spin_unlock(&sc->txbuflock);
1989         }
1990         if (likely(list_empty(&txq->q)))
1991                 txq->link = NULL;
1992         spin_unlock(&txq->lock);
1993         if (sc->txbuf_len > ATH_TXBUF / 5)
1994                 ieee80211_wake_queues(sc->hw);
1995 }
1996
1997 static void
1998 ath5k_tasklet_tx(unsigned long data)
1999 {
2000         struct ath5k_softc *sc = (void *)data;
2001
2002         ath5k_tx_processq(sc, sc->txq);
2003
2004         ath5k_led_event(sc, ATH_LED_TX);
2005 }
2006
2007
2008
2009
2010 /*****************\
2011 * Beacon handling *
2012 \*****************/
2013
2014 /*
2015  * Setup the beacon frame for transmit.
2016  */
2017 static int
2018 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
2019                 struct ieee80211_tx_control *ctl)
2020 {
2021         struct sk_buff *skb = bf->skb;
2022         struct ath5k_hw *ah = sc->ah;
2023         struct ath5k_desc *ds;
2024         int ret, antenna = 0;
2025         u32 flags;
2026
2027         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2028                         PCI_DMA_TODEVICE);
2029         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2030                         "skbaddr %llx\n", skb, skb->data, skb->len,
2031                         (unsigned long long)bf->skbaddr);
2032         if (pci_dma_mapping_error(bf->skbaddr)) {
2033                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2034                 return -EIO;
2035         }
2036
2037         ds = bf->desc;
2038
2039         flags = AR5K_TXDESC_NOACK;
2040         if (sc->opmode == IEEE80211_IF_TYPE_IBSS && ath5k_hw_hasveol(ah)) {
2041                 ds->ds_link = bf->daddr;        /* self-linked */
2042                 flags |= AR5K_TXDESC_VEOL;
2043                 /*
2044                  * Let hardware handle antenna switching if txantenna is not set
2045                  */
2046         } else {
2047                 ds->ds_link = 0;
2048                 /*
2049                  * Switch antenna every 4 beacons if txantenna is not set
2050                  * XXX assumes two antennas
2051                  */
2052                 if (antenna == 0)
2053                         antenna = sc->bsent & 4 ? 2 : 1;
2054         }
2055
2056         ds->ds_data = bf->skbaddr;
2057         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2058                         ieee80211_get_hdrlen_from_skb(skb),
2059                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2060                         ctl->tx_rate->hw_value, 1, AR5K_TXKEYIX_INVALID,
2061                         antenna, flags, 0, 0);
2062         if (ret)
2063                 goto err_unmap;
2064
2065         return 0;
2066 err_unmap:
2067         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2068         return ret;
2069 }
2070
2071 /*
2072  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2073  * frame contents are done as needed and the slot time is
2074  * also adjusted based on current state.
2075  *
2076  * this is usually called from interrupt context (ath5k_intr())
2077  * but also from ath5k_beacon_config() in IBSS mode which in turn
2078  * can be called from a tasklet and user context
2079  */
2080 static void
2081 ath5k_beacon_send(struct ath5k_softc *sc)
2082 {
2083         struct ath5k_buf *bf = sc->bbuf;
2084         struct ath5k_hw *ah = sc->ah;
2085
2086         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2087
2088         if (unlikely(bf->skb == NULL || sc->opmode == IEEE80211_IF_TYPE_STA ||
2089                         sc->opmode == IEEE80211_IF_TYPE_MNTR)) {
2090                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2091                 return;
2092         }
2093         /*
2094          * Check if the previous beacon has gone out.  If
2095          * not don't don't try to post another, skip this
2096          * period and wait for the next.  Missed beacons
2097          * indicate a problem and should not occur.  If we
2098          * miss too many consecutive beacons reset the device.
2099          */
2100         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2101                 sc->bmisscount++;
2102                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2103                         "missed %u consecutive beacons\n", sc->bmisscount);
2104                 if (sc->bmisscount > 3) {               /* NB: 3 is a guess */
2105                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2106                                 "stuck beacon time (%u missed)\n",
2107                                 sc->bmisscount);
2108                         tasklet_schedule(&sc->restq);
2109                 }
2110                 return;
2111         }
2112         if (unlikely(sc->bmisscount != 0)) {
2113                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2114                         "resume beacon xmit after %u misses\n",
2115                         sc->bmisscount);
2116                 sc->bmisscount = 0;
2117         }
2118
2119         /*
2120          * Stop any current dma and put the new frame on the queue.
2121          * This should never fail since we check above that no frames
2122          * are still pending on the queue.
2123          */
2124         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2125                 ATH5K_WARN(sc, "beacon queue %u didn't stop?\n", sc->bhalq);
2126                 /* NB: hw still stops DMA, so proceed */
2127         }
2128         pci_dma_sync_single_for_cpu(sc->pdev, bf->skbaddr, bf->skb->len,
2129                         PCI_DMA_TODEVICE);
2130
2131         ath5k_hw_put_tx_buf(ah, sc->bhalq, bf->daddr);
2132         ath5k_hw_tx_start(ah, sc->bhalq);
2133         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2134                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2135
2136         sc->bsent++;
2137 }
2138
2139
2140 /**
2141  * ath5k_beacon_update_timers - update beacon timers
2142  *
2143  * @sc: struct ath5k_softc pointer we are operating on
2144  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2145  *          beacon timer update based on the current HW TSF.
2146  *
2147  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2148  * of a received beacon or the current local hardware TSF and write it to the
2149  * beacon timer registers.
2150  *
2151  * This is called in a variety of situations, e.g. when a beacon is received,
2152  * when a TSF update has been detected, but also when an new IBSS is created or
2153  * when we otherwise know we have to update the timers, but we keep it in this
2154  * function to have it all together in one place.
2155  */
2156 static void
2157 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2158 {
2159         struct ath5k_hw *ah = sc->ah;
2160         u32 nexttbtt, intval, hw_tu, bc_tu;
2161         u64 hw_tsf;
2162
2163         intval = sc->bintval & AR5K_BEACON_PERIOD;
2164         if (WARN_ON(!intval))
2165                 return;
2166
2167         /* beacon TSF converted to TU */
2168         bc_tu = TSF_TO_TU(bc_tsf);
2169
2170         /* current TSF converted to TU */
2171         hw_tsf = ath5k_hw_get_tsf64(ah);
2172         hw_tu = TSF_TO_TU(hw_tsf);
2173
2174 #define FUDGE 3
2175         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2176         if (bc_tsf == -1) {
2177                 /*
2178                  * no beacons received, called internally.
2179                  * just need to refresh timers based on HW TSF.
2180                  */
2181                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2182         } else if (bc_tsf == 0) {
2183                 /*
2184                  * no beacon received, probably called by ath5k_reset_tsf().
2185                  * reset TSF to start with 0.
2186                  */
2187                 nexttbtt = intval;
2188                 intval |= AR5K_BEACON_RESET_TSF;
2189         } else if (bc_tsf > hw_tsf) {
2190                 /*
2191                  * beacon received, SW merge happend but HW TSF not yet updated.
2192                  * not possible to reconfigure timers yet, but next time we
2193                  * receive a beacon with the same BSSID, the hardware will
2194                  * automatically update the TSF and then we need to reconfigure
2195                  * the timers.
2196                  */
2197                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2198                         "need to wait for HW TSF sync\n");
2199                 return;
2200         } else {
2201                 /*
2202                  * most important case for beacon synchronization between STA.
2203                  *
2204                  * beacon received and HW TSF has been already updated by HW.
2205                  * update next TBTT based on the TSF of the beacon, but make
2206                  * sure it is ahead of our local TSF timer.
2207                  */
2208                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2209         }
2210 #undef FUDGE
2211
2212         sc->nexttbtt = nexttbtt;
2213
2214         intval |= AR5K_BEACON_ENA;
2215         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2216
2217         /*
2218          * debugging output last in order to preserve the time critical aspect
2219          * of this function
2220          */
2221         if (bc_tsf == -1)
2222                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2223                         "reconfigured timers based on HW TSF\n");
2224         else if (bc_tsf == 0)
2225                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2226                         "reset HW TSF and timers\n");
2227         else
2228                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2229                         "updated timers based on beacon TSF\n");
2230
2231         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2232                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2233                           (unsigned long long) bc_tsf,
2234                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2235         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2236                 intval & AR5K_BEACON_PERIOD,
2237                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2238                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2239 }
2240
2241
2242 /**
2243  * ath5k_beacon_config - Configure the beacon queues and interrupts
2244  *
2245  * @sc: struct ath5k_softc pointer we are operating on
2246  *
2247  * When operating in station mode we want to receive a BMISS interrupt when we
2248  * stop seeing beacons from the AP we've associated with so we can look for
2249  * another AP to associate with.
2250  *
2251  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2252  * interrupts to detect TSF updates only.
2253  *
2254  * AP mode is missing.
2255  */
2256 static void
2257 ath5k_beacon_config(struct ath5k_softc *sc)
2258 {
2259         struct ath5k_hw *ah = sc->ah;
2260
2261         ath5k_hw_set_intr(ah, 0);
2262         sc->bmisscount = 0;
2263
2264         if (sc->opmode == IEEE80211_IF_TYPE_STA) {
2265                 sc->imask |= AR5K_INT_BMISS;
2266         } else if (sc->opmode == IEEE80211_IF_TYPE_IBSS) {
2267                 /*
2268                  * In IBSS mode we use a self-linked tx descriptor and let the
2269                  * hardware send the beacons automatically. We have to load it
2270                  * only once here.
2271                  * We use the SWBA interrupt only to keep track of the beacon
2272                  * timers in order to detect automatic TSF updates.
2273                  */
2274                 ath5k_beaconq_config(sc);
2275
2276                 sc->imask |= AR5K_INT_SWBA;
2277
2278                 if (ath5k_hw_hasveol(ah))
2279                         ath5k_beacon_send(sc);
2280         }
2281         /* TODO else AP */
2282
2283         ath5k_hw_set_intr(ah, sc->imask);
2284 }
2285
2286
2287 /********************\
2288 * Interrupt handling *
2289 \********************/
2290
2291 static int
2292 ath5k_init(struct ath5k_softc *sc)
2293 {
2294         int ret;
2295
2296         mutex_lock(&sc->lock);
2297
2298         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2299
2300         /*
2301          * Stop anything previously setup.  This is safe
2302          * no matter this is the first time through or not.
2303          */
2304         ath5k_stop_locked(sc);
2305
2306         /*
2307          * The basic interface to setting the hardware in a good
2308          * state is ``reset''.  On return the hardware is known to
2309          * be powered up and with interrupts disabled.  This must
2310          * be followed by initialization of the appropriate bits
2311          * and then setup of the interrupt mask.
2312          */
2313         sc->curchan = sc->hw->conf.channel;
2314         sc->curband = &sc->sbands[sc->curchan->band];
2315         ret = ath5k_hw_reset(sc->ah, sc->opmode, sc->curchan, false);
2316         if (ret) {
2317                 ATH5K_ERR(sc, "unable to reset hardware: %d\n", ret);
2318                 goto done;
2319         }
2320         /*
2321          * This is needed only to setup initial state
2322          * but it's best done after a reset.
2323          */
2324         ath5k_hw_set_txpower_limit(sc->ah, 0);
2325
2326         /*
2327          * Setup the hardware after reset: the key cache
2328          * is filled as needed and the receive engine is
2329          * set going.  Frame transmit is handled entirely
2330          * in the frame output path; there's nothing to do
2331          * here except setup the interrupt mask.
2332          */
2333         ret = ath5k_rx_start(sc);
2334         if (ret)
2335                 goto done;
2336
2337         /*
2338          * Enable interrupts.
2339          */
2340         sc->imask = AR5K_INT_RX | AR5K_INT_TX | AR5K_INT_RXEOL |
2341                 AR5K_INT_RXORN | AR5K_INT_FATAL | AR5K_INT_GLOBAL |
2342                 AR5K_INT_MIB;
2343
2344         ath5k_hw_set_intr(sc->ah, sc->imask);
2345         /* Set ack to be sent at low bit-rates */
2346         ath5k_hw_set_ack_bitrate_high(sc->ah, false);
2347
2348         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2349                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2350
2351         ret = 0;
2352 done:
2353         mutex_unlock(&sc->lock);
2354         return ret;
2355 }
2356
2357 static int
2358 ath5k_stop_locked(struct ath5k_softc *sc)
2359 {
2360         struct ath5k_hw *ah = sc->ah;
2361
2362         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2363                         test_bit(ATH_STAT_INVALID, sc->status));
2364
2365         /*
2366          * Shutdown the hardware and driver:
2367          *    stop output from above
2368          *    disable interrupts
2369          *    turn off timers
2370          *    turn off the radio
2371          *    clear transmit machinery
2372          *    clear receive machinery
2373          *    drain and release tx queues
2374          *    reclaim beacon resources
2375          *    power down hardware
2376          *
2377          * Note that some of this work is not possible if the
2378          * hardware is gone (invalid).
2379          */
2380         ieee80211_stop_queues(sc->hw);
2381
2382         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2383                 if (test_bit(ATH_STAT_LEDSOFT, sc->status)) {
2384                         del_timer_sync(&sc->led_tim);
2385                         ath5k_hw_set_gpio(ah, sc->led_pin, !sc->led_on);
2386                         __clear_bit(ATH_STAT_LEDBLINKING, sc->status);
2387                 }
2388                 ath5k_hw_set_intr(ah, 0);
2389         }
2390         ath5k_txq_cleanup(sc);
2391         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2392                 ath5k_rx_stop(sc);
2393                 ath5k_hw_phy_disable(ah);
2394         } else
2395                 sc->rxlink = NULL;
2396
2397         return 0;
2398 }
2399
2400 /*
2401  * Stop the device, grabbing the top-level lock to protect
2402  * against concurrent entry through ath5k_init (which can happen
2403  * if another thread does a system call and the thread doing the
2404  * stop is preempted).
2405  */
2406 static int
2407 ath5k_stop_hw(struct ath5k_softc *sc)
2408 {
2409         int ret;
2410
2411         mutex_lock(&sc->lock);
2412         ret = ath5k_stop_locked(sc);
2413         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2414                 /*
2415                  * Set the chip in full sleep mode.  Note that we are
2416                  * careful to do this only when bringing the interface
2417                  * completely to a stop.  When the chip is in this state
2418                  * it must be carefully woken up or references to
2419                  * registers in the PCI clock domain may freeze the bus
2420                  * (and system).  This varies by chip and is mostly an
2421                  * issue with newer parts that go to sleep more quickly.
2422                  */
2423                 if (sc->ah->ah_mac_srev >= 0x78) {
2424                         /*
2425                          * XXX
2426                          * don't put newer MAC revisions > 7.8 to sleep because
2427                          * of the above mentioned problems
2428                          */
2429                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mac version > 7.8, "
2430                                 "not putting device to sleep\n");
2431                 } else {
2432                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2433                                 "putting device to full sleep\n");
2434                         ath5k_hw_set_power(sc->ah, AR5K_PM_FULL_SLEEP, true, 0);
2435                 }
2436         }
2437         ath5k_txbuf_free(sc, sc->bbuf);
2438         mutex_unlock(&sc->lock);
2439
2440         del_timer_sync(&sc->calib_tim);
2441
2442         return ret;
2443 }
2444
2445 static irqreturn_t
2446 ath5k_intr(int irq, void *dev_id)
2447 {
2448         struct ath5k_softc *sc = dev_id;
2449         struct ath5k_hw *ah = sc->ah;
2450         enum ath5k_int status;
2451         unsigned int counter = 1000;
2452
2453         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2454                                 !ath5k_hw_is_intr_pending(ah)))
2455                 return IRQ_NONE;
2456
2457         do {
2458                 /*
2459                  * Figure out the reason(s) for the interrupt.  Note
2460                  * that get_isr returns a pseudo-ISR that may include
2461                  * bits we haven't explicitly enabled so we mask the
2462                  * value to insure we only process bits we requested.
2463                  */
2464                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2465                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2466                                 status, sc->imask);
2467                 status &= sc->imask; /* discard unasked for bits */
2468                 if (unlikely(status & AR5K_INT_FATAL)) {
2469                         /*
2470                          * Fatal errors are unrecoverable.
2471                          * Typically these are caused by DMA errors.
2472                          */
2473                         tasklet_schedule(&sc->restq);
2474                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2475                         tasklet_schedule(&sc->restq);
2476                 } else {
2477                         if (status & AR5K_INT_SWBA) {
2478                                 /*
2479                                 * Software beacon alert--time to send a beacon.
2480                                 * Handle beacon transmission directly; deferring
2481                                 * this is too slow to meet timing constraints
2482                                 * under load.
2483                                 *
2484                                 * In IBSS mode we use this interrupt just to
2485                                 * keep track of the next TBTT (target beacon
2486                                 * transmission time) in order to detect wether
2487                                 * automatic TSF updates happened.
2488                                 */
2489                                 if (sc->opmode == IEEE80211_IF_TYPE_IBSS) {
2490                                          /* XXX: only if VEOL suppported */
2491                                         u64 tsf = ath5k_hw_get_tsf64(ah);
2492                                         sc->nexttbtt += sc->bintval;
2493                                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2494                                                   "SWBA nexttbtt: %x hw_tu: %x "
2495                                                   "TSF: %llx\n",
2496                                                   sc->nexttbtt,
2497                                                   TSF_TO_TU(tsf),
2498                                                   (unsigned long long) tsf);
2499                                 } else {
2500                                         ath5k_beacon_send(sc);
2501                                 }
2502                         }
2503                         if (status & AR5K_INT_RXEOL) {
2504                                 /*
2505                                 * NB: the hardware should re-read the link when
2506                                 *     RXE bit is written, but it doesn't work at
2507                                 *     least on older hardware revs.
2508                                 */
2509                                 sc->rxlink = NULL;
2510                         }
2511                         if (status & AR5K_INT_TXURN) {
2512                                 /* bump tx trigger level */
2513                                 ath5k_hw_update_tx_triglevel(ah, true);
2514                         }
2515                         if (status & AR5K_INT_RX)
2516                                 tasklet_schedule(&sc->rxtq);
2517                         if (status & AR5K_INT_TX)
2518                                 tasklet_schedule(&sc->txtq);
2519                         if (status & AR5K_INT_BMISS) {
2520                         }
2521                         if (status & AR5K_INT_MIB) {
2522                                 /*
2523                                  * These stats are also used for ANI i think
2524                                  * so how about updating them more often ?
2525                                  */
2526                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2527                         }
2528                 }
2529         } while (ath5k_hw_is_intr_pending(ah) && counter-- > 0);
2530
2531         if (unlikely(!counter))
2532                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2533
2534         return IRQ_HANDLED;
2535 }
2536
2537 static void
2538 ath5k_tasklet_reset(unsigned long data)
2539 {
2540         struct ath5k_softc *sc = (void *)data;
2541
2542         ath5k_reset(sc->hw);
2543 }
2544
2545 /*
2546  * Periodically recalibrate the PHY to account
2547  * for temperature/environment changes.
2548  */
2549 static void
2550 ath5k_calibrate(unsigned long data)
2551 {
2552         struct ath5k_softc *sc = (void *)data;
2553         struct ath5k_hw *ah = sc->ah;
2554
2555         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2556                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2557                 sc->curchan->hw_value);
2558
2559         if (ath5k_hw_get_rf_gain(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2560                 /*
2561                  * Rfgain is out of bounds, reset the chip
2562                  * to load new gain values.
2563                  */
2564                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2565                 ath5k_reset(sc->hw);
2566         }
2567         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2568                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2569                         ieee80211_frequency_to_channel(
2570                                 sc->curchan->center_freq));
2571
2572         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2573                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2574 }
2575
2576
2577
2578 /***************\
2579 * LED functions *
2580 \***************/
2581
2582 static void
2583 ath5k_led_off(unsigned long data)
2584 {
2585         struct ath5k_softc *sc = (void *)data;
2586
2587         if (test_bit(ATH_STAT_LEDENDBLINK, sc->status))
2588                 __clear_bit(ATH_STAT_LEDBLINKING, sc->status);
2589         else {
2590                 __set_bit(ATH_STAT_LEDENDBLINK, sc->status);
2591                 ath5k_hw_set_gpio(sc->ah, sc->led_pin, !sc->led_on);
2592                 mod_timer(&sc->led_tim, jiffies + sc->led_off);
2593         }
2594 }
2595
2596 /*
2597  * Blink the LED according to the specified on/off times.
2598  */
2599 static void
2600 ath5k_led_blink(struct ath5k_softc *sc, unsigned int on,
2601                 unsigned int off)
2602 {
2603         ATH5K_DBG(sc, ATH5K_DEBUG_LED, "on %u off %u\n", on, off);
2604         ath5k_hw_set_gpio(sc->ah, sc->led_pin, sc->led_on);
2605         __set_bit(ATH_STAT_LEDBLINKING, sc->status);
2606         __clear_bit(ATH_STAT_LEDENDBLINK, sc->status);
2607         sc->led_off = off;
2608         mod_timer(&sc->led_tim, jiffies + on);
2609 }
2610
2611 static void
2612 ath5k_led_event(struct ath5k_softc *sc, int event)
2613 {
2614         if (likely(!test_bit(ATH_STAT_LEDSOFT, sc->status)))
2615                 return;
2616         if (unlikely(test_bit(ATH_STAT_LEDBLINKING, sc->status)))
2617                 return; /* don't interrupt active blink */
2618         switch (event) {
2619         case ATH_LED_TX:
2620                 ath5k_led_blink(sc, sc->hwmap[sc->led_txrate].ledon,
2621                         sc->hwmap[sc->led_txrate].ledoff);
2622                 break;
2623         case ATH_LED_RX:
2624                 ath5k_led_blink(sc, sc->hwmap[sc->led_rxrate].ledon,
2625                         sc->hwmap[sc->led_rxrate].ledoff);
2626                 break;
2627         }
2628 }
2629
2630
2631
2632
2633 /********************\
2634 * Mac80211 functions *
2635 \********************/
2636
2637 static int
2638 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb,
2639                         struct ieee80211_tx_control *ctl)
2640 {
2641         struct ath5k_softc *sc = hw->priv;
2642         struct ath5k_buf *bf;
2643         unsigned long flags;
2644         int hdrlen;
2645         int pad;
2646
2647         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2648
2649         if (sc->opmode == IEEE80211_IF_TYPE_MNTR)
2650                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2651
2652         /*
2653          * the hardware expects the header padded to 4 byte boundaries
2654          * if this is not the case we add the padding after the header
2655          */
2656         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2657         if (hdrlen & 3) {
2658                 pad = hdrlen % 4;
2659                 if (skb_headroom(skb) < pad) {
2660                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2661                                 " headroom to pad %d\n", hdrlen, pad);
2662                         return -1;
2663                 }
2664                 skb_push(skb, pad);
2665                 memmove(skb->data, skb->data+pad, hdrlen);
2666         }
2667
2668         sc->led_txrate = ctl->tx_rate->hw_value;
2669
2670         spin_lock_irqsave(&sc->txbuflock, flags);
2671         if (list_empty(&sc->txbuf)) {
2672                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2673                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2674                 ieee80211_stop_queue(hw, ctl->queue);
2675                 return -1;
2676         }
2677         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2678         list_del(&bf->list);
2679         sc->txbuf_len--;
2680         if (list_empty(&sc->txbuf))
2681                 ieee80211_stop_queues(hw);
2682         spin_unlock_irqrestore(&sc->txbuflock, flags);
2683
2684         bf->skb = skb;
2685
2686         if (ath5k_txbuf_setup(sc, bf, ctl)) {
2687                 bf->skb = NULL;
2688                 spin_lock_irqsave(&sc->txbuflock, flags);
2689                 list_add_tail(&bf->list, &sc->txbuf);
2690                 sc->txbuf_len++;
2691                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2692                 dev_kfree_skb_any(skb);
2693                 return 0;
2694         }
2695
2696         return 0;
2697 }
2698
2699 static int
2700 ath5k_reset(struct ieee80211_hw *hw)
2701 {
2702         struct ath5k_softc *sc = hw->priv;
2703         struct ath5k_hw *ah = sc->ah;
2704         int ret;
2705
2706         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2707
2708         ath5k_hw_set_intr(ah, 0);
2709         ath5k_txq_cleanup(sc);
2710         ath5k_rx_stop(sc);
2711
2712         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, true);
2713         if (unlikely(ret)) {
2714                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2715                 goto err;
2716         }
2717         ath5k_hw_set_txpower_limit(sc->ah, 0);
2718
2719         ret = ath5k_rx_start(sc);
2720         if (unlikely(ret)) {
2721                 ATH5K_ERR(sc, "can't start recv logic\n");
2722                 goto err;
2723         }
2724         /*
2725          * We may be doing a reset in response to an ioctl
2726          * that changes the channel so update any state that
2727          * might change as a result.
2728          *
2729          * XXX needed?
2730          */
2731 /*      ath5k_chan_change(sc, c); */
2732         ath5k_beacon_config(sc);
2733         /* intrs are started by ath5k_beacon_config */
2734
2735         ieee80211_wake_queues(hw);
2736
2737         return 0;
2738 err:
2739         return ret;
2740 }
2741
2742 static int ath5k_start(struct ieee80211_hw *hw)
2743 {
2744         return ath5k_init(hw->priv);
2745 }
2746
2747 static void ath5k_stop(struct ieee80211_hw *hw)
2748 {
2749         ath5k_stop_hw(hw->priv);
2750 }
2751
2752 static int ath5k_add_interface(struct ieee80211_hw *hw,
2753                 struct ieee80211_if_init_conf *conf)
2754 {
2755         struct ath5k_softc *sc = hw->priv;
2756         int ret;
2757
2758         mutex_lock(&sc->lock);
2759         if (sc->vif) {
2760                 ret = 0;
2761                 goto end;
2762         }
2763
2764         sc->vif = conf->vif;
2765
2766         switch (conf->type) {
2767         case IEEE80211_IF_TYPE_STA:
2768         case IEEE80211_IF_TYPE_IBSS:
2769         case IEEE80211_IF_TYPE_MNTR:
2770                 sc->opmode = conf->type;
2771                 break;
2772         default:
2773                 ret = -EOPNOTSUPP;
2774                 goto end;
2775         }
2776         ret = 0;
2777 end:
2778         mutex_unlock(&sc->lock);
2779         return ret;
2780 }
2781
2782 static void
2783 ath5k_remove_interface(struct ieee80211_hw *hw,
2784                         struct ieee80211_if_init_conf *conf)
2785 {
2786         struct ath5k_softc *sc = hw->priv;
2787
2788         mutex_lock(&sc->lock);
2789         if (sc->vif != conf->vif)
2790                 goto end;
2791
2792         sc->vif = NULL;
2793 end:
2794         mutex_unlock(&sc->lock);
2795 }
2796
2797 /*
2798  * TODO: Phy disable/diversity etc
2799  */
2800 static int
2801 ath5k_config(struct ieee80211_hw *hw,
2802                         struct ieee80211_conf *conf)
2803 {
2804         struct ath5k_softc *sc = hw->priv;
2805
2806         sc->bintval = conf->beacon_int;
2807         sc->power_level = conf->power_level;
2808
2809         return ath5k_chan_set(sc, conf->channel);
2810 }
2811
2812 static int
2813 ath5k_config_interface(struct ieee80211_hw *hw, struct ieee80211_vif *vif,
2814                         struct ieee80211_if_conf *conf)
2815 {
2816         struct ath5k_softc *sc = hw->priv;
2817         struct ath5k_hw *ah = sc->ah;
2818         int ret;
2819
2820         /* Set to a reasonable value. Note that this will
2821          * be set to mac80211's value at ath5k_config(). */
2822         sc->bintval = 1000;
2823         mutex_lock(&sc->lock);
2824         if (sc->vif != vif) {
2825                 ret = -EIO;
2826                 goto unlock;
2827         }
2828         if (conf->bssid) {
2829                 /* Cache for later use during resets */
2830                 memcpy(ah->ah_bssid, conf->bssid, ETH_ALEN);
2831                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
2832                  * a clean way of letting us retrieve this yet. */
2833                 ath5k_hw_set_associd(ah, ah->ah_bssid, 0);
2834         }
2835         mutex_unlock(&sc->lock);
2836
2837         return ath5k_reset(hw);
2838 unlock:
2839         mutex_unlock(&sc->lock);
2840         return ret;
2841 }
2842
2843 #define SUPPORTED_FIF_FLAGS \
2844         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2845         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2846         FIF_BCN_PRBRESP_PROMISC
2847 /*
2848  * o always accept unicast, broadcast, and multicast traffic
2849  * o multicast traffic for all BSSIDs will be enabled if mac80211
2850  *   says it should be
2851  * o maintain current state of phy ofdm or phy cck error reception.
2852  *   If the hardware detects any of these type of errors then
2853  *   ath5k_hw_get_rx_filter() will pass to us the respective
2854  *   hardware filters to be able to receive these type of frames.
2855  * o probe request frames are accepted only when operating in
2856  *   hostap, adhoc, or monitor modes
2857  * o enable promiscuous mode according to the interface state
2858  * o accept beacons:
2859  *   - when operating in adhoc mode so the 802.11 layer creates
2860  *     node table entries for peers,
2861  *   - when operating in station mode for collecting rssi data when
2862  *     the station is otherwise quiet, or
2863  *   - when scanning
2864  */
2865 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2866                 unsigned int changed_flags,
2867                 unsigned int *new_flags,
2868                 int mc_count, struct dev_mc_list *mclist)
2869 {
2870         struct ath5k_softc *sc = hw->priv;
2871         struct ath5k_hw *ah = sc->ah;
2872         u32 mfilt[2], val, rfilt;
2873         u8 pos;
2874         int i;
2875
2876         mfilt[0] = 0;
2877         mfilt[1] = 0;
2878
2879         /* Only deal with supported flags */
2880         changed_flags &= SUPPORTED_FIF_FLAGS;
2881         *new_flags &= SUPPORTED_FIF_FLAGS;
2882
2883         /* If HW detects any phy or radar errors, leave those filters on.
2884          * Also, always enable Unicast, Broadcasts and Multicast
2885          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2886         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2887                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2888                 AR5K_RX_FILTER_MCAST);
2889
2890         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2891                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2892                         rfilt |= AR5K_RX_FILTER_PROM;
2893                         __set_bit(ATH_STAT_PROMISC, sc->status);
2894                 }
2895                 else
2896                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2897         }
2898
2899         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2900         if (*new_flags & FIF_ALLMULTI) {
2901                 mfilt[0] =  ~0;
2902                 mfilt[1] =  ~0;
2903         } else {
2904                 for (i = 0; i < mc_count; i++) {
2905                         if (!mclist)
2906                                 break;
2907                         /* calculate XOR of eight 6-bit values */
2908                         val = get_unaligned_le32(mclist->dmi_addr + 0);
2909                         pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2910                         val = get_unaligned_le32(mclist->dmi_addr + 3);
2911                         pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2912                         pos &= 0x3f;
2913                         mfilt[pos / 32] |= (1 << (pos % 32));
2914                         /* XXX: we might be able to just do this instead,
2915                         * but not sure, needs testing, if we do use this we'd
2916                         * neet to inform below to not reset the mcast */
2917                         /* ath5k_hw_set_mcast_filterindex(ah,
2918                          *      mclist->dmi_addr[5]); */
2919                         mclist = mclist->next;
2920                 }
2921         }
2922
2923         /* This is the best we can do */
2924         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2925                 rfilt |= AR5K_RX_FILTER_PHYERR;
2926
2927         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2928         * and probes for any BSSID, this needs testing */
2929         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2930                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2931
2932         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2933          * set we should only pass on control frames for this
2934          * station. This needs testing. I believe right now this
2935          * enables *all* control frames, which is OK.. but
2936          * but we should see if we can improve on granularity */
2937         if (*new_flags & FIF_CONTROL)
2938                 rfilt |= AR5K_RX_FILTER_CONTROL;
2939
2940         /* Additional settings per mode -- this is per ath5k */
2941
2942         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2943
2944         if (sc->opmode == IEEE80211_IF_TYPE_MNTR)
2945                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2946                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2947         if (sc->opmode != IEEE80211_IF_TYPE_STA)
2948                 rfilt |= AR5K_RX_FILTER_PROBEREQ;
2949         if (sc->opmode != IEEE80211_IF_TYPE_AP &&
2950                 test_bit(ATH_STAT_PROMISC, sc->status))
2951                 rfilt |= AR5K_RX_FILTER_PROM;
2952         if (sc->opmode == IEEE80211_IF_TYPE_STA ||
2953                 sc->opmode == IEEE80211_IF_TYPE_IBSS) {
2954                 rfilt |= AR5K_RX_FILTER_BEACON;
2955         }
2956
2957         /* Set filters */
2958         ath5k_hw_set_rx_filter(ah,rfilt);
2959
2960         /* Set multicast bits */
2961         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
2962         /* Set the cached hw filter flags, this will alter actually
2963          * be set in HW */
2964         sc->filter_flags = rfilt;
2965 }
2966
2967 static int
2968 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
2969                 const u8 *local_addr, const u8 *addr,
2970                 struct ieee80211_key_conf *key)
2971 {
2972         struct ath5k_softc *sc = hw->priv;
2973         int ret = 0;
2974
2975         switch(key->alg) {
2976         case ALG_WEP:
2977         /* XXX: fix hardware encryption, its not working. For now
2978          * allow software encryption */
2979                 /* break; */
2980         case ALG_TKIP:
2981         case ALG_CCMP:
2982                 return -EOPNOTSUPP;
2983         default:
2984                 WARN_ON(1);
2985                 return -EINVAL;
2986         }
2987
2988         mutex_lock(&sc->lock);
2989
2990         switch (cmd) {
2991         case SET_KEY:
2992                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key, addr);
2993                 if (ret) {
2994                         ATH5K_ERR(sc, "can't set the key\n");
2995                         goto unlock;
2996                 }
2997                 __set_bit(key->keyidx, sc->keymap);
2998                 key->hw_key_idx = key->keyidx;
2999                 break;
3000         case DISABLE_KEY:
3001                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3002                 __clear_bit(key->keyidx, sc->keymap);
3003                 break;
3004         default:
3005                 ret = -EINVAL;
3006                 goto unlock;
3007         }
3008
3009 unlock:
3010         mutex_unlock(&sc->lock);
3011         return ret;
3012 }
3013
3014 static int
3015 ath5k_get_stats(struct ieee80211_hw *hw,
3016                 struct ieee80211_low_level_stats *stats)
3017 {
3018         struct ath5k_softc *sc = hw->priv;
3019         struct ath5k_hw *ah = sc->ah;
3020
3021         /* Force update */
3022         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3023
3024         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3025
3026         return 0;
3027 }
3028
3029 static int
3030 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3031                 struct ieee80211_tx_queue_stats *stats)
3032 {
3033         struct ath5k_softc *sc = hw->priv;
3034
3035         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3036
3037         return 0;
3038 }
3039
3040 static u64
3041 ath5k_get_tsf(struct ieee80211_hw *hw)
3042 {
3043         struct ath5k_softc *sc = hw->priv;
3044
3045         return ath5k_hw_get_tsf64(sc->ah);
3046 }
3047
3048 static void
3049 ath5k_reset_tsf(struct ieee80211_hw *hw)
3050 {
3051         struct ath5k_softc *sc = hw->priv;
3052
3053         /*
3054          * in IBSS mode we need to update the beacon timers too.
3055          * this will also reset the TSF if we call it with 0
3056          */
3057         if (sc->opmode == IEEE80211_IF_TYPE_IBSS)
3058                 ath5k_beacon_update_timers(sc, 0);
3059         else
3060                 ath5k_hw_reset_tsf(sc->ah);
3061 }
3062
3063 static int
3064 ath5k_beacon_update(struct ieee80211_hw *hw, struct sk_buff *skb,
3065                         struct ieee80211_tx_control *ctl)
3066 {
3067         struct ath5k_softc *sc = hw->priv;
3068         int ret;
3069
3070         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3071
3072         mutex_lock(&sc->lock);
3073
3074         if (sc->opmode != IEEE80211_IF_TYPE_IBSS) {
3075                 ret = -EIO;
3076                 goto end;
3077         }
3078
3079         ath5k_txbuf_free(sc, sc->bbuf);
3080         sc->bbuf->skb = skb;
3081         ret = ath5k_beacon_setup(sc, sc->bbuf, ctl);
3082         if (ret)
3083                 sc->bbuf->skb = NULL;
3084         else
3085                 ath5k_beacon_config(sc);
3086
3087 end:
3088         mutex_unlock(&sc->lock);
3089         return ret;
3090 }
3091