drivers/staging/netlogic/xlr_net.c

   1 /*
   2  * Copyright (c) 2003-2012 Broadcom Corporation
   3  * All Rights Reserved
   4  *
   5  * This software is available to you under a choice of one of two
   6  * licenses.  You may choose to be licensed under the terms of the GNU
   7  * General Public License (GPL) Version 2, available from the file
   8  * COPYING in the main directory of this source tree, or the Broadcom
   9  * license below:
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  *
  15  * 1. Redistributions of source code must retain the above copyright
  16  *    notice, this list of conditions and the following disclaimer.
  17  * 2. Redistributions in binary form must reproduce the above copyright
  18  *    notice, this list of conditions and the following disclaimer in
  19  *    the documentation and/or other materials provided with the
  20  *    distribution.
  21  *
  22  * THIS SOFTWARE IS PROVIDED BY BROADCOM ``AS IS'' AND ANY EXPRESS OR
  23  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  24  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  25  * ARE DISCLAIMED. IN NO EVENT SHALL BROADCOM OR CONTRIBUTORS BE LIABLE
  26  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  27  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  28  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR
  29  * BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  30  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE
  31  * OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN
  32  * IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  33  */
  34 #include <linux/phy.h>
  35 #include <linux/delay.h>
  36 #include <linux/netdevice.h>
  37 #include <linux/smp.h>
  38 #include <linux/ethtool.h>
  39 #include <linux/module.h>
  40 #include <linux/etherdevice.h>
  41 #include <linux/skbuff.h>
  42 #include <linux/jiffies.h>
  43 #include <linux/interrupt.h>
  44 #include <linux/platform_device.h>
  45
  46 #include <asm/mipsregs.h>
  47 /*
  48  * fmn.h - For FMN credit configuration and registering fmn_handler.
  49  * FMN is communication mechanism that allows processing agents within
  50  * XLR/XLS to communicate each other.
  51  */
  52 #include <asm/netlogic/xlr/fmn.h>
  53
  54 #include "platform_net.h"
  55 #include "xlr_net.h"
  56
  57 /*
  58  * The readl/writel implementation byteswaps on XLR/XLS, so
  59  * we need to use __raw_ IO to read the NAE registers
  60  * because they are in the big-endian MMIO area on the SoC.
  61  */
  62 static inline void xlr_nae_wreg(u32 __iomem *base, unsigned int reg, u32 val)
  63 {
  64         __raw_writel(val, base + reg);
  65 }
  66
  67 static inline u32 xlr_nae_rdreg(u32 __iomem *base, unsigned int reg)
  68 {
  69         return __raw_readl(base + reg);
  70 }
  71
  72 static inline void xlr_reg_update(u32 *base_addr,
  73                 u32 off, u32 val, u32 mask)
  74 {
  75         u32 tmp;
  76
  77         tmp = xlr_nae_rdreg(base_addr, off);
  78         xlr_nae_wreg(base_addr, off, (tmp & ~mask) | (val & mask));
  79 }
  80
  81 /*
  82  * Table of net_device pointers indexed by port, this will be used to
  83  * lookup the net_device corresponding to a port by the message ring handler.
  84  *
  85  * Maximum ports in XLR/XLS is 8(8 GMAC on XLS, 4 GMAC + 2 XGMAC on XLR)
  86  */
  87 static struct net_device *mac_to_ndev[8];
  88
  89 static inline struct sk_buff *mac_get_skb_back_ptr(void *addr)
  90 {
  91         struct sk_buff **back_ptr;
  92
  93         /*
  94          * this function should be used only for newly allocated packets.
  95          * It assumes the first cacheline is for the back pointer related
  96          * book keeping info.
  97          */
  98         back_ptr = (struct sk_buff **)(addr - MAC_SKB_BACK_PTR_SIZE);
  99         return *back_ptr;
 100 }
 101
 102 static inline void mac_put_skb_back_ptr(struct sk_buff *skb)
 103 {
 104         struct sk_buff **back_ptr = (struct sk_buff **)skb->data;
 105
 106         /*
 107          * this function should be used only for newly allocated packets.
 108          * It assumes the first cacheline is for the back pointer related
 109          * book keeping info.
 110          */
 111         skb_reserve(skb, MAC_SKB_BACK_PTR_SIZE);
 112         *back_ptr = skb;
 113 }
 114
 115 static int send_to_rfr_fifo(struct xlr_net_priv *priv, void *addr)
 116 {
 117         struct nlm_fmn_msg msg;
 118         int ret = 0, num_try = 0, stnid;
 119         unsigned long paddr, mflags;
 120
 121         paddr = virt_to_bus(addr);
 122         msg.msg0 = (u64)paddr & 0xffffffffe0ULL;
 123         msg.msg1 = 0;
 124         msg.msg2 = 0;
 125         msg.msg3 = 0;
 126         stnid = priv->nd->rfr_station;
 127         do {
 128                 mflags = nlm_cop2_enable();
 129                 ret = nlm_fmn_send(1, 0, stnid, &msg);
 130                 nlm_cop2_restore(mflags);
 131                 if (ret == 0)
 132                         return 0;
 133         } while (++num_try < 10000);
 134
 135         pr_err("Send to RFR failed in RX path\n");
 136         return ret;
 137 }
 138
 139 static inline struct sk_buff *xlr_alloc_skb(void)
 140 {
 141         struct sk_buff *skb;
 142
 143         /* skb->data is cache aligned */
 144         skb = alloc_skb(XLR_RX_BUF_SIZE, GFP_ATOMIC);
 145         if (!skb) {
 146                 pr_err("SKB allocation failed\n");
 147                 return NULL;
 148         }
 149         mac_put_skb_back_ptr(skb);
 150         return skb;
 151 }
 152
 153 static void xlr_net_fmn_handler(int bkt, int src_stnid, int size,
 154                 int code, struct nlm_fmn_msg *msg, void *arg)
 155 {
 156         struct sk_buff *skb, *skb_new = NULL;
 157         struct net_device *ndev;
 158         struct xlr_net_priv *priv;
 159         u64 length, port;
 160         void *addr;
 161
 162         length = (msg->msg0 >> 40) & 0x3fff;
 163         if (length == 0) {
 164                 addr = bus_to_virt(msg->msg0 & 0xffffffffffULL);
 165                 dev_kfree_skb_any(addr);
 166         } else if (length) {
 167                 addr = bus_to_virt(msg->msg0 & 0xffffffffe0ULL);
 168                 length = length - BYTE_OFFSET - MAC_CRC_LEN;
 169                 port = msg->msg0 & 0x0f;
 170                 if (src_stnid == FMN_STNID_GMAC1)
 171                         port = port + 4;
 172                 skb = mac_get_skb_back_ptr(addr);
 173                 skb->dev = mac_to_ndev[port];
 174                 ndev = skb->dev;
 175                 priv = netdev_priv(ndev);
 176
 177                 /* 16 byte IP header align */
 178                 skb_reserve(skb, BYTE_OFFSET);
 179                 skb_put(skb, length);
 180                 skb->protocol = eth_type_trans(skb, skb->dev);
 181                 skb->dev->last_rx = jiffies;
 182                 netif_rx(skb);
 183                 /* Fill rx ring */
 184                 skb_new = xlr_alloc_skb();
 185                 if (skb_new)
 186                         send_to_rfr_fifo(priv, skb_new->data);
 187         }
 188         return;
 189 }
 190
 191 /* Ethtool operation */
 192 static int xlr_get_settings(struct net_device *ndev, struct ethtool_cmd *ecmd)
 193 {
 194         struct xlr_net_priv *priv = netdev_priv(ndev);
 195         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 196
 197         if (!phydev)
 198                 return -ENODEV;
 199         return phy_ethtool_gset(phydev, ecmd);
 200 }
 201
 202 static int xlr_set_settings(struct net_device *ndev, struct ethtool_cmd *ecmd)
 203 {
 204         struct xlr_net_priv *priv = netdev_priv(ndev);
 205         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 206
 207         if (!phydev)
 208                 return -ENODEV;
 209         return phy_ethtool_sset(phydev, ecmd);
 210 }
 211
 212 static struct ethtool_ops xlr_ethtool_ops = {
 213         .get_settings = xlr_get_settings,
 214         .set_settings = xlr_set_settings,
 215 };
 216
 217 /* Net operations */
 218 static int xlr_net_fill_rx_ring(struct net_device *ndev)
 219 {
 220         struct sk_buff *skb;
 221         struct xlr_net_priv *priv = netdev_priv(ndev);
 222         int i;
 223
 224         for (i = 0; i < MAX_FRIN_SPILL/2; i++) {
 225                 skb = xlr_alloc_skb();
 226                 if (!skb)
 227                         return -ENOMEM;
 228                 send_to_rfr_fifo(priv, skb->data);
 229         }
 230         pr_info("Rx ring setup done\n");
 231         return 0;
 232 }
 233
 234 static int xlr_net_open(struct net_device *ndev)
 235 {
 236         u32 err;
 237         struct xlr_net_priv *priv = netdev_priv(ndev);
 238         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 239
 240         /* schedule a link state check */
 241         phy_start(phydev);
 242
 243         err = phy_start_aneg(phydev);
 244         if (err) {
 245                 pr_err("Autoneg failed\n");
 246                 return err;
 247         }
 248
 249         /* Setup the speed from PHY to internal reg*/
 250         xlr_set_gmac_speed(priv);
 251         netif_tx_start_all_queues(ndev);
 252         return 0;
 253 }
 254
 255 static int xlr_net_stop(struct net_device *ndev)
 256 {
 257         struct xlr_net_priv *priv = netdev_priv(ndev);
 258         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 259
 260         phy_stop(phydev);
 261         netif_tx_stop_all_queues(ndev);
 262         return 0;
 263 }
 264
 265 static void xlr_make_tx_desc(struct nlm_fmn_msg *msg, unsigned long addr,
 266                 struct sk_buff *skb)
 267 {
 268         unsigned long physkb = virt_to_phys(skb);
 269         int cpu_core = nlm_core_id();
 270         int fr_stn_id = cpu_core * 8 + XLR_FB_STN;      /* FB to 6th bucket */
 271         msg->msg0 = (((u64)1 << 63)     |       /* End of packet descriptor */
 272                 ((u64)127 << 54)        |       /* No Free back */
 273                 (u64)skb->len << 40     |       /* Length of data */
 274                 ((u64)addr));
 275         msg->msg1 = (((u64)1 << 63)     |
 276                 ((u64)fr_stn_id << 54)  |       /* Free back id */
 277                 (u64)0 << 40            |       /* Set len to 0 */
 278                 ((u64)physkb  & 0xffffffff));   /* 32bit address */
 279         msg->msg2 = msg->msg3 = 0;
 280 }
 281
 282 static void __maybe_unused xlr_wakeup_queue(unsigned long dev)
 283 {
 284         struct net_device *ndev = (struct net_device *) dev;
 285         struct xlr_net_priv *priv = netdev_priv(ndev);
 286         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 287
 288         if (phydev->link)
 289                 netif_tx_wake_queue(netdev_get_tx_queue(ndev, priv->wakeup_q));
 290 }
 291
 292 static netdev_tx_t xlr_net_start_xmit(struct sk_buff *skb,
 293                 struct net_device *ndev)
 294 {
 295         struct nlm_fmn_msg msg;
 296         struct xlr_net_priv *priv = netdev_priv(ndev);
 297         int ret;
 298         u32 flags;
 299
 300         xlr_make_tx_desc(&msg, virt_to_phys(skb->data), skb);
 301         flags = nlm_cop2_enable();
 302         ret = nlm_fmn_send(2, 0, priv->nd->tx_stnid, &msg);
 303         nlm_cop2_restore(flags);
 304         if (ret)
 305                 dev_kfree_skb_any(skb);
 306         return NETDEV_TX_OK;
 307 }
 308
 309 static u16 xlr_net_select_queue(struct net_device *ndev, struct sk_buff *skb)
 310 {
 311         return (u16)smp_processor_id();
 312 }
 313
 314 static void xlr_hw_set_mac_addr(struct net_device *ndev)
 315 {
 316         struct xlr_net_priv *priv = netdev_priv(ndev);
 317
 318         /* set mac station address */
 319         xlr_nae_wreg(priv->base_addr, R_MAC_ADDR0,
 320                 ((ndev->dev_addr[5] << 24) | (ndev->dev_addr[4] << 16) |
 321                 (ndev->dev_addr[3] << 8) | (ndev->dev_addr[2])));
 322         xlr_nae_wreg(priv->base_addr, R_MAC_ADDR0 + 1,
 323                 ((ndev->dev_addr[1] << 24) | (ndev->dev_addr[0] << 16)));
 324
 325         xlr_nae_wreg(priv->base_addr, R_MAC_ADDR_MASK2, 0xffffffff);
 326         xlr_nae_wreg(priv->base_addr, R_MAC_ADDR_MASK2 + 1, 0xffffffff);
 327         xlr_nae_wreg(priv->base_addr, R_MAC_ADDR_MASK3, 0xffffffff);
 328         xlr_nae_wreg(priv->base_addr, R_MAC_ADDR_MASK3 + 1, 0xffffffff);
 329
 330         xlr_nae_wreg(priv->base_addr, R_MAC_FILTER_CONFIG,
 331                 (1 << O_MAC_FILTER_CONFIG__BROADCAST_EN) |
 332                 (1 << O_MAC_FILTER_CONFIG__ALL_MCAST_EN) |
 333                 (1 << O_MAC_FILTER_CONFIG__MAC_ADDR0_VALID));
 334
 335         if (priv->nd->phy_interface == PHY_INTERFACE_MODE_RGMII ||
 336                         priv->nd->phy_interface == PHY_INTERFACE_MODE_SGMII)
 337                 xlr_reg_update(priv->base_addr, R_IPG_IFG, MAC_B2B_IPG, 0x7f);
 338 }
 339
 340 static int xlr_net_set_mac_addr(struct net_device *ndev, void *data)
 341 {
 342         int err;
 343
 344         err = eth_mac_addr(ndev, data);
 345         if (err)
 346                 return err;
 347         xlr_hw_set_mac_addr(ndev);
 348         return 0;
 349 }
 350
 351 static void xlr_set_rx_mode(struct net_device *ndev)
 352 {
 353         struct xlr_net_priv *priv = netdev_priv(ndev);
 354         u32 regval;
 355
 356         regval = xlr_nae_rdreg(priv->base_addr, R_MAC_FILTER_CONFIG);
 357
 358         if (ndev->flags & IFF_PROMISC) {
 359                 regval |= (1 << O_MAC_FILTER_CONFIG__BROADCAST_EN) |
 360                 (1 << O_MAC_FILTER_CONFIG__PAUSE_FRAME_EN) |
 361                 (1 << O_MAC_FILTER_CONFIG__ALL_MCAST_EN) |
 362                 (1 << O_MAC_FILTER_CONFIG__ALL_UCAST_EN);
 363         } else {
 364                 regval &= ~((1 << O_MAC_FILTER_CONFIG__PAUSE_FRAME_EN) |
 365                 (1 << O_MAC_FILTER_CONFIG__ALL_UCAST_EN));
 366         }
 367
 368         xlr_nae_wreg(priv->base_addr, R_MAC_FILTER_CONFIG, regval);
 369 }
 370
 371 static void xlr_stats(struct net_device *ndev, struct rtnl_link_stats64 *stats)
 372 {
 373         struct xlr_net_priv *priv = netdev_priv(ndev);
 374
 375         stats->rx_packets = xlr_nae_rdreg(priv->base_addr, RX_PACKET_COUNTER);
 376         stats->tx_packets = xlr_nae_rdreg(priv->base_addr, TX_PACKET_COUNTER);
 377         stats->rx_bytes = xlr_nae_rdreg(priv->base_addr, RX_BYTE_COUNTER);
 378         stats->tx_bytes = xlr_nae_rdreg(priv->base_addr, TX_BYTE_COUNTER);
 379         stats->tx_errors = xlr_nae_rdreg(priv->base_addr, TX_FCS_ERROR_COUNTER);
 380         stats->rx_dropped = xlr_nae_rdreg(priv->base_addr,
 381                         RX_DROP_PACKET_COUNTER);
 382         stats->tx_dropped = xlr_nae_rdreg(priv->base_addr,
 383                         TX_DROP_FRAME_COUNTER);
 384
 385         stats->multicast = xlr_nae_rdreg(priv->base_addr,
 386                         RX_MULTICAST_PACKET_COUNTER);
 387         stats->collisions = xlr_nae_rdreg(priv->base_addr,
 388                         TX_TOTAL_COLLISION_COUNTER);
 389
 390         stats->rx_length_errors = xlr_nae_rdreg(priv->base_addr,
 391                         RX_FRAME_LENGTH_ERROR_COUNTER);
 392         stats->rx_over_errors = xlr_nae_rdreg(priv->base_addr,
 393                         RX_DROP_PACKET_COUNTER);
 394         stats->rx_crc_errors = xlr_nae_rdreg(priv->base_addr,
 395                         RX_FCS_ERROR_COUNTER);
 396         stats->rx_frame_errors = xlr_nae_rdreg(priv->base_addr,
 397                         RX_ALIGNMENT_ERROR_COUNTER);
 398
 399         stats->rx_fifo_errors = xlr_nae_rdreg(priv->base_addr,
 400                         RX_DROP_PACKET_COUNTER);
 401         stats->rx_missed_errors = xlr_nae_rdreg(priv->base_addr,
 402                         RX_CARRIER_SENSE_ERROR_COUNTER);
 403
 404         stats->rx_errors = (stats->rx_over_errors + stats->rx_crc_errors +
 405                         stats->rx_frame_errors + stats->rx_fifo_errors +
 406                         stats->rx_missed_errors);
 407
 408         stats->tx_aborted_errors = xlr_nae_rdreg(priv->base_addr,
 409                         TX_EXCESSIVE_COLLISION_PACKET_COUNTER);
 410         stats->tx_carrier_errors = xlr_nae_rdreg(priv->base_addr,
 411                         TX_DROP_FRAME_COUNTER);
 412         stats->tx_fifo_errors = xlr_nae_rdreg(priv->base_addr,
 413                         TX_DROP_FRAME_COUNTER);
 414 }
 415
 416 static struct rtnl_link_stats64 *xlr_get_stats64(struct net_device *ndev,
 417                 struct rtnl_link_stats64 *stats)
 418 {
 419         xlr_stats(ndev, stats);
 420         return stats;
 421 }
 422
 423 static struct net_device_ops xlr_netdev_ops = {
 424         .ndo_open = xlr_net_open,
 425         .ndo_stop = xlr_net_stop,
 426         .ndo_start_xmit = xlr_net_start_xmit,
 427         .ndo_select_queue = xlr_net_select_queue,
 428         .ndo_set_mac_address = xlr_net_set_mac_addr,
 429         .ndo_set_rx_mode = xlr_set_rx_mode,
 430         .ndo_get_stats64 = xlr_get_stats64,
 431 };
 432
 433 /* Gmac init */
 434 static void *xlr_config_spill(struct xlr_net_priv *priv, int reg_start_0,
 435                 int reg_start_1, int reg_size, int size)
 436 {
 437         void *spill;
 438         u32 *base;
 439         unsigned long phys_addr;
 440         u32 spill_size;
 441
 442         base = priv->base_addr;
 443         spill_size = size;
 444         spill = kmalloc(spill_size + SMP_CACHE_BYTES, GFP_ATOMIC);
 445         if (!spill)
 446                 pr_err("Unable to allocate memory for spill area!\n");
 447
 448         spill = PTR_ALIGN(spill, SMP_CACHE_BYTES);
 449         phys_addr = virt_to_phys(spill);
 450         dev_dbg(&priv->ndev->dev, "Allocated spill %d bytes at %lx\n",
 451                         size, phys_addr);
 452         xlr_nae_wreg(base, reg_start_0, (phys_addr >> 5) & 0xffffffff);
 453         xlr_nae_wreg(base, reg_start_1, ((u64)phys_addr >> 37) & 0x07);
 454         xlr_nae_wreg(base, reg_size, spill_size);
 455
 456         return spill;
 457 }
 458
 459 /*
 460  * Configure the 6 FIFO's that are used by the network accelarator to
 461  * communicate with the rest of the XLx device. 4 of the FIFO's are for
 462  * packets from NA --> cpu (called Class FIFO's) and 2 are for feeding
 463  * the NA with free descriptors.
 464  */
 465 static void xlr_config_fifo_spill_area(struct xlr_net_priv *priv)
 466 {
 467         priv->frin_spill = xlr_config_spill(priv,
 468                         R_REG_FRIN_SPILL_MEM_START_0,
 469                         R_REG_FRIN_SPILL_MEM_START_1,
 470                         R_REG_FRIN_SPILL_MEM_SIZE,
 471                         MAX_FRIN_SPILL *
 472                         sizeof(u64));
 473         priv->frout_spill = xlr_config_spill(priv,
 474                         R_FROUT_SPILL_MEM_START_0,
 475                         R_FROUT_SPILL_MEM_START_1,
 476                         R_FROUT_SPILL_MEM_SIZE,
 477                         MAX_FROUT_SPILL *
 478                         sizeof(u64));
 479         priv->class_0_spill = xlr_config_spill(priv,
 480                         R_CLASS0_SPILL_MEM_START_0,
 481                         R_CLASS0_SPILL_MEM_START_1,
 482                         R_CLASS0_SPILL_MEM_SIZE,
 483                         MAX_CLASS_0_SPILL *
 484                         sizeof(u64));
 485         priv->class_1_spill = xlr_config_spill(priv,
 486                         R_CLASS1_SPILL_MEM_START_0,
 487                         R_CLASS1_SPILL_MEM_START_1,
 488                         R_CLASS1_SPILL_MEM_SIZE,
 489                         MAX_CLASS_1_SPILL *
 490                         sizeof(u64));
 491         priv->class_2_spill = xlr_config_spill(priv,
 492                         R_CLASS2_SPILL_MEM_START_0,
 493                         R_CLASS2_SPILL_MEM_START_1,
 494                         R_CLASS2_SPILL_MEM_SIZE,
 495                         MAX_CLASS_2_SPILL *
 496                         sizeof(u64));
 497         priv->class_3_spill = xlr_config_spill(priv,
 498                         R_CLASS3_SPILL_MEM_START_0,
 499                         R_CLASS3_SPILL_MEM_START_1,
 500                         R_CLASS3_SPILL_MEM_SIZE,
 501                         MAX_CLASS_3_SPILL *
 502                         sizeof(u64));
 503 }
 504
 505 /*
 506  * Configure PDE to Round-Robin distribution of packets to the
 507  * available cpu
 508  */
 509 static void xlr_config_pde(struct xlr_net_priv *priv)
 510 {
 511         int i = 0;
 512         u64 bkt_map = 0;
 513
 514         /* Each core has 8 buckets(station) */
 515         for (i = 0; i < hweight32(priv->nd->cpu_mask); i++)
 516                 bkt_map |= (0xff << (i * 8));
 517
 518         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_0, (bkt_map & 0xffffffff));
 519         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_0 + 1,
 520                         ((bkt_map >> 32) & 0xffffffff));
 521
 522         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_1, (bkt_map & 0xffffffff));
 523         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_1 + 1,
 524                         ((bkt_map >> 32) & 0xffffffff));
 525
 526         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_2, (bkt_map & 0xffffffff));
 527         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_2 + 1,
 528                         ((bkt_map >> 32) & 0xffffffff));
 529
 530         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_3, (bkt_map & 0xffffffff));
 531         xlr_nae_wreg(priv->base_addr, R_PDE_CLASS_3 + 1,
 532                         ((bkt_map >> 32) & 0xffffffff));
 533 }
 534
 535 /*
 536  * Setup the Message ring credits, bucket size and other
 537  * common configuration
 538  */
 539 static void xlr_config_common(struct xlr_net_priv *priv)
 540 {
 541         struct xlr_fmn_info *gmac = priv->nd->gmac_fmn_info;
 542         int start_stn_id = gmac->start_stn_id;
 543         int end_stn_id = gmac->end_stn_id;
 544         int *bucket_size = priv->nd->bucket_size;
 545         int i, j;
 546
 547         /* Setting non-core MsgBktSize(0x321 - 0x325) */
 548         for (i = start_stn_id; i <= end_stn_id; i++) {
 549                 xlr_nae_wreg(priv->base_addr,
 550                                 R_GMAC_RFR0_BUCKET_SIZE + i - start_stn_id,
 551                                 bucket_size[i]);
 552         }
 553
 554         /*
 555          * Setting non-core Credit counter register
 556          * Distributing Gmac's credit to CPU's
 557          */
 558         for (i = 0; i < 8; i++) {
 559                 for (j = 0; j < 8; j++)
 560                         xlr_nae_wreg(priv->base_addr,
 561                                         (R_CC_CPU0_0 + (i * 8)) + j,
 562                                         gmac->credit_config[(i * 8) + j]);
 563         }
 564
 565         xlr_nae_wreg(priv->base_addr, R_MSG_TX_THRESHOLD, 3);
 566         xlr_nae_wreg(priv->base_addr, R_DMACR0, 0xffffffff);
 567         xlr_nae_wreg(priv->base_addr, R_DMACR1, 0xffffffff);
 568         xlr_nae_wreg(priv->base_addr, R_DMACR2, 0xffffffff);
 569         xlr_nae_wreg(priv->base_addr, R_DMACR3, 0xffffffff);
 570         xlr_nae_wreg(priv->base_addr, R_FREEQCARVE, 0);
 571
 572         xlr_net_fill_rx_ring(priv->ndev);
 573         nlm_register_fmn_handler(start_stn_id, end_stn_id, xlr_net_fmn_handler,
 574                                         NULL);
 575 }
 576
 577 static void xlr_config_translate_table(struct xlr_net_priv *priv)
 578 {
 579         u32 cpu_mask;
 580         u32 val;
 581         int bkts[32]; /* one bucket is assumed for each cpu */
 582         int b1, b2, c1, c2, i, j, k;
 583         int use_bkt;
 584
 585         use_bkt = 0;
 586         cpu_mask = priv->nd->cpu_mask;
 587
 588         pr_info("Using %s-based distribution\n",
 589                         (use_bkt) ? "bucket" : "class");
 590         j = 0;
 591         for (i = 0; i < 32; i++) {
 592                 if ((1 << i) & cpu_mask) {
 593                         /* for each cpu, mark the 4+threadid bucket */
 594                         bkts[j] = ((i / 4) * 8) + (i % 4);
 595                         j++;
 596                 }
 597         }
 598
 599         /*configure the 128 * 9 Translation table to send to available buckets*/
 600         k = 0;
 601         c1 = 3;
 602         c2 = 0;
 603         for (i = 0; i < 64; i++) {
 604                 /*
 605                  * On use_bkt set the b0, b1 are used, else
 606                  * the 4 classes are used, here implemented
 607                  * a logic to distribute the packets to the
 608                  * buckets equally or based on the class
 609                  */
 610                 c1 = (c1 + 1) & 3;
 611                 c2 = (c1 + 1) & 3;
 612                 b1 = bkts[k];
 613                 k = (k + 1) % j;
 614                 b2 = bkts[k];
 615                 k = (k + 1) % j;
 616                 val = ((c1 << 23) | (b1 << 17) | (use_bkt << 16) |
 617                                 (c2 << 7) | (b2 << 1) | (use_bkt << 0));
 618
 619                 val = ((c1 << 23) | (b1 << 17) | (use_bkt << 16) |
 620                                 (c2 << 7) | (b2 << 1) | (use_bkt << 0));
 621                 dev_dbg(&priv->ndev->dev, "Table[%d] b1=%d b2=%d c1=%d c2=%d\n",
 622                                 i, b1, b2, c1, c2);
 623                 xlr_nae_wreg(priv->base_addr, R_TRANSLATETABLE + i, val);
 624                 c1 = c2;
 625         }
 626 }
 627
 628 static void xlr_config_parser(struct xlr_net_priv *priv)
 629 {
 630         u32 val;
 631
 632         /* Mark it as ETHERNET type */
 633         xlr_nae_wreg(priv->base_addr, R_L2TYPE_0, 0x01);
 634
 635         /* Use 7bit CRChash for flow classification with 127 as CRC polynomial*/
 636         xlr_nae_wreg(priv->base_addr, R_PARSERCONFIGREG,
 637                         ((0x7f << 8) | (1 << 1)));
 638
 639         /* configure the parser : L2 Type is configured in the bootloader */
 640         /* extract IP: src, dest protocol */
 641         xlr_nae_wreg(priv->base_addr, R_L3CTABLE,
 642                         (9 << 20) | (1 << 19) | (1 << 18) | (0x01 << 16) |
 643                         (0x0800 << 0));
 644         xlr_nae_wreg(priv->base_addr, R_L3CTABLE + 1,
 645                         (9 << 25) | (1 << 21) | (12 << 14) | (4 << 10) |
 646                         (16 << 4) | 4);
 647
 648         /* Configure to extract SRC port and Dest port for TCP and UDP pkts */
 649         xlr_nae_wreg(priv->base_addr, R_L4CTABLE, 6);
 650         xlr_nae_wreg(priv->base_addr, R_L4CTABLE + 2, 17);
 651         val = ((0 << 21) | (2 << 17) | (2 << 11) | (2 << 7));
 652         xlr_nae_wreg(priv->base_addr, R_L4CTABLE + 1, val);
 653         xlr_nae_wreg(priv->base_addr, R_L4CTABLE + 3, val);
 654
 655         xlr_config_translate_table(priv);
 656 }
 657
 658 static int xlr_phy_write(u32 *base_addr, int phy_addr, int regnum, u16 val)
 659 {
 660         unsigned long timeout, stoptime, checktime;
 661         int timedout;
 662
 663         /* 100ms timeout*/
 664         timeout = msecs_to_jiffies(100);
 665         stoptime = jiffies + timeout;
 666         timedout = 0;
 667
 668         xlr_nae_wreg(base_addr, R_MII_MGMT_ADDRESS, (phy_addr << 8) | regnum);
 669
 670         /* Write the data which starts the write cycle */
 671         xlr_nae_wreg(base_addr, R_MII_MGMT_WRITE_DATA, (u32) val);
 672
 673         /* poll for the read cycle to complete */
 674         while (!timedout) {
 675                 checktime = jiffies;
 676                 if (xlr_nae_rdreg(base_addr, R_MII_MGMT_INDICATORS) == 0)
 677                         break;
 678                 timedout = time_after(checktime, stoptime);
 679         }
 680         if (timedout) {
 681                 pr_info("Phy device write err: device busy");
 682                 return -EBUSY;
 683         }
 684
 685         return 0;
 686 }
 687
 688 static int xlr_phy_read(u32 *base_addr, int phy_addr, int regnum)
 689 {
 690         unsigned long timeout, stoptime, checktime;
 691         int timedout;
 692
 693         /* 100ms timeout*/
 694         timeout = msecs_to_jiffies(100);
 695         stoptime = jiffies + timeout;
 696         timedout = 0;
 697
 698         /* setup the phy reg to be used */
 699         xlr_nae_wreg(base_addr, R_MII_MGMT_ADDRESS,
 700                         (phy_addr << 8) | (regnum << 0));
 701
 702         /* Issue the read command */
 703         xlr_nae_wreg(base_addr, R_MII_MGMT_COMMAND,
 704                         (1 << O_MII_MGMT_COMMAND__rstat));
 705
 706
 707         /* poll for the read cycle to complete */
 708         while (!timedout) {
 709                 checktime = jiffies;
 710                 if (xlr_nae_rdreg(base_addr, R_MII_MGMT_INDICATORS) == 0)
 711                         break;
 712                 timedout = time_after(checktime, stoptime);
 713         }
 714         if (timedout) {
 715                 pr_info("Phy device read err: device busy");
 716                 return -EBUSY;
 717         }
 718
 719         /* clear the read cycle */
 720         xlr_nae_wreg(base_addr, R_MII_MGMT_COMMAND, 0);
 721
 722         /* Read the data */
 723         return xlr_nae_rdreg(base_addr, R_MII_MGMT_STATUS);
 724 }
 725
 726 static int xlr_mii_write(struct mii_bus *bus, int phy_addr, int regnum, u16 val)
 727 {
 728         struct xlr_net_priv *priv = bus->priv;
 729         int ret;
 730
 731         ret = xlr_phy_write(priv->mii_addr, phy_addr, regnum, val);
 732         dev_dbg(&priv->ndev->dev, "mii_write phy %d : %d <- %x [%x]\n",
 733                         phy_addr, regnum, val, ret);
 734         return ret;
 735 }
 736
 737 static int xlr_mii_read(struct mii_bus *bus, int phy_addr, int regnum)
 738 {
 739         struct xlr_net_priv *priv = bus->priv;
 740         int ret;
 741
 742         ret =  xlr_phy_read(priv->mii_addr, phy_addr, regnum);
 743         dev_dbg(&priv->ndev->dev, "mii_read phy %d : %d [%x]\n",
 744                         phy_addr, regnum, ret);
 745         return ret;
 746 }
 747
 748 /*
 749  * XLR ports are RGMII. XLS ports are SGMII mostly except the port0,
 750  * which can be configured either SGMII or RGMII, considered SGMII
 751  * by default, if board setup to RGMII the port_type need to set
 752  * accordingly.Serdes and PCS layer need to configured for SGMII
 753  */
 754 static void xlr_sgmii_init(struct xlr_net_priv *priv)
 755 {
 756         int phy;
 757
 758         xlr_phy_write(priv->serdes_addr, 26, 0, 0x6DB0);
 759         xlr_phy_write(priv->serdes_addr, 26, 1, 0xFFFF);
 760         xlr_phy_write(priv->serdes_addr, 26, 2, 0xB6D0);
 761         xlr_phy_write(priv->serdes_addr, 26, 3, 0x00FF);
 762         xlr_phy_write(priv->serdes_addr, 26, 4, 0x0000);
 763         xlr_phy_write(priv->serdes_addr, 26, 5, 0x0000);
 764         xlr_phy_write(priv->serdes_addr, 26, 6, 0x0005);
 765         xlr_phy_write(priv->serdes_addr, 26, 7, 0x0001);
 766         xlr_phy_write(priv->serdes_addr, 26, 8, 0x0000);
 767         xlr_phy_write(priv->serdes_addr, 26, 9, 0x0000);
 768         xlr_phy_write(priv->serdes_addr, 26, 10, 0x0000);
 769
 770         /* program  GPIO values for serdes init parameters */
 771         xlr_nae_wreg(priv->gpio_addr, 0x20, 0x7e6802);
 772         xlr_nae_wreg(priv->gpio_addr, 0x10, 0x7104);
 773
 774         xlr_nae_wreg(priv->gpio_addr, 0x22, 0x7e6802);
 775         xlr_nae_wreg(priv->gpio_addr, 0x21, 0x7104);
 776
 777         /* enable autoneg - more magic */
 778         phy = priv->port_id % 4 + 27;
 779         xlr_phy_write(priv->pcs_addr, phy, 0, 0x1000);
 780         xlr_phy_write(priv->pcs_addr, phy, 0, 0x0200);
 781 }
 782
 783 void xlr_set_gmac_speed(struct xlr_net_priv *priv)
 784 {
 785         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 786         int speed;
 787
 788         if (phydev->interface == PHY_INTERFACE_MODE_SGMII)
 789                 xlr_sgmii_init(priv);
 790
 791         if (phydev->speed != priv->phy_speed) {
 792                 pr_info("change %d to %d\n", priv->phy_speed, phydev->speed);
 793                 speed = phydev->speed;
 794                 if (speed == SPEED_1000) {
 795                         /* Set interface to Byte mode */
 796                         xlr_nae_wreg(priv->base_addr, R_MAC_CONFIG_2, 0x7217);
 797                         priv->phy_speed = speed;
 798                 } else if (speed == SPEED_100 || speed == SPEED_10) {
 799                         /* Set interface to Nibble mode */
 800                         xlr_nae_wreg(priv->base_addr, R_MAC_CONFIG_2, 0x7117);
 801                         priv->phy_speed = speed;
 802                 }
 803                 /* Set SGMII speed in Interface controll reg */
 804                 if (phydev->interface == PHY_INTERFACE_MODE_SGMII) {
 805                         if (speed == SPEED_10)
 806                                 xlr_nae_wreg(priv->base_addr,
 807                                         R_INTERFACE_CONTROL, SGMII_SPEED_10);
 808                         if (speed == SPEED_100)
 809                                 xlr_nae_wreg(priv->base_addr,
 810                                         R_INTERFACE_CONTROL, SGMII_SPEED_100);
 811                         if (speed == SPEED_1000)
 812                                 xlr_nae_wreg(priv->base_addr,
 813                                         R_INTERFACE_CONTROL, SGMII_SPEED_1000);
 814                 }
 815                 if (speed == SPEED_10)
 816                         xlr_nae_wreg(priv->base_addr, R_CORECONTROL, 0x2);
 817                 if (speed == SPEED_100)
 818                         xlr_nae_wreg(priv->base_addr, R_CORECONTROL, 0x1);
 819                 if (speed == SPEED_1000)
 820                         xlr_nae_wreg(priv->base_addr, R_CORECONTROL, 0x0);
 821         }
 822         pr_info("gmac%d : %dMbps\n", priv->port_id, priv->phy_speed);
 823 }
 824
 825 static void xlr_gmac_link_adjust(struct net_device *ndev)
 826 {
 827         struct xlr_net_priv *priv = netdev_priv(ndev);
 828         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 829         u32 intreg;
 830
 831         intreg = xlr_nae_rdreg(priv->base_addr, R_INTREG);
 832         if (phydev->link) {
 833                 if (phydev->speed != priv->phy_speed) {
 834                         pr_info("gmac%d : Link up\n", priv->port_id);
 835                         xlr_set_gmac_speed(priv);
 836                 }
 837         } else {
 838                 pr_info("gmac%d : Link down\n", priv->port_id);
 839                 xlr_set_gmac_speed(priv);
 840         }
 841 }
 842
 843 static int xlr_mii_probe(struct xlr_net_priv *priv)
 844 {
 845         struct phy_device *phydev = priv->mii_bus->phy_map[priv->phy_addr];
 846
 847         if (!phydev) {
 848                 pr_err("no PHY found on phy_addr %d\n", priv->phy_addr);
 849                 return -ENODEV;
 850         }
 851
 852         /* Attach MAC to PHY */
 853         phydev = phy_connect(priv->ndev, dev_name(&phydev->dev),
 854                         &xlr_gmac_link_adjust, priv->nd->phy_interface);
 855
 856         if (IS_ERR(phydev)) {
 857                 pr_err("could not attach PHY\n");
 858                 return PTR_ERR(phydev);
 859         }
 860         phydev->supported &= (ADVERTISED_10baseT_Full
 861                                 | ADVERTISED_10baseT_Half
 862                                 | ADVERTISED_100baseT_Full
 863                                 | ADVERTISED_100baseT_Half
 864                                 | ADVERTISED_1000baseT_Full
 865                                 | ADVERTISED_Autoneg
 866                                 | ADVERTISED_MII);
 867
 868         phydev->advertising = phydev->supported;
 869         pr_info("attached PHY driver [%s] (mii_bus:phy_addr=%s\n",
 870                 phydev->drv->name, dev_name(&phydev->dev));
 871         return 0;
 872 }
 873
 874 static int xlr_setup_mdio(struct xlr_net_priv *priv,
 875                 struct platform_device *pdev)
 876 {
 877         int err;
 878
 879         priv->phy_addr = priv->nd->phy_addr;
 880         priv->mii_bus = mdiobus_alloc();
 881         if (!priv->mii_bus) {
 882                 pr_err("mdiobus alloc failed\n");
 883                 return -ENOMEM;
 884         }
 885
 886         priv->mii_bus->priv = priv;
 887         priv->mii_bus->name = "xlr-mdio";
 888         snprintf(priv->mii_bus->id, MII_BUS_ID_SIZE, "%s-%d",
 889                         priv->mii_bus->name, priv->port_id);
 890         priv->mii_bus->read = xlr_mii_read;
 891         priv->mii_bus->write = xlr_mii_write;
 892         priv->mii_bus->parent = &pdev->dev;
 893         priv->mii_bus->irq = kmalloc(sizeof(int)*PHY_MAX_ADDR, GFP_KERNEL);
 894         priv->mii_bus->irq[priv->phy_addr] = priv->ndev->irq;
 895
 896         /* Scan only the enabled address */
 897         priv->mii_bus->phy_mask = ~(1 << priv->phy_addr);
 898
 899         /* setting clock divisor to 54 */
 900         xlr_nae_wreg(priv->base_addr, R_MII_MGMT_CONFIG, 0x7);
 901
 902         err = mdiobus_register(priv->mii_bus);
 903         if (err) {
 904                 mdiobus_free(priv->mii_bus);
 905                 pr_err("mdio bus registration failed\n");
 906                 return err;
 907         }
 908
 909         pr_info("Registered mdio bus id : %s\n", priv->mii_bus->id);
 910         err = xlr_mii_probe(priv);
 911         if (err) {
 912                 mdiobus_free(priv->mii_bus);
 913                 return err;
 914         }
 915         return 0;
 916 }
 917
 918 static void xlr_port_enable(struct xlr_net_priv *priv)
 919 {
 920         u32 prid = (read_c0_prid() & 0xf000);
 921
 922         /* Setup MAC_CONFIG reg if (xls & rgmii) */
 923         if ((prid == 0x8000 || prid == 0x4000 || prid == 0xc000) &&
 924                         priv->nd->phy_interface == PHY_INTERFACE_MODE_RGMII)
 925                 xlr_reg_update(priv->base_addr, R_RX_CONTROL,
 926                         (1 << O_RX_CONTROL__RGMII), (1 << O_RX_CONTROL__RGMII));
 927
 928         /* Rx Tx enable */
 929         xlr_reg_update(priv->base_addr, R_MAC_CONFIG_1,
 930                 ((1 << O_MAC_CONFIG_1__rxen) | (1 << O_MAC_CONFIG_1__txen) |
 931                 (1 << O_MAC_CONFIG_1__rxfc) | (1 << O_MAC_CONFIG_1__txfc)),
 932                 ((1 << O_MAC_CONFIG_1__rxen) | (1 << O_MAC_CONFIG_1__txen) |
 933                 (1 << O_MAC_CONFIG_1__rxfc) | (1 << O_MAC_CONFIG_1__txfc)));
 934
 935         /* Setup tx control reg */
 936         xlr_reg_update(priv->base_addr, R_TX_CONTROL,
 937                 ((1 << O_TX_CONTROL__TxEnable) |
 938                 (512 << O_TX_CONTROL__TxThreshold)), 0x3fff);
 939
 940         /* Setup rx control reg */
 941         xlr_reg_update(priv->base_addr, R_RX_CONTROL,
 942                 1 << O_RX_CONTROL__RxEnable, 1 << O_RX_CONTROL__RxEnable);
 943 }
 944
 945 static void xlr_port_disable(struct xlr_net_priv *priv)
 946 {
 947         /* Setup MAC_CONFIG reg */
 948         /* Rx Tx disable*/
 949         xlr_reg_update(priv->base_addr, R_MAC_CONFIG_1,
 950                 ((1 << O_MAC_CONFIG_1__rxen) | (1 << O_MAC_CONFIG_1__txen) |
 951                 (1 << O_MAC_CONFIG_1__rxfc) | (1 << O_MAC_CONFIG_1__txfc)),
 952                 0x0);
 953
 954         /* Setup tx control reg */
 955         xlr_reg_update(priv->base_addr, R_TX_CONTROL,
 956                 ((1 << O_TX_CONTROL__TxEnable) |
 957                 (512 << O_TX_CONTROL__TxThreshold)), 0);
 958
 959         /* Setup rx control reg */
 960         xlr_reg_update(priv->base_addr, R_RX_CONTROL,
 961                 1 << O_RX_CONTROL__RxEnable, 0);
 962 }
 963
 964 /* Initialization of gmac */
 965 static int xlr_gmac_init(struct xlr_net_priv *priv,
 966                 struct platform_device *pdev)
 967 {
 968         int ret;
 969
 970         pr_info("Initializing the gmac%d\n", priv->port_id);
 971
 972         xlr_port_disable(priv);
 973         xlr_nae_wreg(priv->base_addr, R_DESC_PACK_CTRL,
 974                         (1 << O_DESC_PACK_CTRL__MaxEntry)
 975                         | (BYTE_OFFSET << O_DESC_PACK_CTRL__ByteOffset)
 976                         | (1600 << O_DESC_PACK_CTRL__RegularSize));
 977
 978         ret = xlr_setup_mdio(priv, pdev);
 979         if (ret)
 980                 return ret;
 981         xlr_port_enable(priv);
 982
 983         /* Enable Full-duplex/1000Mbps/CRC */
 984         xlr_nae_wreg(priv->base_addr, R_MAC_CONFIG_2, 0x7217);
 985         /* speed 2.5Mhz */
 986         xlr_nae_wreg(priv->base_addr, R_CORECONTROL, 0x02);
 987         /* Setup Interrupt mask reg */
 988         xlr_nae_wreg(priv->base_addr, R_INTMASK,
 989                 (1 << O_INTMASK__TxIllegal)     |
 990                 (1 << O_INTMASK__MDInt)         |
 991                 (1 << O_INTMASK__TxFetchError)  |
 992                 (1 << O_INTMASK__P2PSpillEcc)   |
 993                 (1 << O_INTMASK__TagFull)       |
 994                 (1 << O_INTMASK__Underrun)      |
 995                 (1 << O_INTMASK__Abort)
 996                 );
 997
 998         /* Clear all stats */
 999         xlr_reg_update(priv->base_addr, R_STATCTRL,
1000                 0, 1 << O_STATCTRL__ClrCnt);
1001         xlr_reg_update(priv->base_addr, R_STATCTRL,
1002                 1 << O_STATCTRL__ClrCnt, 1 << O_STATCTRL__ClrCnt);
1003         return 0;
1004 }
1005
1006 static int xlr_net_probe(struct platform_device *pdev)
1007 {
1008         struct xlr_net_priv *priv = NULL;
1009         struct net_device *ndev;
1010         struct resource *res;
1011         int mac, err;
1012
1013         mac = pdev->id;
1014         ndev = alloc_etherdev_mq(sizeof(struct xlr_net_priv), 32);
1015         if (!ndev) {
1016                 pr_err("Allocation of Ethernet device failed\n");
1017                 return -ENOMEM;
1018         }
1019
1020         priv = netdev_priv(ndev);
1021         priv->pdev = pdev;
1022         priv->ndev = ndev;
1023         priv->port_id = mac;
1024         priv->nd = (struct xlr_net_data *)pdev->dev.platform_data;
1025
1026         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1027         if (res == NULL) {
1028                 pr_err("No memory resource for MAC %d\n", mac);
1029                 err = -ENODEV;
1030                 goto err_gmac;
1031         }
1032
1033         ndev->base_addr = (unsigned long) devm_ioremap_resource
1034                 (&pdev->dev, res);
1035         if (IS_ERR_VALUE(ndev->base_addr)) {
1036                 err = ndev->base_addr;
1037                 goto err_gmac;
1038         }
1039
1040         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1041         if (res == NULL) {
1042                 pr_err("No irq resource for MAC %d\n", mac);
1043                 err = -ENODEV;
1044                 goto err_gmac;
1045         }
1046         ndev->irq = res->start;
1047
1048         priv->mii_addr = priv->nd->mii_addr;
1049         priv->serdes_addr = priv->nd->serdes_addr;
1050         priv->pcs_addr = priv->nd->pcs_addr;
1051         priv->gpio_addr = priv->nd->gpio_addr;
1052         priv->base_addr = (u32 *) ndev->base_addr;
1053
1054         mac_to_ndev[mac] = ndev;
1055         ndev->netdev_ops = &xlr_netdev_ops;
1056         ndev->watchdog_timeo = HZ;
1057
1058         /* Setup Mac address and Rx mode */
1059         eth_hw_addr_random(ndev);
1060         xlr_hw_set_mac_addr(ndev);
1061         xlr_set_rx_mode(ndev);
1062
1063         priv->num_rx_desc += MAX_NUM_DESC_SPILL;
1064         SET_ETHTOOL_OPS(ndev, &xlr_ethtool_ops);
1065         SET_NETDEV_DEV(ndev, &pdev->dev);
1066
1067         /* Common registers, do one time initialization */
1068         if (mac == 0 || mac == 4) {
1069                 xlr_config_fifo_spill_area(priv);
1070                 /* Configure PDE to Round-Robin pkt distribution */
1071                 xlr_config_pde(priv);
1072                 xlr_config_parser(priv);
1073         }
1074         /* Call init with respect to port */
1075         if (strcmp(res->name, "gmac") == 0) {
1076                 err = xlr_gmac_init(priv, pdev);
1077                 if (err) {
1078                         pr_err("gmac%d init failed\n", mac);
1079                         goto err_gmac;
1080                 }
1081         }
1082
1083         if (mac == 0 || mac == 4)
1084                 xlr_config_common(priv);
1085
1086         err = register_netdev(ndev);
1087         if (err)
1088                 goto err_netdev;
1089         platform_set_drvdata(pdev, priv);
1090         return 0;
1091
1092 err_netdev:
1093         mdiobus_free(priv->mii_bus);
1094 err_gmac:
1095         free_netdev(ndev);
1096         return err;
1097 }
1098
1099 static int xlr_net_remove(struct platform_device *pdev)
1100 {
1101         struct xlr_net_priv *priv = platform_get_drvdata(pdev);
1102         unregister_netdev(priv->ndev);
1103         mdiobus_unregister(priv->mii_bus);
1104         mdiobus_free(priv->mii_bus);
1105         free_netdev(priv->ndev);
1106         return 0;
1107 }
1108
1109 static struct platform_driver xlr_net_driver = {
1110         .probe          = xlr_net_probe,
1111         .remove         = xlr_net_remove,
1112         .driver         = {
1113                 .name   = "xlr-net",
1114                 .owner  = THIS_MODULE,
1115         },
1116 };
1117
1118 module_platform_driver(xlr_net_driver);
1119
1120 MODULE_AUTHOR("Ganesan Ramalingam <ganesanr@broadcom.com>");
1121 MODULE_DESCRIPTION("Ethernet driver for Netlogic XLR/XLS");
1122 MODULE_LICENSE("Dual BSD/GPL");
1123 MODULE_ALIAS("platform:xlr-net");