drivers/staging/vt6655/rf.c

   1 /*
   2  * Copyright (c) 1996, 2003 VIA Networking Technologies, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation; either version 2 of the License, or
   8  * (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along
  16  * with this program; if not, write to the Free Software Foundation, Inc.,
  17  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  18  *
  19  *
  20  * File: rf.c
  21  *
  22  * Purpose: rf function code
  23  *
  24  * Author: Jerry Chen
  25  *
  26  * Date: Feb. 19, 2004
  27  *
  28  * Functions:
  29  *      IFRFbWriteEmbedded      - Embedded write RF register via MAC
  30  *
  31  * Revision History:
  32  *      RobertYu 2005
  33  *      chester 2008
  34  *
  35  */
  36
  37 #include "mac.h"
  38 #include "srom.h"
  39 #include "rf.h"
  40 #include "baseband.h"
  41
  42 #define BY_AL2230_REG_LEN     23 /* 24bit */
  43 #define CB_AL2230_INIT_SEQ    15
  44 #define SWITCH_CHANNEL_DELAY_AL2230 200 /* us */
  45 #define AL2230_PWR_IDX_LEN    64
  46
  47 #define BY_AL7230_REG_LEN     23 /* 24bit */
  48 #define CB_AL7230_INIT_SEQ    16
  49 #define SWITCH_CHANNEL_DELAY_AL7230 200 /* us */
  50 #define AL7230_PWR_IDX_LEN    64
  51
  52 static const unsigned long dwAL2230InitTable[CB_AL2230_INIT_SEQ] = {
  53         0x03F79000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  54         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  55         0x01A00200+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  56         0x00FFF300+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  57         0x0005A400+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  58         0x0F4DC500+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  59         0x0805B600+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  60         0x0146C700+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  61         0x00068800+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  62         0x0403B900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  63         0x00DBBA00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  64         0x00099B00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  65         0x0BDFFC00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  66         0x00000D00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
  67         0x00580F00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW
  68 };
  69
  70 static const unsigned long dwAL2230ChannelTable0[CB_MAX_CHANNEL] = {
  71         0x03F79000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 1, Tf = 2412MHz */
  72         0x03F79000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 2, Tf = 2417MHz */
  73         0x03E79000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 3, Tf = 2422MHz */
  74         0x03E79000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 4, Tf = 2427MHz */
  75         0x03F7A000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 5, Tf = 2432MHz */
  76         0x03F7A000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 6, Tf = 2437MHz */
  77         0x03E7A000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 7, Tf = 2442MHz */
  78         0x03E7A000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 8, Tf = 2447MHz */
  79         0x03F7B000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 9, Tf = 2452MHz */
  80         0x03F7B000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
  81         0x03E7B000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
  82         0x03E7B000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
  83         0x03F7C000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
  84         0x03E7C000+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW  /* channel = 14, Tf = 2412M */
  85 };
  86
  87 static const unsigned long dwAL2230ChannelTable1[CB_MAX_CHANNEL] = {
  88         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 1, Tf = 2412MHz */
  89         0x0B333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 2, Tf = 2417MHz */
  90         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 3, Tf = 2422MHz */
  91         0x0B333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 4, Tf = 2427MHz */
  92         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 5, Tf = 2432MHz */
  93         0x0B333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 6, Tf = 2437MHz */
  94         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 7, Tf = 2442MHz */
  95         0x0B333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 8, Tf = 2447MHz */
  96         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 9, Tf = 2452MHz */
  97         0x0B333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
  98         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
  99         0x0B333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
 100         0x03333100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
 101         0x06666100+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW  /* channel = 14, Tf = 2412M */
 102 };
 103
 104 static unsigned long dwAL2230PowerTable[AL2230_PWR_IDX_LEN] = {
 105         0x04040900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 106         0x04041900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 107         0x04042900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 108         0x04043900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 109         0x04044900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 110         0x04045900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 111         0x04046900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 112         0x04047900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 113         0x04048900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 114         0x04049900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 115         0x0404A900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 116         0x0404B900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 117         0x0404C900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 118         0x0404D900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 119         0x0404E900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 120         0x0404F900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 121         0x04050900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 122         0x04051900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 123         0x04052900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 124         0x04053900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 125         0x04054900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 126         0x04055900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 127         0x04056900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 128         0x04057900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 129         0x04058900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 130         0x04059900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 131         0x0405A900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 132         0x0405B900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 133         0x0405C900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 134         0x0405D900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 135         0x0405E900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 136         0x0405F900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 137         0x04060900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 138         0x04061900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 139         0x04062900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 140         0x04063900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 141         0x04064900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 142         0x04065900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 143         0x04066900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 144         0x04067900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 145         0x04068900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 146         0x04069900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 147         0x0406A900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 148         0x0406B900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 149         0x0406C900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 150         0x0406D900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 151         0x0406E900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 152         0x0406F900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 153         0x04070900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 154         0x04071900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 155         0x04072900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 156         0x04073900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 157         0x04074900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 158         0x04075900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 159         0x04076900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 160         0x04077900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 161         0x04078900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 162         0x04079900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 163         0x0407A900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 164         0x0407B900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 165         0x0407C900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 166         0x0407D900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 167         0x0407E900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW,
 168         0x0407F900+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW
 169 };
 170
 171 /* 40MHz reference frequency
 172  * Need to Pull PLLON(PE3) low when writing channel registers through 3-wire.
 173  */
 174 static const unsigned long dwAL7230InitTable[CB_AL7230_INIT_SEQ] = {
 175         0x00379000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Channel1 // Need modify for 11a */
 176         0x13333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Channel1 // Need modify for 11a */
 177         0x841FF200+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11a: 451FE2 */
 178         0x3FDFA300+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11a: 5FDFA3 */
 179         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* 11b/g    // Need modify for 11a */
 180         /* RoberYu:20050113, Rev0.47 Regsiter Setting Guide */
 181         0x802B5500+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11a: 8D1B55 */
 182         0x56AF3600+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 183         0xCE020700+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11a: 860207 */
 184         0x6EBC0800+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 185         0x221BB900+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 186         0xE0000A00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11a: E0600A */
 187         0x08031B00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* init 0x080B1B00 => 0x080F1B00 for 3 wire control TxGain(D10) */
 188         /* RoberYu:20050113, Rev0.47 Regsiter Setting Guide */
 189         0x000A3C00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11a: 00143C */
 190         0xFFFFFD00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 191         0x00000E00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 192         0x1ABA8F00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW  /* Need modify for 11a: 12BACF */
 193 };
 194
 195 static const unsigned long dwAL7230InitTableAMode[CB_AL7230_INIT_SEQ] = {
 196         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Channel184 // Need modify for 11b/g */
 197         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Channel184 // Need modify for 11b/g */
 198         0x451FE200+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11b/g */
 199         0x5FDFA300+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11b/g */
 200         0x67F78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* 11a    // Need modify for 11b/g */
 201         0x853F5500+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11b/g, RoberYu:20050113 */
 202         0x56AF3600+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 203         0xCE020700+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11b/g */
 204         0x6EBC0800+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 205         0x221BB900+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 206         0xE0600A00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11b/g */
 207         0x08031B00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* init 0x080B1B00 => 0x080F1B00 for 3 wire control TxGain(D10) */
 208         0x00147C00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* Need modify for 11b/g */
 209         0xFFFFFD00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 210         0x00000E00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW,
 211         0x12BACF00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW  /* Need modify for 11b/g */
 212 };
 213
 214 static const unsigned long dwAL7230ChannelTable0[CB_MAX_CHANNEL] = {
 215         0x00379000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  1, Tf = 2412MHz */
 216         0x00379000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  2, Tf = 2417MHz */
 217         0x00379000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  3, Tf = 2422MHz */
 218         0x00379000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  4, Tf = 2427MHz */
 219         0x0037A000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  5, Tf = 2432MHz */
 220         0x0037A000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  6, Tf = 2437MHz */
 221         0x0037A000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  7, Tf = 2442MHz */
 222         0x0037A000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  8, Tf = 2447MHz //RobertYu: 20050218, update for APNode 0.49 */
 223         0x0037B000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  9, Tf = 2452MHz //RobertYu: 20050218, update for APNode 0.49 */
 224         0x0037B000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz //RobertYu: 20050218, update for APNode 0.49 */
 225         0x0037B000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz //RobertYu: 20050218, update for APNode 0.49 */
 226         0x0037B000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz //RobertYu: 20050218, update for APNode 0.49 */
 227         0x0037C000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz //RobertYu: 20050218, update for APNode 0.49 */
 228         0x0037C000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 14, Tf = 2484MHz */
 229
 230         /* 4.9G => Ch 183, 184, 185, 187, 188, 189, 192, 196  (Value:15 ~ 22) */
 231         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 183, Tf = 4915MHz (15) */
 232         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 184, Tf = 4920MHz (16) */
 233         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 185, Tf = 4925MHz (17) */
 234         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 187, Tf = 4935MHz (18) */
 235         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 188, Tf = 4940MHz (19) */
 236         0x0FF52000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 189, Tf = 4945MHz (20) */
 237         0x0FF53000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 192, Tf = 4960MHz (21) */
 238         0x0FF53000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 196, Tf = 4980MHz (22) */
 239
 240         /* 5G => Ch 7, 8, 9, 11, 12, 16, 34, 36, 38, 40, 42, 44, 46, 48, 52, 56, 60, 64,
 241          * 100, 104, 108, 112, 116, 120, 124, 128, 132, 136, 140, 149, 153, 157, 161, 165  (Value 23 ~ 56) */
 242
 243         0x0FF54000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   7, Tf = 5035MHz (23) */
 244         0x0FF54000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   8, Tf = 5040MHz (24) */
 245         0x0FF54000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   9, Tf = 5045MHz (25) */
 246         0x0FF54000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  11, Tf = 5055MHz (26) */
 247         0x0FF54000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  12, Tf = 5060MHz (27) */
 248         0x0FF55000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  16, Tf = 5080MHz (28) */
 249         0x0FF56000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  34, Tf = 5170MHz (29) */
 250         0x0FF56000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  36, Tf = 5180MHz (30) */
 251         0x0FF57000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  38, Tf = 5190MHz (31) //RobertYu: 20050218, update for APNode 0.49 */
 252         0x0FF57000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  40, Tf = 5200MHz (32) */
 253         0x0FF57000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  42, Tf = 5210MHz (33) */
 254         0x0FF57000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  44, Tf = 5220MHz (34) */
 255         0x0FF57000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  46, Tf = 5230MHz (35) */
 256         0x0FF57000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  48, Tf = 5240MHz (36) */
 257         0x0FF58000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  52, Tf = 5260MHz (37) */
 258         0x0FF58000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  56, Tf = 5280MHz (38) */
 259         0x0FF58000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  60, Tf = 5300MHz (39) */
 260         0x0FF59000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  64, Tf = 5320MHz (40) */
 261
 262         0x0FF5C000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 100, Tf = 5500MHz (41) */
 263         0x0FF5C000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 104, Tf = 5520MHz (42) */
 264         0x0FF5C000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 108, Tf = 5540MHz (43) */
 265         0x0FF5D000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 112, Tf = 5560MHz (44) */
 266         0x0FF5D000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 116, Tf = 5580MHz (45) */
 267         0x0FF5D000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 120, Tf = 5600MHz (46) */
 268         0x0FF5E000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 124, Tf = 5620MHz (47) */
 269         0x0FF5E000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 128, Tf = 5640MHz (48) */
 270         0x0FF5E000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 132, Tf = 5660MHz (49) */
 271         0x0FF5F000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 136, Tf = 5680MHz (50) */
 272         0x0FF5F000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 140, Tf = 5700MHz (51) */
 273         0x0FF60000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 149, Tf = 5745MHz (52) */
 274         0x0FF60000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 153, Tf = 5765MHz (53) */
 275         0x0FF60000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 157, Tf = 5785MHz (54) */
 276         0x0FF61000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 161, Tf = 5805MHz (55) */
 277         0x0FF61000+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW  /* channel = 165, Tf = 5825MHz (56) */
 278 };
 279
 280 static const unsigned long dwAL7230ChannelTable1[CB_MAX_CHANNEL] = {
 281         0x13333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  1, Tf = 2412MHz */
 282         0x1B333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  2, Tf = 2417MHz */
 283         0x03333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  3, Tf = 2422MHz */
 284         0x0B333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  4, Tf = 2427MHz */
 285         0x13333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  5, Tf = 2432MHz */
 286         0x1B333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  6, Tf = 2437MHz */
 287         0x03333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  7, Tf = 2442MHz */
 288         0x0B333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  8, Tf = 2447MHz */
 289         0x13333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  9, Tf = 2452MHz */
 290         0x1B333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
 291         0x03333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
 292         0x0B333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
 293         0x13333100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
 294         0x06666100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 14, Tf = 2484MHz */
 295
 296         /* 4.9G => Ch 183, 184, 185, 187, 188, 189, 192, 196  (Value:15 ~ 22) */
 297         0x1D555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 183, Tf = 4915MHz (15) */
 298         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 184, Tf = 4920MHz (16) */
 299         0x02AAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 185, Tf = 4925MHz (17) */
 300         0x08000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 187, Tf = 4935MHz (18) */
 301         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 188, Tf = 4940MHz (19) */
 302         0x0D555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 189, Tf = 4945MHz (20) */
 303         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 192, Tf = 4960MHz (21) */
 304         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 196, Tf = 4980MHz (22) */
 305
 306         /* 5G => Ch 7, 8, 9, 11, 12, 16, 34, 36, 38, 40, 42, 44, 46, 48, 52, 56, 60, 64,
 307          * 100, 104, 108, 112, 116, 120, 124, 128, 132, 136, 140, 149, 153, 157, 161, 165  (Value 23 ~ 56) */
 308         0x1D555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   7, Tf = 5035MHz (23) */
 309         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   8, Tf = 5040MHz (24) */
 310         0x02AAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   9, Tf = 5045MHz (25) */
 311         0x08000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  11, Tf = 5055MHz (26) */
 312         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  12, Tf = 5060MHz (27) */
 313         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  16, Tf = 5080MHz (28) */
 314         0x05555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  34, Tf = 5170MHz (29) */
 315         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  36, Tf = 5180MHz (30) */
 316         0x10000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  38, Tf = 5190MHz (31) */
 317         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  40, Tf = 5200MHz (32) */
 318         0x1AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  42, Tf = 5210MHz (33) */
 319         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  44, Tf = 5220MHz (34) */
 320         0x05555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  46, Tf = 5230MHz (35) */
 321         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  48, Tf = 5240MHz (36) */
 322         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  52, Tf = 5260MHz (37) */
 323         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  56, Tf = 5280MHz (38) */
 324         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  60, Tf = 5300MHz (39) */
 325         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  64, Tf = 5320MHz (40) */
 326         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 100, Tf = 5500MHz (41) */
 327         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 104, Tf = 5520MHz (42) */
 328         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 108, Tf = 5540MHz (43) */
 329         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 112, Tf = 5560MHz (44) */
 330         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 116, Tf = 5580MHz (45) */
 331         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 120, Tf = 5600MHz (46) */
 332         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 124, Tf = 5620MHz (47) */
 333         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 128, Tf = 5640MHz (48) */
 334         0x0AAAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 132, Tf = 5660MHz (49) */
 335         0x15555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 136, Tf = 5680MHz (50) */
 336         0x00000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 140, Tf = 5700MHz (51) */
 337         0x18000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 149, Tf = 5745MHz (52) */
 338         0x02AAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 153, Tf = 5765MHz (53) */
 339         0x0D555100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 157, Tf = 5785MHz (54) */
 340         0x18000100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 161, Tf = 5805MHz (55) */
 341         0x02AAA100+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW  /* channel = 165, Tf = 5825MHz (56) */
 342 };
 343
 344 static const unsigned long dwAL7230ChannelTable2[CB_MAX_CHANNEL] = {
 345         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  1, Tf = 2412MHz */
 346         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  2, Tf = 2417MHz */
 347         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  3, Tf = 2422MHz */
 348         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  4, Tf = 2427MHz */
 349         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  5, Tf = 2432MHz */
 350         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  6, Tf = 2437MHz */
 351         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  7, Tf = 2442MHz */
 352         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  8, Tf = 2447MHz */
 353         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  9, Tf = 2452MHz */
 354         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 10, Tf = 2457MHz */
 355         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 11, Tf = 2462MHz */
 356         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 12, Tf = 2467MHz */
 357         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 13, Tf = 2472MHz */
 358         0x7FD78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 14, Tf = 2484MHz */
 359
 360         /* 4.9G => Ch 183, 184, 185, 187, 188, 189, 192, 196  (Value:15 ~ 22) */
 361         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 183, Tf = 4915MHz (15) */
 362         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 184, Tf = 4920MHz (16) */
 363         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 185, Tf = 4925MHz (17) */
 364         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 187, Tf = 4935MHz (18) */
 365         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 188, Tf = 4940MHz (19) */
 366         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 189, Tf = 4945MHz (20) */
 367         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 192, Tf = 4960MHz (21) */
 368         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 196, Tf = 4980MHz (22) */
 369
 370         /* 5G => Ch 7, 8, 9, 11, 12, 16, 34, 36, 38, 40, 42, 44, 46, 48, 52, 56, 60, 64,
 371          * 100, 104, 108, 112, 116, 120, 124, 128, 132, 136, 140, 149, 153, 157, 161, 165  (Value 23 ~ 56) */
 372         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   7, Tf = 5035MHz (23) */
 373         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   8, Tf = 5040MHz (24) */
 374         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =   9, Tf = 5045MHz (25) */
 375         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  11, Tf = 5055MHz (26) */
 376         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  12, Tf = 5060MHz (27) */
 377         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  16, Tf = 5080MHz (28) */
 378         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  34, Tf = 5170MHz (29) */
 379         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  36, Tf = 5180MHz (30) */
 380         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  38, Tf = 5190MHz (31) */
 381         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  40, Tf = 5200MHz (32) */
 382         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  42, Tf = 5210MHz (33) */
 383         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  44, Tf = 5220MHz (34) */
 384         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  46, Tf = 5230MHz (35) */
 385         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  48, Tf = 5240MHz (36) */
 386         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  52, Tf = 5260MHz (37) */
 387         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  56, Tf = 5280MHz (38) */
 388         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  60, Tf = 5300MHz (39) */
 389         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel =  64, Tf = 5320MHz (40) */
 390         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 100, Tf = 5500MHz (41) */
 391         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 104, Tf = 5520MHz (42) */
 392         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 108, Tf = 5540MHz (43) */
 393         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 112, Tf = 5560MHz (44) */
 394         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 116, Tf = 5580MHz (45) */
 395         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 120, Tf = 5600MHz (46) */
 396         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 124, Tf = 5620MHz (47) */
 397         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 128, Tf = 5640MHz (48) */
 398         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 132, Tf = 5660MHz (49) */
 399         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 136, Tf = 5680MHz (50) */
 400         0x67D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 140, Tf = 5700MHz (51) */
 401         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 149, Tf = 5745MHz (52) */
 402         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 153, Tf = 5765MHz (53) */
 403         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 157, Tf = 5785MHz (54) */
 404         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW, /* channel = 161, Tf = 5805MHz (55) */
 405         0x77D78400+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW  /* channel = 165, Tf = 5825MHz (56) */
 406 };
 407
 408 /*
 409  * Description: AIROHA IFRF chip init function
 410  *
 411  * Parameters:
 412  *  In:
 413  *      dwIoBase    - I/O base address
 414  *  Out:
 415  *      none
 416  *
 417  * Return Value: true if succeeded; false if failed.
 418  *
 419  */
 420 static bool s_bAL7230Init(struct vnt_private *priv)
 421 {
 422         void __iomem *dwIoBase = priv->PortOffset;
 423         int     ii;
 424         bool ret;
 425
 426         ret = true;
 427
 428         /* 3-wire control for normal mode */
 429         VNSvOutPortB(dwIoBase + MAC_REG_SOFTPWRCTL, 0);
 430
 431         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPECTI  |
 432                                                          SOFTPWRCTL_TXPEINV));
 433         BBvPowerSaveModeOFF(priv); /* RobertYu:20050106, have DC value for Calibration */
 434
 435         for (ii = 0; ii < CB_AL7230_INIT_SEQ; ii++)
 436                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[ii]);
 437
 438         /* PLL On */
 439         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 440
 441         /* Calibration */
 442         MACvTimer0MicroSDelay(priv, 150);/* 150us */
 443         /* TXDCOC:active, RCK:disable */
 444         ret &= IFRFbWriteEmbedded(priv, (0x9ABA8F00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW));
 445         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 446         /* TXDCOC:disable, RCK:active */
 447         ret &= IFRFbWriteEmbedded(priv, (0x3ABA8F00+(BY_AL7230_REG_LEN<<3)+IFREGCTL_REGW));
 448         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 449         /* TXDCOC:disable, RCK:disable */
 450         ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[CB_AL7230_INIT_SEQ-1]);
 451
 452         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPE3    |
 453                                                          SOFTPWRCTL_SWPE2    |
 454                                                          SOFTPWRCTL_SWPECTI  |
 455                                                          SOFTPWRCTL_TXPEINV));
 456
 457         BBvPowerSaveModeON(priv); /* RobertYu:20050106 */
 458
 459         /* PE1: TX_ON, PE2: RX_ON, PE3: PLLON */
 460         /* 3-wire control for power saving mode */
 461         VNSvOutPortB(dwIoBase + MAC_REG_PSPWRSIG, (PSSIG_WPE3 | PSSIG_WPE2)); /* 1100 0000 */
 462
 463         return ret;
 464 }
 465
 466 /* Need to Pull PLLON low when writing channel registers through
 467  * 3-wire interface
 468  */
 469 static bool s_bAL7230SelectChannel(struct vnt_private *priv, unsigned char byChannel)
 470 {
 471         void __iomem *dwIoBase = priv->PortOffset;
 472         bool ret;
 473
 474         ret = true;
 475
 476         /* PLLON Off */
 477         MACvWordRegBitsOff(dwIoBase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 478
 479         ret &= IFRFbWriteEmbedded(priv, dwAL7230ChannelTable0[byChannel - 1]);
 480         ret &= IFRFbWriteEmbedded(priv, dwAL7230ChannelTable1[byChannel - 1]);
 481         ret &= IFRFbWriteEmbedded(priv, dwAL7230ChannelTable2[byChannel - 1]);
 482
 483         /* PLLOn On */
 484         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 485
 486         /* Set Channel[7] = 0 to tell H/W channel is changing now. */
 487         VNSvOutPortB(dwIoBase + MAC_REG_CHANNEL, (byChannel & 0x7F));
 488         MACvTimer0MicroSDelay(priv, SWITCH_CHANNEL_DELAY_AL7230);
 489         /* Set Channel[7] = 1 to tell H/W channel change is done. */
 490         VNSvOutPortB(dwIoBase + MAC_REG_CHANNEL, (byChannel | 0x80));
 491
 492         return ret;
 493 }
 494
 495 /*
 496  * Description: Write to IF/RF, by embedded programming
 497  *
 498  * Parameters:
 499  *  In:
 500  *      dwIoBase    - I/O base address
 501  *      dwData      - data to write
 502  *  Out:
 503  *      none
 504  *
 505  * Return Value: true if succeeded; false if failed.
 506  *
 507  */
 508 bool IFRFbWriteEmbedded(struct vnt_private *priv, unsigned long dwData)
 509 {
 510         void __iomem *dwIoBase = priv->PortOffset;
 511         unsigned short ww;
 512         unsigned long dwValue;
 513
 514         VNSvOutPortD(dwIoBase + MAC_REG_IFREGCTL, dwData);
 515
 516         /* W_MAX_TIMEOUT is the timeout period */
 517         for (ww = 0; ww < W_MAX_TIMEOUT; ww++) {
 518                 VNSvInPortD(dwIoBase + MAC_REG_IFREGCTL, &dwValue);
 519                 if (dwValue & IFREGCTL_DONE)
 520                         break;
 521         }
 522
 523         if (ww == W_MAX_TIMEOUT)
 524                 return false;
 525
 526         return true;
 527 }
 528
 529 /*
 530  * Description: AIROHA IFRF chip init function
 531  *
 532  * Parameters:
 533  *  In:
 534  *      dwIoBase    - I/O base address
 535  *  Out:
 536  *      none
 537  *
 538  * Return Value: true if succeeded; false if failed.
 539  *
 540  */
 541 static bool RFbAL2230Init(struct vnt_private *priv)
 542 {
 543         void __iomem *dwIoBase = priv->PortOffset;
 544         int     ii;
 545         bool ret;
 546
 547         ret = true;
 548
 549         /* 3-wire control for normal mode */
 550         VNSvOutPortB(dwIoBase + MAC_REG_SOFTPWRCTL, 0);
 551
 552         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPECTI  |
 553                                                          SOFTPWRCTL_TXPEINV));
 554         /* PLL  Off */
 555         MACvWordRegBitsOff(dwIoBase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 556
 557         /* patch abnormal AL2230 frequency output */
 558         IFRFbWriteEmbedded(priv, (0x07168700+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW));
 559
 560         for (ii = 0; ii < CB_AL2230_INIT_SEQ; ii++)
 561                 ret &= IFRFbWriteEmbedded(priv, dwAL2230InitTable[ii]);
 562         MACvTimer0MicroSDelay(priv, 30); /* delay 30 us */
 563
 564         /* PLL On */
 565         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, SOFTPWRCTL_SWPE3);
 566
 567         MACvTimer0MicroSDelay(priv, 150);/* 150us */
 568         ret &= IFRFbWriteEmbedded(priv, (0x00d80f00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW));
 569         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 570         ret &= IFRFbWriteEmbedded(priv, (0x00780f00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW));
 571         MACvTimer0MicroSDelay(priv, 30);/* 30us */
 572         ret &= IFRFbWriteEmbedded(priv, dwAL2230InitTable[CB_AL2230_INIT_SEQ-1]);
 573
 574         MACvWordRegBitsOn(dwIoBase, MAC_REG_SOFTPWRCTL, (SOFTPWRCTL_SWPE3    |
 575                                                          SOFTPWRCTL_SWPE2    |
 576                                                          SOFTPWRCTL_SWPECTI  |
 577                                                          SOFTPWRCTL_TXPEINV));
 578
 579         /* 3-wire control for power saving mode */
 580         VNSvOutPortB(dwIoBase + MAC_REG_PSPWRSIG, (PSSIG_WPE3 | PSSIG_WPE2)); /* 1100 0000 */
 581
 582         return ret;
 583 }
 584
 585 static bool RFbAL2230SelectChannel(struct vnt_private *priv, unsigned char byChannel)
 586 {
 587         void __iomem *dwIoBase = priv->PortOffset;
 588         bool ret;
 589
 590         ret = true;
 591
 592         ret &= IFRFbWriteEmbedded(priv, dwAL2230ChannelTable0[byChannel - 1]);
 593         ret &= IFRFbWriteEmbedded(priv, dwAL2230ChannelTable1[byChannel - 1]);
 594
 595         /* Set Channel[7] = 0 to tell H/W channel is changing now. */
 596         VNSvOutPortB(dwIoBase + MAC_REG_CHANNEL, (byChannel & 0x7F));
 597         MACvTimer0MicroSDelay(priv, SWITCH_CHANNEL_DELAY_AL2230);
 598         /* Set Channel[7] = 1 to tell H/W channel change is done. */
 599         VNSvOutPortB(dwIoBase + MAC_REG_CHANNEL, (byChannel | 0x80));
 600
 601         return ret;
 602 }
 603
 604 /*
 605  * Description: RF init function
 606  *
 607  * Parameters:
 608  *  In:
 609  *      byBBType
 610  *      byRFType
 611  *  Out:
 612  *      none
 613  *
 614  * Return Value: true if succeeded; false if failed.
 615  *
 616  */
 617 bool RFbInit(struct vnt_private *priv)
 618 {
 619         bool ret = true;
 620
 621         switch (priv->byRFType) {
 622         case RF_AIROHA:
 623         case RF_AL2230S:
 624                 priv->byMaxPwrLevel = AL2230_PWR_IDX_LEN;
 625                 ret = RFbAL2230Init(priv);
 626                 break;
 627         case RF_AIROHA7230:
 628                 priv->byMaxPwrLevel = AL7230_PWR_IDX_LEN;
 629                 ret = s_bAL7230Init(priv);
 630                 break;
 631         case RF_NOTHING:
 632                 ret = true;
 633                 break;
 634         default:
 635                 ret = false;
 636                 break;
 637         }
 638         return ret;
 639 }
 640
 641 /*
 642  * Description: Select channel
 643  *
 644  * Parameters:
 645  *  In:
 646  *      byRFType
 647  *      byChannel    - Channel number
 648  *  Out:
 649  *      none
 650  *
 651  * Return Value: true if succeeded; false if failed.
 652  *
 653  */
 654 bool RFbSelectChannel(struct vnt_private *priv, unsigned char byRFType,
 655                       u16 byChannel)
 656 {
 657         bool ret = true;
 658
 659         switch (byRFType) {
 660         case RF_AIROHA:
 661         case RF_AL2230S:
 662                 ret = RFbAL2230SelectChannel(priv, byChannel);
 663                 break;
 664                 /*{{ RobertYu: 20050104 */
 665         case RF_AIROHA7230:
 666                 ret = s_bAL7230SelectChannel(priv, byChannel);
 667                 break;
 668                 /*}} RobertYu */
 669         case RF_NOTHING:
 670                 ret = true;
 671                 break;
 672         default:
 673                 ret = false;
 674                 break;
 675         }
 676         return ret;
 677 }
 678
 679 /*
 680  * Description: Write WakeProgSyn
 681  *
 682  * Parameters:
 683  *  In:
 684  *      dwIoBase    - I/O base address
 685  *      uChannel    - channel number
 686  *      bySleepCnt  - SleepProgSyn count
 687  *
 688  * Return Value: None.
 689  *
 690  */
 691 bool RFvWriteWakeProgSyn(struct vnt_private *priv, unsigned char byRFType,
 692                          u16 uChannel)
 693 {
 694         void __iomem *dwIoBase = priv->PortOffset;
 695         int   ii;
 696         unsigned char byInitCount = 0;
 697         unsigned char bySleepCount = 0;
 698
 699         VNSvOutPortW(dwIoBase + MAC_REG_MISCFFNDEX, 0);
 700         switch (byRFType) {
 701         case RF_AIROHA:
 702         case RF_AL2230S:
 703
 704                 if (uChannel > CB_MAX_CHANNEL_24G)
 705                         return false;
 706
 707                  /* Init Reg + Channel Reg (2) */
 708                 byInitCount = CB_AL2230_INIT_SEQ + 2;
 709                 bySleepCount = 0;
 710                 if (byInitCount > (MISCFIFO_SYNDATASIZE - bySleepCount))
 711                         return false;
 712
 713                 for (ii = 0; ii < CB_AL2230_INIT_SEQ; ii++)
 714                         MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL2230InitTable[ii]);
 715
 716                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL2230ChannelTable0[uChannel-1]);
 717                 ii++;
 718                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL2230ChannelTable1[uChannel-1]);
 719                 break;
 720
 721                 /* Need to check, PLLON need to be low for channel setting */
 722         case RF_AIROHA7230:
 723                  /* Init Reg + Channel Reg (3) */
 724                 byInitCount = CB_AL7230_INIT_SEQ + 3;
 725                 bySleepCount = 0;
 726                 if (byInitCount > (MISCFIFO_SYNDATASIZE - bySleepCount))
 727                         return false;
 728
 729                 if (uChannel <= CB_MAX_CHANNEL_24G) {
 730                         for (ii = 0; ii < CB_AL7230_INIT_SEQ; ii++)
 731                                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230InitTable[ii]);
 732                 } else {
 733                         for (ii = 0; ii < CB_AL7230_INIT_SEQ; ii++)
 734                                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230InitTableAMode[ii]);
 735                 }
 736
 737                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230ChannelTable0[uChannel-1]);
 738                 ii++;
 739                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230ChannelTable1[uChannel-1]);
 740                 ii++;
 741                 MACvSetMISCFifo(priv, (unsigned short)(MISCFIFO_SYNDATA_IDX + ii), dwAL7230ChannelTable2[uChannel-1]);
 742                 break;
 743
 744         case RF_NOTHING:
 745                 return true;
 746
 747         default:
 748                 return false;
 749         }
 750
 751         MACvSetMISCFifo(priv, MISCFIFO_SYNINFO_IDX, (unsigned long)MAKEWORD(bySleepCount, byInitCount));
 752
 753         return true;
 754 }
 755
 756 /*
 757  * Description: Set Tx power
 758  *
 759  * Parameters:
 760  *  In:
 761  *      dwIoBase       - I/O base address
 762  *      dwRFPowerTable - RF Tx Power Setting
 763  *  Out:
 764  *      none
 765  *
 766  * Return Value: true if succeeded; false if failed.
 767  *
 768  */
 769 bool RFbSetPower(
 770         struct vnt_private *priv,
 771         unsigned int rate,
 772         u16 uCH
 773 )
 774 {
 775         bool ret = true;
 776         unsigned char byPwr = 0;
 777         unsigned char byDec = 0;
 778
 779         if (priv->dwDiagRefCount != 0)
 780                 return true;
 781
 782         if ((uCH < 1) || (uCH > CB_MAX_CHANNEL))
 783                 return false;
 784
 785         switch (rate) {
 786         case RATE_1M:
 787         case RATE_2M:
 788         case RATE_5M:
 789         case RATE_11M:
 790                 if (uCH > CB_MAX_CHANNEL_24G)
 791                         return false;
 792
 793                 byPwr = priv->abyCCKPwrTbl[uCH];
 794                 break;
 795         case RATE_6M:
 796         case RATE_9M:
 797         case RATE_12M:
 798         case RATE_18M:
 799                 byPwr = priv->abyOFDMPwrTbl[uCH];
 800                 if (priv->byRFType == RF_UW2452)
 801                         byDec = byPwr + 14;
 802                 else
 803                         byDec = byPwr + 10;
 804
 805                 if (byDec >= priv->byMaxPwrLevel)
 806                         byDec = priv->byMaxPwrLevel-1;
 807
 808                 byPwr = byDec;
 809                 break;
 810         case RATE_24M:
 811         case RATE_36M:
 812         case RATE_48M:
 813         case RATE_54M:
 814                 byPwr = priv->abyOFDMPwrTbl[uCH];
 815                 break;
 816         }
 817
 818         if (priv->byCurPwr == byPwr)
 819                 return true;
 820
 821         ret = RFbRawSetPower(priv, byPwr, rate);
 822         if (ret)
 823                 priv->byCurPwr = byPwr;
 824
 825         return ret;
 826 }
 827
 828 /*
 829  * Description: Set Tx power
 830  *
 831  * Parameters:
 832  *  In:
 833  *      dwIoBase       - I/O base address
 834  *      dwRFPowerTable - RF Tx Power Setting
 835  *  Out:
 836  *      none
 837  *
 838  * Return Value: true if succeeded; false if failed.
 839  *
 840  */
 841
 842 bool RFbRawSetPower(
 843         struct vnt_private *priv,
 844         unsigned char byPwr,
 845         unsigned int rate
 846 )
 847 {
 848         bool ret = true;
 849         unsigned long dwMax7230Pwr = 0;
 850
 851         if (byPwr >=  priv->byMaxPwrLevel)
 852                 return false;
 853
 854         switch (priv->byRFType) {
 855         case RF_AIROHA:
 856                 ret &= IFRFbWriteEmbedded(priv, dwAL2230PowerTable[byPwr]);
 857                 if (rate <= RATE_11M)
 858                         ret &= IFRFbWriteEmbedded(priv, 0x0001B400+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW);
 859                 else
 860                         ret &= IFRFbWriteEmbedded(priv, 0x0005A400+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW);
 861
 862                 break;
 863
 864         case RF_AL2230S:
 865                 ret &= IFRFbWriteEmbedded(priv, dwAL2230PowerTable[byPwr]);
 866                 if (rate <= RATE_11M) {
 867                         ret &= IFRFbWriteEmbedded(priv, 0x040C1400+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW);
 868                         ret &= IFRFbWriteEmbedded(priv, 0x00299B00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW);
 869                 } else {
 870                         ret &= IFRFbWriteEmbedded(priv, 0x0005A400+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW);
 871                         ret &= IFRFbWriteEmbedded(priv, 0x00099B00+(BY_AL2230_REG_LEN<<3)+IFREGCTL_REGW);
 872                 }
 873
 874                 break;
 875
 876         case RF_AIROHA7230:
 877                 /* 0x080F1B00 for 3 wire control TxGain(D10)
 878                  * and 0x31 as TX Gain value
 879                  */
 880                 dwMax7230Pwr = 0x080C0B00 | ((byPwr) << 12) |
 881                         (BY_AL7230_REG_LEN << 3)  | IFREGCTL_REGW;
 882
 883                 ret &= IFRFbWriteEmbedded(priv, dwMax7230Pwr);
 884                 break;
 885
 886         default:
 887                 break;
 888         }
 889         return ret;
 890 }
 891
 892 /*
 893  *
 894  * Routine Description:
 895  *     Translate RSSI to dBm
 896  *
 897  * Parameters:
 898  *  In:
 899  *      priv         - The adapter to be translated
 900  *      byCurrRSSI      - RSSI to be translated
 901  *  Out:
 902  *      pdwdbm          - Translated dbm number
 903  *
 904  * Return Value: none
 905  *
 906  */
 907 void
 908 RFvRSSITodBm(
 909         struct vnt_private *priv,
 910         unsigned char byCurrRSSI,
 911         long *pldBm
 912         )
 913 {
 914         unsigned char byIdx = (((byCurrRSSI & 0xC0) >> 6) & 0x03);
 915         long b = (byCurrRSSI & 0x3F);
 916         long a = 0;
 917         unsigned char abyAIROHARF[4] = {0, 18, 0, 40};
 918
 919         switch (priv->byRFType) {
 920         case RF_AIROHA:
 921         case RF_AL2230S:
 922         case RF_AIROHA7230:
 923                 a = abyAIROHARF[byIdx];
 924                 break;
 925         default:
 926                 break;
 927         }
 928
 929         *pldBm = -1 * (a + b * 2);
 930 }
 931
 932 /* Post processing for the 11b/g and 11a.
 933  * for save time on changing Reg2,3,5,7,10,12,15
 934  */
 935 bool RFbAL7230SelectChannelPostProcess(struct vnt_private *priv,
 936                                        u16 byOldChannel,
 937                                        u16 byNewChannel)
 938 {
 939         bool ret;
 940
 941         ret = true;
 942
 943         /* if change between 11 b/g and 11a need to update the following
 944          * register
 945          * Channel Index 1~14
 946          */
 947         if ((byOldChannel <= CB_MAX_CHANNEL_24G) && (byNewChannel > CB_MAX_CHANNEL_24G)) {
 948                 /* Change from 2.4G to 5G [Reg] */
 949                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[2]);
 950                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[3]);
 951                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[5]);
 952                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[7]);
 953                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[10]);
 954                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[12]);
 955                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTableAMode[15]);
 956         } else if ((byOldChannel > CB_MAX_CHANNEL_24G) && (byNewChannel <= CB_MAX_CHANNEL_24G)) {
 957                 /* Change from 5G to 2.4G [Reg] */
 958                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[2]);
 959                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[3]);
 960                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[5]);
 961                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[7]);
 962                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[10]);
 963                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[12]);
 964                 ret &= IFRFbWriteEmbedded(priv, dwAL7230InitTable[15]);
 965         }
 966
 967         return ret;
 968 }