Documentation/devicetree/bindings/dma/xilinx/zynqmp_dma.txt

   1 Xilinx ZynqMP DMA engine, it does support memory to memory transfers,
   2 memory to device and device to memory transfers. It also has flow
   3 control and rate control support for slave/peripheral dma access.
   4
   5 Required properties:
   6 - compatible            : Should be "xlnx,zynqmp-dma-1.0"
   7 - reg                   : Memory map for gdma/adma module access.
   8 - interrupt-parent      : Interrupt controller the interrupt is routed through
   9 - interrupts            : Should contain DMA channel interrupt.
  10 - xlnx,bus-width        : Axi buswidth in bits. Should contain 128 or 64
  11 - clock-names           : List of input clocks "clk_main", "clk_apb"
  12                           (see clock bindings for details)
  13
  14 Optional properties:
  15 - dma-coherent          : Present if dma operations are coherent.
  16
  17 Example:
  18 ++++++++
  19 fpd_dma_chan1: dma@fd500000 {
  20         compatible = "xlnx,zynqmp-dma-1.0";
  21         reg = <0x0 0xFD500000 0x1000>;
  22         interrupt-parent = <&gic>;
  23         interrupts = <0 117 4>;
  24         clock-names = "clk_main", "clk_apb";
  25         xlnx,bus-width = <128>;
  26         dma-coherent;
  27 };