arch/arm/boot/dts/uniphier-sld8.dtsi

   1 /*
   2  * Device Tree Source for UniPhier sLD8 SoC
   3  *
   4  * Copyright (C) 2015-2016 Socionext Inc.
   5  *   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
   6  *
   7  * This file is dual-licensed: you can use it either under the terms
   8  * of the GPL or the X11 license, at your option. Note that this dual
   9  * licensing only applies to this file, and not this project as a
  10  * whole.
  11  *
  12  *  a) This file is free software; you can redistribute it and/or
  13  *     modify it under the terms of the GNU General Public License as
  14  *     published by the Free Software Foundation; either version 2 of the
  15  *     License, or (at your option) any later version.
  16  *
  17  *     This file is distributed in the hope that it will be useful,
  18  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  *     GNU General Public License for more details.
  21  *
  22  * Or, alternatively,
  23  *
  24  *  b) Permission is hereby granted, free of charge, to any person
  25  *     obtaining a copy of this software and associated documentation
  26  *     files (the "Software"), to deal in the Software without
  27  *     restriction, including without limitation the rights to use,
  28  *     copy, modify, merge, publish, distribute, sublicense, and/or
  29  *     sell copies of the Software, and to permit persons to whom the
  30  *     Software is furnished to do so, subject to the following
  31  *     conditions:
  32  *
  33  *     The above copyright notice and this permission notice shall be
  34  *     included in all copies or substantial portions of the Software.
  35  *
  36  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  37  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  38  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  39  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  40  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  41  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  42  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  43  *     OTHER DEALINGS IN THE SOFTWARE.
  44  */
  45
  46 /include/ "uniphier-common32.dtsi"
  47
  48 / {
  49         compatible = "socionext,uniphier-sld8";
  50
  51         cpus {
  52                 #address-cells = <1>;
  53                 #size-cells = <0>;
  54
  55                 cpu@0 {
  56                         device_type = "cpu";
  57                         compatible = "arm,cortex-a9";
  58                         reg = <0>;
  59                         enable-method = "psci";
  60                         next-level-cache = <&l2>;
  61                 };
  62         };
  63
  64         clocks {
  65                 arm_timer_clk: arm_timer_clk {
  66                         #clock-cells = <0>;
  67                         compatible = "fixed-clock";
  68                         clock-frequency = <50000000>;
  69                 };
  70         };
  71 };
  72
  73 &soc {
  74         l2: l2-cache@500c0000 {
  75                 compatible = "socionext,uniphier-system-cache";
  76                 reg = <0x500c0000 0x2000>, <0x503c0100 0x4>, <0x506c0000 0x400>;
  77                 interrupts = <0 174 4>, <0 175 4>;
  78                 cache-unified;
  79                 cache-size = <(256 * 1024)>;
  80                 cache-sets = <256>;
  81                 cache-line-size = <128>;
  82                 cache-level = <2>;
  83         };
  84
  85         i2c0: i2c@58400000 {
  86                 compatible = "socionext,uniphier-i2c";
  87                 status = "disabled";
  88                 reg = <0x58400000 0x40>;
  89                 #address-cells = <1>;
  90                 #size-cells = <0>;
  91                 interrupts = <0 41 1>;
  92                 pinctrl-names = "default";
  93                 pinctrl-0 = <&pinctrl_i2c0>;
  94                 clocks = <&peri_clk 4>;
  95                 clock-frequency = <100000>;
  96         };
  97
  98         i2c1: i2c@58480000 {
  99                 compatible = "socionext,uniphier-i2c";
 100                 status = "disabled";
 101                 reg = <0x58480000 0x40>;
 102                 #address-cells = <1>;
 103                 #size-cells = <0>;
 104                 interrupts = <0 42 1>;
 105                 pinctrl-names = "default";
 106                 pinctrl-0 = <&pinctrl_i2c1>;
 107                 clocks = <&peri_clk 5>;
 108                 clock-frequency = <100000>;
 109         };
 110
 111         /* chip-internal connection for DMD */
 112         i2c2: i2c@58500000 {
 113                 compatible = "socionext,uniphier-i2c";
 114                 reg = <0x58500000 0x40>;
 115                 #address-cells = <1>;
 116                 #size-cells = <0>;
 117                 interrupts = <0 43 1>;
 118                 pinctrl-names = "default";
 119                 pinctrl-0 = <&pinctrl_i2c2>;
 120                 clocks = <&peri_clk 6>;
 121                 clock-frequency = <400000>;
 122         };
 123
 124         i2c3: i2c@58580000 {
 125                 compatible = "socionext,uniphier-i2c";
 126                 status = "disabled";
 127                 reg = <0x58580000 0x40>;
 128                 #address-cells = <1>;
 129                 #size-cells = <0>;
 130                 interrupts = <0 44 1>;
 131                 pinctrl-names = "default";
 132                 pinctrl-0 = <&pinctrl_i2c3>;
 133                 clocks = <&peri_clk 7>;
 134                 clock-frequency = <100000>;
 135         };
 136
 137         usb0: usb@5a800100 {
 138                 compatible = "socionext,uniphier-ehci", "generic-ehci";
 139                 status = "disabled";
 140                 reg = <0x5a800100 0x100>;
 141                 interrupts = <0 80 4>;
 142                 pinctrl-names = "default";
 143                 pinctrl-0 = <&pinctrl_usb0>;
 144                 clocks = <&mio_clk 7>, <&mio_clk 8>, <&mio_clk 12>;
 145                 resets = <&mio_rst 7>, <&mio_rst 8>, <&mio_rst 12>, <&sys_rst 8>;
 146         };
 147
 148         usb1: usb@5a810100 {
 149                 compatible = "socionext,uniphier-ehci", "generic-ehci";
 150                 status = "disabled";
 151                 reg = <0x5a810100 0x100>;
 152                 interrupts = <0 81 4>;
 153                 pinctrl-names = "default";
 154                 pinctrl-0 = <&pinctrl_usb1>;
 155                 clocks = <&mio_clk 7>, <&mio_clk 9>, <&mio_clk 13>;
 156                 resets = <&mio_rst 7>, <&mio_rst 9>, <&mio_rst 13>, <&sys_rst 8>;
 157         };
 158
 159         usb2: usb@5a820100 {
 160                 compatible = "socionext,uniphier-ehci", "generic-ehci";
 161                 status = "disabled";
 162                 reg = <0x5a820100 0x100>;
 163                 interrupts = <0 82 4>;
 164                 pinctrl-names = "default";
 165                 pinctrl-0 = <&pinctrl_usb2>;
 166                 clocks = <&mio_clk 7>, <&mio_clk 10>, <&mio_clk 14>;
 167                 resets = <&mio_rst 7>, <&mio_rst 10>, <&mio_rst 14>, <&sys_rst 8>;
 168         };
 169 };
 170
 171 &refclk {
 172         clock-frequency = <25000000>;
 173 };
 174
 175 &serial3 {
 176         interrupts = <0 29 4>;
 177 };
 178
 179 &mio_clk {
 180         compatible = "socionext,uniphier-sld8-mio-clock";
 181 };
 182
 183 &mio_rst {
 184         compatible = "socionext,uniphier-sld8-mio-reset";
 185         resets = <&sys_rst 7>;
 186 };
 187
 188 &peri_clk {
 189         compatible = "socionext,uniphier-sld8-peri-clock";
 190 };
 191
 192 &peri_rst {
 193         compatible = "socionext,uniphier-sld8-peri-reset";
 194 };
 195
 196 &pinctrl {
 197         compatible = "socionext,uniphier-sld8-pinctrl";
 198 };
 199
 200 &sys_clk {
 201         compatible = "socionext,uniphier-sld8-clock";
 202 };
 203
 204 &sys_rst {
 205         compatible = "socionext,uniphier-sld8-reset";
 206 };