arch/mips/include/uapi/asm/inst.h

   1 /*
   2  * Format of an instruction in memory.
   3  *
   4  * This file is subject to the terms and conditions of the GNU General Public
   5  * License.  See the file "COPYING" in the main directory of this archive
   6  * for more details.
   7  *
   8  * Copyright (C) 1996, 2000 by Ralf Baechle
   9  * Copyright (C) 2006 by Thiemo Seufer
  10  * Copyright (C) 2012 MIPS Technologies, Inc.  All rights reserved.
  11  * Copyright (C) 2014 Imagination Technologies Ltd.
  12  */
  13 #ifndef _UAPI_ASM_INST_H
  14 #define _UAPI_ASM_INST_H
  15
  16 #include <asm/bitfield.h>
  17
  18 /*
  19  * Major opcodes; before MIPS IV cop1x was called cop3.
  20  */
  21 enum major_op {
  22         spec_op, bcond_op, j_op, jal_op,
  23         beq_op, bne_op, blez_op, bgtz_op,
  24         addi_op, addiu_op, slti_op, sltiu_op,
  25         andi_op, ori_op, xori_op, lui_op,
  26         cop0_op, cop1_op, cop2_op, cop1x_op,
  27         beql_op, bnel_op, blezl_op, bgtzl_op,
  28         daddi_op, daddiu_op, ldl_op, ldr_op,
  29         spec2_op, jalx_op, mdmx_op, spec3_op,
  30         lb_op, lh_op, lwl_op, lw_op,
  31         lbu_op, lhu_op, lwr_op, lwu_op,
  32         sb_op, sh_op, swl_op, sw_op,
  33         sdl_op, sdr_op, swr_op, cache_op,
  34         ll_op, lwc1_op, lwc2_op, pref_op,
  35         lld_op, ldc1_op, ldc2_op, ld_op,
  36         sc_op, swc1_op, swc2_op, major_3b_op,
  37         scd_op, sdc1_op, sdc2_op, sd_op
  38 };
  39
  40 /*
  41  * func field of spec opcode.
  42  */
  43 enum spec_op {
  44         sll_op, movc_op, srl_op, sra_op,
  45         sllv_op, pmon_op, srlv_op, srav_op,
  46         jr_op, jalr_op, movz_op, movn_op,
  47         syscall_op, break_op, spim_op, sync_op,
  48         mfhi_op, mthi_op, mflo_op, mtlo_op,
  49         dsllv_op, spec2_unused_op, dsrlv_op, dsrav_op,
  50         mult_op, multu_op, div_op, divu_op,
  51         dmult_op, dmultu_op, ddiv_op, ddivu_op,
  52         add_op, addu_op, sub_op, subu_op,
  53         and_op, or_op, xor_op, nor_op,
  54         spec3_unused_op, spec4_unused_op, slt_op, sltu_op,
  55         dadd_op, daddu_op, dsub_op, dsubu_op,
  56         tge_op, tgeu_op, tlt_op, tltu_op,
  57         teq_op, spec5_unused_op, tne_op, spec6_unused_op,
  58         dsll_op, spec7_unused_op, dsrl_op, dsra_op,
  59         dsll32_op, spec8_unused_op, dsrl32_op, dsra32_op
  60 };
  61
  62 /*
  63  * func field of spec2 opcode.
  64  */
  65 enum spec2_op {
  66         madd_op, maddu_op, mul_op, spec2_3_unused_op,
  67         msub_op, msubu_op, /* more unused ops */
  68         clz_op = 0x20, clo_op,
  69         dclz_op = 0x24, dclo_op,
  70         sdbpp_op = 0x3f
  71 };
  72
  73 /*
  74  * func field of spec3 opcode.
  75  */
  76 enum spec3_op {
  77         ext_op, dextm_op, dextu_op, dext_op,
  78         ins_op, dinsm_op, dinsu_op, dins_op,
  79         yield_op  = 0x09, lx_op     = 0x0a,
  80         lwle_op   = 0x19, lwre_op   = 0x1a,
  81         cachee_op = 0x1b, sbe_op    = 0x1c,
  82         she_op    = 0x1d, sce_op    = 0x1e,
  83         swe_op    = 0x1f, bshfl_op  = 0x20,
  84         swle_op   = 0x21, swre_op   = 0x22,
  85         prefe_op  = 0x23, dbshfl_op = 0x24,
  86         lbue_op   = 0x28, lhue_op   = 0x29,
  87         lbe_op    = 0x2c, lhe_op    = 0x2d,
  88         lle_op    = 0x2e, lwe_op    = 0x2f,
  89         rdhwr_op  = 0x3b
  90 };
  91
  92 /*
  93  * rt field of bcond opcodes.
  94  */
  95 enum rt_op {
  96         bltz_op, bgez_op, bltzl_op, bgezl_op,
  97         spimi_op, unused_rt_op_0x05, unused_rt_op_0x06, unused_rt_op_0x07,
  98         tgei_op, tgeiu_op, tlti_op, tltiu_op,
  99         teqi_op, unused_0x0d_rt_op, tnei_op, unused_0x0f_rt_op,
 100         bltzal_op, bgezal_op, bltzall_op, bgezall_op,
 101         rt_op_0x14, rt_op_0x15, rt_op_0x16, rt_op_0x17,
 102         rt_op_0x18, rt_op_0x19, rt_op_0x1a, rt_op_0x1b,
 103         bposge32_op, rt_op_0x1d, rt_op_0x1e, rt_op_0x1f
 104 };
 105
 106 /*
 107  * rs field of cop opcodes.
 108  */
 109 enum cop_op {
 110         mfc_op        = 0x00, dmfc_op       = 0x01,
 111         cfc_op        = 0x02, mfhc0_op      = 0x02,
 112         mfhc_op       = 0x03, mtc_op        = 0x04,
 113         dmtc_op       = 0x05, ctc_op        = 0x06,
 114         mthc0_op      = 0x06, mthc_op       = 0x07,
 115         bc_op         = 0x08, cop_op        = 0x10,
 116         copm_op       = 0x18
 117 };
 118
 119 /*
 120  * rt field of cop.bc_op opcodes
 121  */
 122 enum bcop_op {
 123         bcf_op, bct_op, bcfl_op, bctl_op
 124 };
 125
 126 /*
 127  * func field of cop0 coi opcodes.
 128  */
 129 enum cop0_coi_func {
 130         tlbr_op       = 0x01, tlbwi_op      = 0x02,
 131         tlbwr_op      = 0x06, tlbp_op       = 0x08,
 132         rfe_op        = 0x10, eret_op       = 0x18,
 133         wait_op       = 0x20,
 134 };
 135
 136 /*
 137  * func field of cop0 com opcodes.
 138  */
 139 enum cop0_com_func {
 140         tlbr1_op      = 0x01, tlbw_op       = 0x02,
 141         tlbp1_op      = 0x08, dctr_op       = 0x09,
 142         dctw_op       = 0x0a
 143 };
 144
 145 /*
 146  * fmt field of cop1 opcodes.
 147  */
 148 enum cop1_fmt {
 149         s_fmt, d_fmt, e_fmt, q_fmt,
 150         w_fmt, l_fmt
 151 };
 152
 153 /*
 154  * func field of cop1 instructions using d, s or w format.
 155  */
 156 enum cop1_sdw_func {
 157         fadd_op      =  0x00, fsub_op      =  0x01,
 158         fmul_op      =  0x02, fdiv_op      =  0x03,
 159         fsqrt_op     =  0x04, fabs_op      =  0x05,
 160         fmov_op      =  0x06, fneg_op      =  0x07,
 161         froundl_op   =  0x08, ftruncl_op   =  0x09,
 162         fceill_op    =  0x0a, ffloorl_op   =  0x0b,
 163         fround_op    =  0x0c, ftrunc_op    =  0x0d,
 164         fceil_op     =  0x0e, ffloor_op    =  0x0f,
 165         fmovc_op     =  0x11, fmovz_op     =  0x12,
 166         fmovn_op     =  0x13, frecip_op    =  0x15,
 167         frsqrt_op    =  0x16, fcvts_op     =  0x20,
 168         fcvtd_op     =  0x21, fcvte_op     =  0x22,
 169         fcvtw_op     =  0x24, fcvtl_op     =  0x25,
 170         fcmp_op      =  0x30
 171 };
 172
 173 /*
 174  * func field of cop1x opcodes (MIPS IV).
 175  */
 176 enum cop1x_func {
 177         lwxc1_op     =  0x00, ldxc1_op     =  0x01,
 178         swxc1_op     =  0x08, sdxc1_op     =  0x09,
 179         pfetch_op    =  0x0f, madd_s_op    =  0x20,
 180         madd_d_op    =  0x21, madd_e_op    =  0x22,
 181         msub_s_op    =  0x28, msub_d_op    =  0x29,
 182         msub_e_op    =  0x2a, nmadd_s_op   =  0x30,
 183         nmadd_d_op   =  0x31, nmadd_e_op   =  0x32,
 184         nmsub_s_op   =  0x38, nmsub_d_op   =  0x39,
 185         nmsub_e_op   =  0x3a
 186 };
 187
 188 /*
 189  * func field for mad opcodes (MIPS IV).
 190  */
 191 enum mad_func {
 192         madd_fp_op      = 0x08, msub_fp_op      = 0x0a,
 193         nmadd_fp_op     = 0x0c, nmsub_fp_op     = 0x0e
 194 };
 195
 196 /*
 197  * func field for special3 lx opcodes (Cavium Octeon).
 198  */
 199 enum lx_func {
 200         lwx_op  = 0x00,
 201         lhx_op  = 0x04,
 202         lbux_op = 0x06,
 203         ldx_op  = 0x08,
 204         lwux_op = 0x10,
 205         lhux_op = 0x14,
 206         lbx_op  = 0x16,
 207 };
 208
 209 /*
 210  * BSHFL opcodes
 211  */
 212 enum bshfl_func {
 213         wsbh_op = 0x2,
 214         dshd_op = 0x5,
 215         seb_op  = 0x10,
 216         seh_op  = 0x18,
 217 };
 218
 219 /*
 220  * (microMIPS) Major opcodes.
 221  */
 222 enum mm_major_op {
 223         mm_pool32a_op, mm_pool16a_op, mm_lbu16_op, mm_move16_op,
 224         mm_addi32_op, mm_lbu32_op, mm_sb32_op, mm_lb32_op,
 225         mm_pool32b_op, mm_pool16b_op, mm_lhu16_op, mm_andi16_op,
 226         mm_addiu32_op, mm_lhu32_op, mm_sh32_op, mm_lh32_op,
 227         mm_pool32i_op, mm_pool16c_op, mm_lwsp16_op, mm_pool16d_op,
 228         mm_ori32_op, mm_pool32f_op, mm_reserved1_op, mm_reserved2_op,
 229         mm_pool32c_op, mm_lwgp16_op, mm_lw16_op, mm_pool16e_op,
 230         mm_xori32_op, mm_jals32_op, mm_addiupc_op, mm_reserved3_op,
 231         mm_reserved4_op, mm_pool16f_op, mm_sb16_op, mm_beqz16_op,
 232         mm_slti32_op, mm_beq32_op, mm_swc132_op, mm_lwc132_op,
 233         mm_reserved5_op, mm_reserved6_op, mm_sh16_op, mm_bnez16_op,
 234         mm_sltiu32_op, mm_bne32_op, mm_sdc132_op, mm_ldc132_op,
 235         mm_reserved7_op, mm_reserved8_op, mm_swsp16_op, mm_b16_op,
 236         mm_andi32_op, mm_j32_op, mm_sd32_op, mm_ld32_op,
 237         mm_reserved11_op, mm_reserved12_op, mm_sw16_op, mm_li16_op,
 238         mm_jalx32_op, mm_jal32_op, mm_sw32_op, mm_lw32_op,
 239 };
 240
 241 /*
 242  * (microMIPS) POOL32I minor opcodes.
 243  */
 244 enum mm_32i_minor_op {
 245         mm_bltz_op, mm_bltzal_op, mm_bgez_op, mm_bgezal_op,
 246         mm_blez_op, mm_bnezc_op, mm_bgtz_op, mm_beqzc_op,
 247         mm_tlti_op, mm_tgei_op, mm_tltiu_op, mm_tgeiu_op,
 248         mm_tnei_op, mm_lui_op, mm_teqi_op, mm_reserved13_op,
 249         mm_synci_op, mm_bltzals_op, mm_reserved14_op, mm_bgezals_op,
 250         mm_bc2f_op, mm_bc2t_op, mm_reserved15_op, mm_reserved16_op,
 251         mm_reserved17_op, mm_reserved18_op, mm_bposge64_op, mm_bposge32_op,
 252         mm_bc1f_op, mm_bc1t_op, mm_reserved19_op, mm_reserved20_op,
 253         mm_bc1any2f_op, mm_bc1any2t_op, mm_bc1any4f_op, mm_bc1any4t_op,
 254 };
 255
 256 /*
 257  * (microMIPS) POOL32A minor opcodes.
 258  */
 259 enum mm_32a_minor_op {
 260         mm_sll32_op = 0x000,
 261         mm_ins_op = 0x00c,
 262         mm_sllv32_op = 0x010,
 263         mm_ext_op = 0x02c,
 264         mm_pool32axf_op = 0x03c,
 265         mm_srl32_op = 0x040,
 266         mm_sra_op = 0x080,
 267         mm_srlv32_op = 0x090,
 268         mm_rotr_op = 0x0c0,
 269         mm_lwxs_op = 0x118,
 270         mm_addu32_op = 0x150,
 271         mm_subu32_op = 0x1d0,
 272         mm_wsbh_op = 0x1ec,
 273         mm_mul_op = 0x210,
 274         mm_and_op = 0x250,
 275         mm_or32_op = 0x290,
 276         mm_xor32_op = 0x310,
 277         mm_slt_op = 0x350,
 278         mm_sltu_op = 0x390,
 279 };
 280
 281 /*
 282  * (microMIPS) POOL32B functions.
 283  */
 284 enum mm_32b_func {
 285         mm_lwc2_func = 0x0,
 286         mm_lwp_func = 0x1,
 287         mm_ldc2_func = 0x2,
 288         mm_ldp_func = 0x4,
 289         mm_lwm32_func = 0x5,
 290         mm_cache_func = 0x6,
 291         mm_ldm_func = 0x7,
 292         mm_swc2_func = 0x8,
 293         mm_swp_func = 0x9,
 294         mm_sdc2_func = 0xa,
 295         mm_sdp_func = 0xc,
 296         mm_swm32_func = 0xd,
 297         mm_sdm_func = 0xf,
 298 };
 299
 300 /*
 301  * (microMIPS) POOL32C functions.
 302  */
 303 enum mm_32c_func {
 304         mm_pref_func = 0x2,
 305         mm_ll_func = 0x3,
 306         mm_swr_func = 0x9,
 307         mm_sc_func = 0xb,
 308         mm_lwu_func = 0xe,
 309 };
 310
 311 /*
 312  * (microMIPS) POOL32AXF minor opcodes.
 313  */
 314 enum mm_32axf_minor_op {
 315         mm_mfc0_op = 0x003,
 316         mm_mtc0_op = 0x00b,
 317         mm_tlbp_op = 0x00d,
 318         mm_mfhi32_op = 0x035,
 319         mm_jalr_op = 0x03c,
 320         mm_tlbr_op = 0x04d,
 321         mm_mflo32_op = 0x075,
 322         mm_jalrhb_op = 0x07c,
 323         mm_tlbwi_op = 0x08d,
 324         mm_tlbwr_op = 0x0cd,
 325         mm_jalrs_op = 0x13c,
 326         mm_jalrshb_op = 0x17c,
 327         mm_sync_op = 0x1ad,
 328         mm_syscall_op = 0x22d,
 329         mm_wait_op = 0x24d,
 330         mm_eret_op = 0x3cd,
 331         mm_divu_op = 0x5dc,
 332 };
 333
 334 /*
 335  * (microMIPS) POOL32F minor opcodes.
 336  */
 337 enum mm_32f_minor_op {
 338         mm_32f_00_op = 0x00,
 339         mm_32f_01_op = 0x01,
 340         mm_32f_02_op = 0x02,
 341         mm_32f_10_op = 0x08,
 342         mm_32f_11_op = 0x09,
 343         mm_32f_12_op = 0x0a,
 344         mm_32f_20_op = 0x10,
 345         mm_32f_30_op = 0x18,
 346         mm_32f_40_op = 0x20,
 347         mm_32f_41_op = 0x21,
 348         mm_32f_42_op = 0x22,
 349         mm_32f_50_op = 0x28,
 350         mm_32f_51_op = 0x29,
 351         mm_32f_52_op = 0x2a,
 352         mm_32f_60_op = 0x30,
 353         mm_32f_70_op = 0x38,
 354         mm_32f_73_op = 0x3b,
 355         mm_32f_74_op = 0x3c,
 356 };
 357
 358 /*
 359  * (microMIPS) POOL32F secondary minor opcodes.
 360  */
 361 enum mm_32f_10_minor_op {
 362         mm_lwxc1_op = 0x1,
 363         mm_swxc1_op,
 364         mm_ldxc1_op,
 365         mm_sdxc1_op,
 366         mm_luxc1_op,
 367         mm_suxc1_op,
 368 };
 369
 370 enum mm_32f_func {
 371         mm_lwxc1_func = 0x048,
 372         mm_swxc1_func = 0x088,
 373         mm_ldxc1_func = 0x0c8,
 374         mm_sdxc1_func = 0x108,
 375 };
 376
 377 /*
 378  * (microMIPS) POOL32F secondary minor opcodes.
 379  */
 380 enum mm_32f_40_minor_op {
 381         mm_fmovf_op,
 382         mm_fmovt_op,
 383 };
 384
 385 /*
 386  * (microMIPS) POOL32F secondary minor opcodes.
 387  */
 388 enum mm_32f_60_minor_op {
 389         mm_fadd_op,
 390         mm_fsub_op,
 391         mm_fmul_op,
 392         mm_fdiv_op,
 393 };
 394
 395 /*
 396  * (microMIPS) POOL32F secondary minor opcodes.
 397  */
 398 enum mm_32f_70_minor_op {
 399         mm_fmovn_op,
 400         mm_fmovz_op,
 401 };
 402
 403 /*
 404  * (microMIPS) POOL32FXF secondary minor opcodes for POOL32F.
 405  */
 406 enum mm_32f_73_minor_op {
 407         mm_fmov0_op = 0x01,
 408         mm_fcvtl_op = 0x04,
 409         mm_movf0_op = 0x05,
 410         mm_frsqrt_op = 0x08,
 411         mm_ffloorl_op = 0x0c,
 412         mm_fabs0_op = 0x0d,
 413         mm_fcvtw_op = 0x24,
 414         mm_movt0_op = 0x25,
 415         mm_fsqrt_op = 0x28,
 416         mm_ffloorw_op = 0x2c,
 417         mm_fneg0_op = 0x2d,
 418         mm_cfc1_op = 0x40,
 419         mm_frecip_op = 0x48,
 420         mm_fceill_op = 0x4c,
 421         mm_fcvtd0_op = 0x4d,
 422         mm_ctc1_op = 0x60,
 423         mm_fceilw_op = 0x6c,
 424         mm_fcvts0_op = 0x6d,
 425         mm_mfc1_op = 0x80,
 426         mm_fmov1_op = 0x81,
 427         mm_movf1_op = 0x85,
 428         mm_ftruncl_op = 0x8c,
 429         mm_fabs1_op = 0x8d,
 430         mm_mtc1_op = 0xa0,
 431         mm_movt1_op = 0xa5,
 432         mm_ftruncw_op = 0xac,
 433         mm_fneg1_op = 0xad,
 434         mm_mfhc1_op = 0xc0,
 435         mm_froundl_op = 0xcc,
 436         mm_fcvtd1_op = 0xcd,
 437         mm_mthc1_op = 0xe0,
 438         mm_froundw_op = 0xec,
 439         mm_fcvts1_op = 0xed,
 440 };
 441
 442 /*
 443  * (microMIPS) POOL16C minor opcodes.
 444  */
 445 enum mm_16c_minor_op {
 446         mm_lwm16_op = 0x04,
 447         mm_swm16_op = 0x05,
 448         mm_jr16_op = 0x0c,
 449         mm_jrc_op = 0x0d,
 450         mm_jalr16_op = 0x0e,
 451         mm_jalrs16_op = 0x0f,
 452         mm_jraddiusp_op = 0x18,
 453 };
 454
 455 /*
 456  * (microMIPS) POOL16D minor opcodes.
 457  */
 458 enum mm_16d_minor_op {
 459         mm_addius5_func,
 460         mm_addiusp_func,
 461 };
 462
 463 /*
 464  * (MIPS16e) opcodes.
 465  */
 466 enum MIPS16e_ops {
 467         MIPS16e_jal_op = 003,
 468         MIPS16e_ld_op = 007,
 469         MIPS16e_i8_op = 014,
 470         MIPS16e_sd_op = 017,
 471         MIPS16e_lb_op = 020,
 472         MIPS16e_lh_op = 021,
 473         MIPS16e_lwsp_op = 022,
 474         MIPS16e_lw_op = 023,
 475         MIPS16e_lbu_op = 024,
 476         MIPS16e_lhu_op = 025,
 477         MIPS16e_lwpc_op = 026,
 478         MIPS16e_lwu_op = 027,
 479         MIPS16e_sb_op = 030,
 480         MIPS16e_sh_op = 031,
 481         MIPS16e_swsp_op = 032,
 482         MIPS16e_sw_op = 033,
 483         MIPS16e_rr_op = 035,
 484         MIPS16e_extend_op = 036,
 485         MIPS16e_i64_op = 037,
 486 };
 487
 488 enum MIPS16e_i64_func {
 489         MIPS16e_ldsp_func,
 490         MIPS16e_sdsp_func,
 491         MIPS16e_sdrasp_func,
 492         MIPS16e_dadjsp_func,
 493         MIPS16e_ldpc_func,
 494 };
 495
 496 enum MIPS16e_rr_func {
 497         MIPS16e_jr_func,
 498 };
 499
 500 enum MIPS6e_i8_func {
 501         MIPS16e_swrasp_func = 02,
 502 };
 503
 504 /*
 505  * (microMIPS & MIPS16e) NOP instruction.
 506  */
 507 #define MM_NOP16        0x0c00
 508
 509 struct j_format {
 510         __BITFIELD_FIELD(unsigned int opcode : 6, /* Jump format */
 511         __BITFIELD_FIELD(unsigned int target : 26,
 512         ;))
 513 };
 514
 515 struct i_format {                       /* signed immediate format */
 516         __BITFIELD_FIELD(unsigned int opcode : 6,
 517         __BITFIELD_FIELD(unsigned int rs : 5,
 518         __BITFIELD_FIELD(unsigned int rt : 5,
 519         __BITFIELD_FIELD(signed int simmediate : 16,
 520         ;))))
 521 };
 522
 523 struct u_format {                       /* unsigned immediate format */
 524         __BITFIELD_FIELD(unsigned int opcode : 6,
 525         __BITFIELD_FIELD(unsigned int rs : 5,
 526         __BITFIELD_FIELD(unsigned int rt : 5,
 527         __BITFIELD_FIELD(unsigned int uimmediate : 16,
 528         ;))))
 529 };
 530
 531 struct c_format {                       /* Cache (>= R6000) format */
 532         __BITFIELD_FIELD(unsigned int opcode : 6,
 533         __BITFIELD_FIELD(unsigned int rs : 5,
 534         __BITFIELD_FIELD(unsigned int c_op : 3,
 535         __BITFIELD_FIELD(unsigned int cache : 2,
 536         __BITFIELD_FIELD(unsigned int simmediate : 16,
 537         ;)))))
 538 };
 539
 540 struct r_format {                       /* Register format */
 541         __BITFIELD_FIELD(unsigned int opcode : 6,
 542         __BITFIELD_FIELD(unsigned int rs : 5,
 543         __BITFIELD_FIELD(unsigned int rt : 5,
 544         __BITFIELD_FIELD(unsigned int rd : 5,
 545         __BITFIELD_FIELD(unsigned int re : 5,
 546         __BITFIELD_FIELD(unsigned int func : 6,
 547         ;))))))
 548 };
 549
 550 struct p_format {               /* Performance counter format (R10000) */
 551         __BITFIELD_FIELD(unsigned int opcode : 6,
 552         __BITFIELD_FIELD(unsigned int rs : 5,
 553         __BITFIELD_FIELD(unsigned int rt : 5,
 554         __BITFIELD_FIELD(unsigned int rd : 5,
 555         __BITFIELD_FIELD(unsigned int re : 5,
 556         __BITFIELD_FIELD(unsigned int func : 6,
 557         ;))))))
 558 };
 559
 560 struct f_format {                       /* FPU register format */
 561         __BITFIELD_FIELD(unsigned int opcode : 6,
 562         __BITFIELD_FIELD(unsigned int : 1,
 563         __BITFIELD_FIELD(unsigned int fmt : 4,
 564         __BITFIELD_FIELD(unsigned int rt : 5,
 565         __BITFIELD_FIELD(unsigned int rd : 5,
 566         __BITFIELD_FIELD(unsigned int re : 5,
 567         __BITFIELD_FIELD(unsigned int func : 6,
 568         ;)))))))
 569 };
 570
 571 struct ma_format {              /* FPU multiply and add format (MIPS IV) */
 572         __BITFIELD_FIELD(unsigned int opcode : 6,
 573         __BITFIELD_FIELD(unsigned int fr : 5,
 574         __BITFIELD_FIELD(unsigned int ft : 5,
 575         __BITFIELD_FIELD(unsigned int fs : 5,
 576         __BITFIELD_FIELD(unsigned int fd : 5,
 577         __BITFIELD_FIELD(unsigned int func : 4,
 578         __BITFIELD_FIELD(unsigned int fmt : 2,
 579         ;)))))))
 580 };
 581
 582 struct b_format {                       /* BREAK and SYSCALL */
 583         __BITFIELD_FIELD(unsigned int opcode : 6,
 584         __BITFIELD_FIELD(unsigned int code : 20,
 585         __BITFIELD_FIELD(unsigned int func : 6,
 586         ;)))
 587 };
 588
 589 struct ps_format {                      /* MIPS-3D / paired single format */
 590         __BITFIELD_FIELD(unsigned int opcode : 6,
 591         __BITFIELD_FIELD(unsigned int rs : 5,
 592         __BITFIELD_FIELD(unsigned int ft : 5,
 593         __BITFIELD_FIELD(unsigned int fs : 5,
 594         __BITFIELD_FIELD(unsigned int fd : 5,
 595         __BITFIELD_FIELD(unsigned int func : 6,
 596         ;))))))
 597 };
 598
 599 struct v_format {                               /* MDMX vector format */
 600         __BITFIELD_FIELD(unsigned int opcode : 6,
 601         __BITFIELD_FIELD(unsigned int sel : 4,
 602         __BITFIELD_FIELD(unsigned int fmt : 1,
 603         __BITFIELD_FIELD(unsigned int vt : 5,
 604         __BITFIELD_FIELD(unsigned int vs : 5,
 605         __BITFIELD_FIELD(unsigned int vd : 5,
 606         __BITFIELD_FIELD(unsigned int func : 6,
 607         ;)))))))
 608 };
 609
 610 struct spec3_format {   /* SPEC3 */
 611         __BITFIELD_FIELD(unsigned int opcode:6,
 612         __BITFIELD_FIELD(unsigned int rs:5,
 613         __BITFIELD_FIELD(unsigned int rt:5,
 614         __BITFIELD_FIELD(signed int simmediate:9,
 615         __BITFIELD_FIELD(unsigned int func:7,
 616         ;)))))
 617 };
 618
 619 /*
 620  * microMIPS instruction formats (32-bit length)
 621  *
 622  * NOTE:
 623  *      Parenthesis denote whether the format is a microMIPS instruction or
 624  *      if it is MIPS32 instruction re-encoded for use in the microMIPS ASE.
 625  */
 626 struct fb_format {              /* FPU branch format (MIPS32) */
 627         __BITFIELD_FIELD(unsigned int opcode : 6,
 628         __BITFIELD_FIELD(unsigned int bc : 5,
 629         __BITFIELD_FIELD(unsigned int cc : 3,
 630         __BITFIELD_FIELD(unsigned int flag : 2,
 631         __BITFIELD_FIELD(signed int simmediate : 16,
 632         ;)))))
 633 };
 634
 635 struct fp0_format {             /* FPU multiply and add format (MIPS32) */
 636         __BITFIELD_FIELD(unsigned int opcode : 6,
 637         __BITFIELD_FIELD(unsigned int fmt : 5,
 638         __BITFIELD_FIELD(unsigned int ft : 5,
 639         __BITFIELD_FIELD(unsigned int fs : 5,
 640         __BITFIELD_FIELD(unsigned int fd : 5,
 641         __BITFIELD_FIELD(unsigned int func : 6,
 642         ;))))))
 643 };
 644
 645 struct mm_fp0_format {          /* FPU multipy and add format (microMIPS) */
 646         __BITFIELD_FIELD(unsigned int opcode : 6,
 647         __BITFIELD_FIELD(unsigned int ft : 5,
 648         __BITFIELD_FIELD(unsigned int fs : 5,
 649         __BITFIELD_FIELD(unsigned int fd : 5,
 650         __BITFIELD_FIELD(unsigned int fmt : 3,
 651         __BITFIELD_FIELD(unsigned int op : 2,
 652         __BITFIELD_FIELD(unsigned int func : 6,
 653         ;)))))))
 654 };
 655
 656 struct fp1_format {             /* FPU mfc1 and cfc1 format (MIPS32) */
 657         __BITFIELD_FIELD(unsigned int opcode : 6,
 658         __BITFIELD_FIELD(unsigned int op : 5,
 659         __BITFIELD_FIELD(unsigned int rt : 5,
 660         __BITFIELD_FIELD(unsigned int fs : 5,
 661         __BITFIELD_FIELD(unsigned int fd : 5,
 662         __BITFIELD_FIELD(unsigned int func : 6,
 663         ;))))))
 664 };
 665
 666 struct mm_fp1_format {          /* FPU mfc1 and cfc1 format (microMIPS) */
 667         __BITFIELD_FIELD(unsigned int opcode : 6,
 668         __BITFIELD_FIELD(unsigned int rt : 5,
 669         __BITFIELD_FIELD(unsigned int fs : 5,
 670         __BITFIELD_FIELD(unsigned int fmt : 2,
 671         __BITFIELD_FIELD(unsigned int op : 8,
 672         __BITFIELD_FIELD(unsigned int func : 6,
 673         ;))))))
 674 };
 675
 676 struct mm_fp2_format {          /* FPU movt and movf format (microMIPS) */
 677         __BITFIELD_FIELD(unsigned int opcode : 6,
 678         __BITFIELD_FIELD(unsigned int fd : 5,
 679         __BITFIELD_FIELD(unsigned int fs : 5,
 680         __BITFIELD_FIELD(unsigned int cc : 3,
 681         __BITFIELD_FIELD(unsigned int zero : 2,
 682         __BITFIELD_FIELD(unsigned int fmt : 2,
 683         __BITFIELD_FIELD(unsigned int op : 3,
 684         __BITFIELD_FIELD(unsigned int func : 6,
 685         ;))))))))
 686 };
 687
 688 struct mm_fp3_format {          /* FPU abs and neg format (microMIPS) */
 689         __BITFIELD_FIELD(unsigned int opcode : 6,
 690         __BITFIELD_FIELD(unsigned int rt : 5,
 691         __BITFIELD_FIELD(unsigned int fs : 5,
 692         __BITFIELD_FIELD(unsigned int fmt : 3,
 693         __BITFIELD_FIELD(unsigned int op : 7,
 694         __BITFIELD_FIELD(unsigned int func : 6,
 695         ;))))))
 696 };
 697
 698 struct mm_fp4_format {          /* FPU c.cond format (microMIPS) */
 699         __BITFIELD_FIELD(unsigned int opcode : 6,
 700         __BITFIELD_FIELD(unsigned int rt : 5,
 701         __BITFIELD_FIELD(unsigned int fs : 5,
 702         __BITFIELD_FIELD(unsigned int cc : 3,
 703         __BITFIELD_FIELD(unsigned int fmt : 3,
 704         __BITFIELD_FIELD(unsigned int cond : 4,
 705         __BITFIELD_FIELD(unsigned int func : 6,
 706         ;)))))))
 707 };
 708
 709 struct mm_fp5_format {          /* FPU lwxc1 and swxc1 format (microMIPS) */
 710         __BITFIELD_FIELD(unsigned int opcode : 6,
 711         __BITFIELD_FIELD(unsigned int index : 5,
 712         __BITFIELD_FIELD(unsigned int base : 5,
 713         __BITFIELD_FIELD(unsigned int fd : 5,
 714         __BITFIELD_FIELD(unsigned int op : 5,
 715         __BITFIELD_FIELD(unsigned int func : 6,
 716         ;))))))
 717 };
 718
 719 struct fp6_format {             /* FPU madd and msub format (MIPS IV) */
 720         __BITFIELD_FIELD(unsigned int opcode : 6,
 721         __BITFIELD_FIELD(unsigned int fr : 5,
 722         __BITFIELD_FIELD(unsigned int ft : 5,
 723         __BITFIELD_FIELD(unsigned int fs : 5,
 724         __BITFIELD_FIELD(unsigned int fd : 5,
 725         __BITFIELD_FIELD(unsigned int func : 6,
 726         ;))))))
 727 };
 728
 729 struct mm_fp6_format {          /* FPU madd and msub format (microMIPS) */
 730         __BITFIELD_FIELD(unsigned int opcode : 6,
 731         __BITFIELD_FIELD(unsigned int ft : 5,
 732         __BITFIELD_FIELD(unsigned int fs : 5,
 733         __BITFIELD_FIELD(unsigned int fd : 5,
 734         __BITFIELD_FIELD(unsigned int fr : 5,
 735         __BITFIELD_FIELD(unsigned int func : 6,
 736         ;))))))
 737 };
 738
 739 struct mm_i_format {            /* Immediate format (microMIPS) */
 740         __BITFIELD_FIELD(unsigned int opcode : 6,
 741         __BITFIELD_FIELD(unsigned int rt : 5,
 742         __BITFIELD_FIELD(unsigned int rs : 5,
 743         __BITFIELD_FIELD(signed int simmediate : 16,
 744         ;))))
 745 };
 746
 747 struct mm_m_format {            /* Multi-word load/store format (microMIPS) */
 748         __BITFIELD_FIELD(unsigned int opcode : 6,
 749         __BITFIELD_FIELD(unsigned int rd : 5,
 750         __BITFIELD_FIELD(unsigned int base : 5,
 751         __BITFIELD_FIELD(unsigned int func : 4,
 752         __BITFIELD_FIELD(signed int simmediate : 12,
 753         ;)))))
 754 };
 755
 756 struct mm_x_format {            /* Scaled indexed load format (microMIPS) */
 757         __BITFIELD_FIELD(unsigned int opcode : 6,
 758         __BITFIELD_FIELD(unsigned int index : 5,
 759         __BITFIELD_FIELD(unsigned int base : 5,
 760         __BITFIELD_FIELD(unsigned int rd : 5,
 761         __BITFIELD_FIELD(unsigned int func : 11,
 762         ;)))))
 763 };
 764
 765 /*
 766  * microMIPS instruction formats (16-bit length)
 767  */
 768 struct mm_b0_format {           /* Unconditional branch format (microMIPS) */
 769         __BITFIELD_FIELD(unsigned int opcode : 6,
 770         __BITFIELD_FIELD(signed int simmediate : 10,
 771         __BITFIELD_FIELD(unsigned int : 16, /* Ignored */
 772         ;)))
 773 };
 774
 775 struct mm_b1_format {           /* Conditional branch format (microMIPS) */
 776         __BITFIELD_FIELD(unsigned int opcode : 6,
 777         __BITFIELD_FIELD(unsigned int rs : 3,
 778         __BITFIELD_FIELD(signed int simmediate : 7,
 779         __BITFIELD_FIELD(unsigned int : 16, /* Ignored */
 780         ;))))
 781 };
 782
 783 struct mm16_m_format {          /* Multi-word load/store format */
 784         __BITFIELD_FIELD(unsigned int opcode : 6,
 785         __BITFIELD_FIELD(unsigned int func : 4,
 786         __BITFIELD_FIELD(unsigned int rlist : 2,
 787         __BITFIELD_FIELD(unsigned int imm : 4,
 788         __BITFIELD_FIELD(unsigned int : 16, /* Ignored */
 789         ;)))))
 790 };
 791
 792 struct mm16_rb_format {         /* Signed immediate format */
 793         __BITFIELD_FIELD(unsigned int opcode : 6,
 794         __BITFIELD_FIELD(unsigned int rt : 3,
 795         __BITFIELD_FIELD(unsigned int base : 3,
 796         __BITFIELD_FIELD(signed int simmediate : 4,
 797         __BITFIELD_FIELD(unsigned int : 16, /* Ignored */
 798         ;)))))
 799 };
 800
 801 struct mm16_r3_format {         /* Load from global pointer format */
 802         __BITFIELD_FIELD(unsigned int opcode : 6,
 803         __BITFIELD_FIELD(unsigned int rt : 3,
 804         __BITFIELD_FIELD(signed int simmediate : 7,
 805         __BITFIELD_FIELD(unsigned int : 16, /* Ignored */
 806         ;))))
 807 };
 808
 809 struct mm16_r5_format {         /* Load/store from stack pointer format */
 810         __BITFIELD_FIELD(unsigned int opcode : 6,
 811         __BITFIELD_FIELD(unsigned int rt : 5,
 812         __BITFIELD_FIELD(signed int simmediate : 5,
 813         __BITFIELD_FIELD(unsigned int : 16, /* Ignored */
 814         ;))))
 815 };
 816
 817 /*
 818  * MIPS16e instruction formats (16-bit length)
 819  */
 820 struct m16e_rr {
 821         __BITFIELD_FIELD(unsigned int opcode : 5,
 822         __BITFIELD_FIELD(unsigned int rx : 3,
 823         __BITFIELD_FIELD(unsigned int nd : 1,
 824         __BITFIELD_FIELD(unsigned int l : 1,
 825         __BITFIELD_FIELD(unsigned int ra : 1,
 826         __BITFIELD_FIELD(unsigned int func : 5,
 827         ;))))))
 828 };
 829
 830 struct m16e_jal {
 831         __BITFIELD_FIELD(unsigned int opcode : 5,
 832         __BITFIELD_FIELD(unsigned int x : 1,
 833         __BITFIELD_FIELD(unsigned int imm20_16 : 5,
 834         __BITFIELD_FIELD(signed int imm25_21 : 5,
 835         ;))))
 836 };
 837
 838 struct m16e_i64 {
 839         __BITFIELD_FIELD(unsigned int opcode : 5,
 840         __BITFIELD_FIELD(unsigned int func : 3,
 841         __BITFIELD_FIELD(unsigned int imm : 8,
 842         ;)))
 843 };
 844
 845 struct m16e_ri64 {
 846         __BITFIELD_FIELD(unsigned int opcode : 5,
 847         __BITFIELD_FIELD(unsigned int func : 3,
 848         __BITFIELD_FIELD(unsigned int ry : 3,
 849         __BITFIELD_FIELD(unsigned int imm : 5,
 850         ;))))
 851 };
 852
 853 struct m16e_ri {
 854         __BITFIELD_FIELD(unsigned int opcode : 5,
 855         __BITFIELD_FIELD(unsigned int rx : 3,
 856         __BITFIELD_FIELD(unsigned int imm : 8,
 857         ;)))
 858 };
 859
 860 struct m16e_rri {
 861         __BITFIELD_FIELD(unsigned int opcode : 5,
 862         __BITFIELD_FIELD(unsigned int rx : 3,
 863         __BITFIELD_FIELD(unsigned int ry : 3,
 864         __BITFIELD_FIELD(unsigned int imm : 5,
 865         ;))))
 866 };
 867
 868 struct m16e_i8 {
 869         __BITFIELD_FIELD(unsigned int opcode : 5,
 870         __BITFIELD_FIELD(unsigned int func : 3,
 871         __BITFIELD_FIELD(unsigned int imm : 8,
 872         ;)))
 873 };
 874
 875 union mips_instruction {
 876         unsigned int word;
 877         unsigned short halfword[2];
 878         unsigned char byte[4];
 879         struct j_format j_format;
 880         struct i_format i_format;
 881         struct u_format u_format;
 882         struct c_format c_format;
 883         struct r_format r_format;
 884         struct p_format p_format;
 885         struct f_format f_format;
 886         struct ma_format ma_format;
 887         struct b_format b_format;
 888         struct ps_format ps_format;
 889         struct v_format v_format;
 890         struct spec3_format spec3_format;
 891         struct fb_format fb_format;
 892         struct fp0_format fp0_format;
 893         struct mm_fp0_format mm_fp0_format;
 894         struct fp1_format fp1_format;
 895         struct mm_fp1_format mm_fp1_format;
 896         struct mm_fp2_format mm_fp2_format;
 897         struct mm_fp3_format mm_fp3_format;
 898         struct mm_fp4_format mm_fp4_format;
 899         struct mm_fp5_format mm_fp5_format;
 900         struct fp6_format fp6_format;
 901         struct mm_fp6_format mm_fp6_format;
 902         struct mm_i_format mm_i_format;
 903         struct mm_m_format mm_m_format;
 904         struct mm_x_format mm_x_format;
 905         struct mm_b0_format mm_b0_format;
 906         struct mm_b1_format mm_b1_format;
 907         struct mm16_m_format mm16_m_format ;
 908         struct mm16_rb_format mm16_rb_format;
 909         struct mm16_r3_format mm16_r3_format;
 910         struct mm16_r5_format mm16_r5_format;
 911 };
 912
 913 union mips16e_instruction {
 914         unsigned int full : 16;
 915         struct m16e_rr rr;
 916         struct m16e_jal jal;
 917         struct m16e_i64 i64;
 918         struct m16e_ri64 ri64;
 919         struct m16e_ri ri;
 920         struct m16e_rri rri;
 921         struct m16e_i8 i8;
 922 };
 923
 924 #endif /* _UAPI_ASM_INST_H */