Documentation/devicetree/bindings/usb/dwc3.txt

   1 synopsys DWC3 CORE
   2
   3 DWC3- USB3 CONTROLLER
   4
   5 Required properties:
   6  - compatible: must be "snps,dwc3"
   7  - reg : Address and length of the register set for the device
   8  - interrupts: Interrupts used by the dwc3 controller.
   9
  10 Optional properties:
  11  - usb-phy : array of phandle for the PHY device.  The first element
  12    in the array is expected to be a handle to the USB2/HS PHY and
  13    the second element is expected to be a handle to the USB3/SS PHY
  14  - phys: from the *Generic PHY* bindings
  15  - phy-names: from the *Generic PHY* bindings
  16  - tx-fifo-resize: determines if the FIFO *has* to be reallocated.
  17  - snps,disable_scramble_quirk: true when SW should disable data scrambling.
  18         Only really useful for FPGA builds.
  19  - snps,has-lpm-erratum: true when DWC3 was configured with LPM Erratum enabled
  20  - snps,lpm-nyet-threshold: LPM NYET threshold
  21  - snps,u2exit_lfps_quirk: set if we want to enable u2exit lfps quirk
  22  - snps,u2ss_inp3_quirk: set if we enable P3 OK for U2/SS Inactive quirk
  23  - snps,req_p1p2p3_quirk: when set, the core will always request for
  24                         P1/P2/P3 transition sequence.
  25  - snps,del_p1p2p3_quirk: when set core will delay P1/P2/P3 until a certain
  26                         amount of 8B10B errors occur.
  27
  28 This is usually a subnode to DWC3 glue to which it is connected.
  29
  30 dwc3@4a030000 {
  31         compatible = "snps,dwc3";
  32         reg = <0x4a030000 0xcfff>;
  33         interrupts = <0 92 4>
  34         usb-phy = <&usb2_phy>, <&usb3,phy>;
  35         tx-fifo-resize;
  36 };