arch/arm/mach-ux500/cpu-db8500.c

   1 /*
   2  * Copyright (C) 2008-2009 ST-Ericsson
   3  *
   4  * Author: Srinidhi KASAGAR <srinidhi.kasagar@stericsson.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2, as
   8  * published by the Free Software Foundation.
   9  *
  10  */
  11 #include <linux/types.h>
  12 #include <linux/init.h>
  13 #include <linux/device.h>
  14 #include <linux/amba/bus.h>
  15 #include <linux/interrupt.h>
  16 #include <linux/irq.h>
  17 #include <linux/platform_device.h>
  18 #include <linux/io.h>
  19
  20 #include <asm/mach/map.h>
  21 #include <asm/pmu.h>
  22 #include <plat/gpio-nomadik.h>
  23 #include <mach/hardware.h>
  24 #include <mach/setup.h>
  25 #include <mach/devices.h>
  26 #include <mach/usb.h>
  27
  28 #include "devices-db8500.h"
  29 #include "ste-dma40-db8500.h"
  30
  31 /* minimum static i/o mapping required to boot U8500 platforms */
  32 static struct map_desc u8500_uart_io_desc[] __initdata = {
  33         __IO_DEV_DESC(U8500_UART0_BASE, SZ_4K),
  34         __IO_DEV_DESC(U8500_UART2_BASE, SZ_4K),
  35 };
  36
  37 static struct map_desc u8500_io_desc[] __initdata = {
  38         /* SCU base also covers GIC CPU BASE and TWD with its 4K page */
  39         __IO_DEV_DESC(U8500_SCU_BASE, SZ_4K),
  40         __IO_DEV_DESC(U8500_GIC_DIST_BASE, SZ_4K),
  41         __IO_DEV_DESC(U8500_L2CC_BASE, SZ_4K),
  42         __IO_DEV_DESC(U8500_MTU0_BASE, SZ_4K),
  43         __IO_DEV_DESC(U8500_BACKUPRAM0_BASE, SZ_8K),
  44
  45         __IO_DEV_DESC(U8500_CLKRST1_BASE, SZ_4K),
  46         __IO_DEV_DESC(U8500_CLKRST2_BASE, SZ_4K),
  47         __IO_DEV_DESC(U8500_CLKRST3_BASE, SZ_4K),
  48         __IO_DEV_DESC(U8500_CLKRST5_BASE, SZ_4K),
  49         __IO_DEV_DESC(U8500_CLKRST6_BASE, SZ_4K),
  50
  51         __IO_DEV_DESC(U8500_PRCMU_BASE, SZ_4K),
  52         __IO_DEV_DESC(U8500_GPIO0_BASE, SZ_4K),
  53         __IO_DEV_DESC(U8500_GPIO1_BASE, SZ_4K),
  54         __IO_DEV_DESC(U8500_GPIO2_BASE, SZ_4K),
  55         __IO_DEV_DESC(U8500_GPIO3_BASE, SZ_4K),
  56 };
  57
  58 static struct map_desc u8500_ed_io_desc[] __initdata = {
  59         __IO_DEV_DESC(U8500_MTU0_BASE_ED, SZ_4K),
  60         __IO_DEV_DESC(U8500_CLKRST7_BASE_ED, SZ_8K),
  61 };
  62
  63 static struct map_desc u8500_v1_io_desc[] __initdata = {
  64         __IO_DEV_DESC(U8500_MTU0_BASE, SZ_4K),
  65         __IO_DEV_DESC(U8500_PRCMU_TCDM_BASE_V1, SZ_4K),
  66 };
  67
  68 static struct map_desc u8500_v2_io_desc[] __initdata = {
  69         __IO_DEV_DESC(U8500_PRCMU_TCDM_BASE, SZ_4K),
  70 };
  71
  72 void __init u8500_map_io(void)
  73 {
  74         /*
  75          * Map the UARTs early so that the DEBUG_LL stuff continues to work.
  76          */
  77         iotable_init(u8500_uart_io_desc, ARRAY_SIZE(u8500_uart_io_desc));
  78
  79         ux500_map_io();
  80
  81         iotable_init(u8500_io_desc, ARRAY_SIZE(u8500_io_desc));
  82
  83         if (cpu_is_u8500ed())
  84                 iotable_init(u8500_ed_io_desc, ARRAY_SIZE(u8500_ed_io_desc));
  85         else if (cpu_is_u8500v1())
  86                 iotable_init(u8500_v1_io_desc, ARRAY_SIZE(u8500_v1_io_desc));
  87         else if (cpu_is_u8500v2())
  88                 iotable_init(u8500_v2_io_desc, ARRAY_SIZE(u8500_v2_io_desc));
  89
  90         _PRCMU_BASE = __io_address(U8500_PRCMU_BASE);
  91 }
  92
  93 static struct resource db8500_pmu_resources[] = {
  94         [0] = {
  95                 .start          = IRQ_DB8500_PMU,
  96                 .end            = IRQ_DB8500_PMU,
  97                 .flags          = IORESOURCE_IRQ,
  98         },
  99 };
 100
 101 /*
 102  * The PMU IRQ lines of two cores are wired together into a single interrupt.
 103  * Bounce the interrupt to the other core if it's not ours.
 104  */
 105 static irqreturn_t db8500_pmu_handler(int irq, void *dev, irq_handler_t handler)
 106 {
 107         irqreturn_t ret = handler(irq, dev);
 108         int other = !smp_processor_id();
 109
 110         if (ret == IRQ_NONE && cpu_online(other))
 111                 irq_set_affinity(irq, cpumask_of(other));
 112
 113         /*
 114          * We should be able to get away with the amount of IRQ_NONEs we give,
 115          * while still having the spurious IRQ detection code kick in if the
 116          * interrupt really starts hitting spuriously.
 117          */
 118         return ret;
 119 }
 120
 121 static struct arm_pmu_platdata db8500_pmu_platdata = {
 122         .handle_irq             = db8500_pmu_handler,
 123 };
 124
 125 static struct platform_device db8500_pmu_device = {
 126         .name                   = "arm-pmu",
 127         .id                     = ARM_PMU_DEVICE_CPU,
 128         .num_resources          = ARRAY_SIZE(db8500_pmu_resources),
 129         .resource               = db8500_pmu_resources,
 130         .dev.platform_data      = &db8500_pmu_platdata,
 131 };
 132
 133 static struct platform_device db8500_prcmu_device = {
 134         .name                   = "db8500-prcmu",
 135 };
 136
 137 static struct platform_device *platform_devs[] __initdata = {
 138         &u8500_dma40_device,
 139         &db8500_pmu_device,
 140         &db8500_prcmu_device,
 141 };
 142
 143 static resource_size_t __initdata db8500_gpio_base[] = {
 144         U8500_GPIOBANK0_BASE,
 145         U8500_GPIOBANK1_BASE,
 146         U8500_GPIOBANK2_BASE,
 147         U8500_GPIOBANK3_BASE,
 148         U8500_GPIOBANK4_BASE,
 149         U8500_GPIOBANK5_BASE,
 150         U8500_GPIOBANK6_BASE,
 151         U8500_GPIOBANK7_BASE,
 152         U8500_GPIOBANK8_BASE,
 153 };
 154
 155 static void __init db8500_add_gpios(void)
 156 {
 157         struct nmk_gpio_platform_data pdata = {
 158                 /* No custom data yet */
 159         };
 160
 161         if (cpu_is_u8500v2())
 162                 pdata.supports_sleepmode = true;
 163
 164         dbx500_add_gpios(ARRAY_AND_SIZE(db8500_gpio_base),
 165                          IRQ_DB8500_GPIO0, &pdata);
 166 }
 167
 168 static int usb_db8500_rx_dma_cfg[] = {
 169         DB8500_DMA_DEV38_USB_OTG_IEP_1_9,
 170         DB8500_DMA_DEV37_USB_OTG_IEP_2_10,
 171         DB8500_DMA_DEV36_USB_OTG_IEP_3_11,
 172         DB8500_DMA_DEV19_USB_OTG_IEP_4_12,
 173         DB8500_DMA_DEV18_USB_OTG_IEP_5_13,
 174         DB8500_DMA_DEV17_USB_OTG_IEP_6_14,
 175         DB8500_DMA_DEV16_USB_OTG_IEP_7_15,
 176         DB8500_DMA_DEV39_USB_OTG_IEP_8
 177 };
 178
 179 static int usb_db8500_tx_dma_cfg[] = {
 180         DB8500_DMA_DEV38_USB_OTG_OEP_1_9,
 181         DB8500_DMA_DEV37_USB_OTG_OEP_2_10,
 182         DB8500_DMA_DEV36_USB_OTG_OEP_3_11,
 183         DB8500_DMA_DEV19_USB_OTG_OEP_4_12,
 184         DB8500_DMA_DEV18_USB_OTG_OEP_5_13,
 185         DB8500_DMA_DEV17_USB_OTG_OEP_6_14,
 186         DB8500_DMA_DEV16_USB_OTG_OEP_7_15,
 187         DB8500_DMA_DEV39_USB_OTG_OEP_8
 188 };
 189
 190 /*
 191  * This function is called from the board init
 192  */
 193 void __init u8500_init_devices(void)
 194 {
 195         if (cpu_is_u8500ed())
 196                 dma40_u8500ed_fixup();
 197
 198         db8500_add_rtc();
 199         db8500_add_gpios();
 200         db8500_add_usb(usb_db8500_rx_dma_cfg, usb_db8500_tx_dma_cfg);
 201
 202         platform_device_register_simple("cpufreq-u8500", -1, NULL, 0);
 203         platform_add_devices(platform_devs, ARRAY_SIZE(platform_devs));
 204
 205         return ;
 206 }