arch/powerpc/kernel/entry_32.S

   1 /*
   2  *  PowerPC version
   3  *    Copyright (C) 1995-1996 Gary Thomas (gdt@linuxppc.org)
   4  *  Rewritten by Cort Dougan (cort@fsmlabs.com) for PReP
   5  *    Copyright (C) 1996 Cort Dougan <cort@fsmlabs.com>
   6  *  Adapted for Power Macintosh by Paul Mackerras.
   7  *  Low-level exception handlers and MMU support
   8  *  rewritten by Paul Mackerras.
   9  *    Copyright (C) 1996 Paul Mackerras.
  10  *  MPC8xx modifications Copyright (C) 1997 Dan Malek (dmalek@jlc.net).
  11  *
  12  *  This file contains the system call entry code, context switch
  13  *  code, and exception/interrupt return code for PowerPC.
  14  *
  15  *  This program is free software; you can redistribute it and/or
  16  *  modify it under the terms of the GNU General Public License
  17  *  as published by the Free Software Foundation; either version
  18  *  2 of the License, or (at your option) any later version.
  19  *
  20  */
  21
  22 #include <linux/errno.h>
  23 #include <linux/err.h>
  24 #include <linux/sys.h>
  25 #include <linux/threads.h>
  26 #include <asm/reg.h>
  27 #include <asm/page.h>
  28 #include <asm/mmu.h>
  29 #include <asm/cputable.h>
  30 #include <asm/thread_info.h>
  31 #include <asm/ppc_asm.h>
  32 #include <asm/asm-offsets.h>
  33 #include <asm/unistd.h>
  34 #include <asm/ftrace.h>
  35 #include <asm/ptrace.h>
  36 #include <asm/export.h>
  37
  38 /*
  39  * MSR_KERNEL is > 0x10000 on 4xx/Book-E since it include MSR_CE.
  40  */
  41 #if MSR_KERNEL >= 0x10000
  42 #define LOAD_MSR_KERNEL(r, x)   lis r,(x)@h; ori r,r,(x)@l
  43 #else
  44 #define LOAD_MSR_KERNEL(r, x)   li r,(x)
  45 #endif
  46
  47 #ifdef CONFIG_BOOKE
  48         .globl  mcheck_transfer_to_handler
  49 mcheck_transfer_to_handler:
  50         mfspr   r0,SPRN_DSRR0
  51         stw     r0,_DSRR0(r11)
  52         mfspr   r0,SPRN_DSRR1
  53         stw     r0,_DSRR1(r11)
  54         /* fall through */
  55
  56         .globl  debug_transfer_to_handler
  57 debug_transfer_to_handler:
  58         mfspr   r0,SPRN_CSRR0
  59         stw     r0,_CSRR0(r11)
  60         mfspr   r0,SPRN_CSRR1
  61         stw     r0,_CSRR1(r11)
  62         /* fall through */
  63
  64         .globl  crit_transfer_to_handler
  65 crit_transfer_to_handler:
  66 #ifdef CONFIG_PPC_BOOK3E_MMU
  67         mfspr   r0,SPRN_MAS0
  68         stw     r0,MAS0(r11)
  69         mfspr   r0,SPRN_MAS1
  70         stw     r0,MAS1(r11)
  71         mfspr   r0,SPRN_MAS2
  72         stw     r0,MAS2(r11)
  73         mfspr   r0,SPRN_MAS3
  74         stw     r0,MAS3(r11)
  75         mfspr   r0,SPRN_MAS6
  76         stw     r0,MAS6(r11)
  77 #ifdef CONFIG_PHYS_64BIT
  78         mfspr   r0,SPRN_MAS7
  79         stw     r0,MAS7(r11)
  80 #endif /* CONFIG_PHYS_64BIT */
  81 #endif /* CONFIG_PPC_BOOK3E_MMU */
  82 #ifdef CONFIG_44x
  83         mfspr   r0,SPRN_MMUCR
  84         stw     r0,MMUCR(r11)
  85 #endif
  86         mfspr   r0,SPRN_SRR0
  87         stw     r0,_SRR0(r11)
  88         mfspr   r0,SPRN_SRR1
  89         stw     r0,_SRR1(r11)
  90
  91         /* set the stack limit to the current stack
  92          * and set the limit to protect the thread_info
  93          * struct
  94          */
  95         mfspr   r8,SPRN_SPRG_THREAD
  96         lwz     r0,KSP_LIMIT(r8)
  97         stw     r0,SAVED_KSP_LIMIT(r11)
  98         rlwimi  r0,r1,0,0,(31-THREAD_SHIFT)
  99         stw     r0,KSP_LIMIT(r8)
 100         /* fall through */
 101 #endif
 102
 103 #ifdef CONFIG_40x
 104         .globl  crit_transfer_to_handler
 105 crit_transfer_to_handler:
 106         lwz     r0,crit_r10@l(0)
 107         stw     r0,GPR10(r11)
 108         lwz     r0,crit_r11@l(0)
 109         stw     r0,GPR11(r11)
 110         mfspr   r0,SPRN_SRR0
 111         stw     r0,crit_srr0@l(0)
 112         mfspr   r0,SPRN_SRR1
 113         stw     r0,crit_srr1@l(0)
 114
 115         /* set the stack limit to the current stack
 116          * and set the limit to protect the thread_info
 117          * struct
 118          */
 119         mfspr   r8,SPRN_SPRG_THREAD
 120         lwz     r0,KSP_LIMIT(r8)
 121         stw     r0,saved_ksp_limit@l(0)
 122         rlwimi  r0,r1,0,0,(31-THREAD_SHIFT)
 123         stw     r0,KSP_LIMIT(r8)
 124         /* fall through */
 125 #endif
 126
 127 /*
 128  * This code finishes saving the registers to the exception frame
 129  * and jumps to the appropriate handler for the exception, turning
 130  * on address translation.
 131  * Note that we rely on the caller having set cr0.eq iff the exception
 132  * occurred in kernel mode (i.e. MSR:PR = 0).
 133  */
 134         .globl  transfer_to_handler_full
 135 transfer_to_handler_full:
 136         SAVE_NVGPRS(r11)
 137         /* fall through */
 138
 139         .globl  transfer_to_handler
 140 transfer_to_handler:
 141         stw     r2,GPR2(r11)
 142         stw     r12,_NIP(r11)
 143         stw     r9,_MSR(r11)
 144         andi.   r2,r9,MSR_PR
 145         mfctr   r12
 146         mfspr   r2,SPRN_XER
 147         stw     r12,_CTR(r11)
 148         stw     r2,_XER(r11)
 149         mfspr   r12,SPRN_SPRG_THREAD
 150         addi    r2,r12,-THREAD
 151         tovirt(r2,r2)                   /* set r2 to current */
 152         beq     2f                      /* if from user, fix up THREAD.regs */
 153         addi    r11,r1,STACK_FRAME_OVERHEAD
 154         stw     r11,PT_REGS(r12)
 155 #if defined(CONFIG_40x) || defined(CONFIG_BOOKE)
 156         /* Check to see if the dbcr0 register is set up to debug.  Use the
 157            internal debug mode bit to do this. */
 158         lwz     r12,THREAD_DBCR0(r12)
 159         andis.  r12,r12,DBCR0_IDM@h
 160         beq+    3f
 161         /* From user and task is ptraced - load up global dbcr0 */
 162         li      r12,-1                  /* clear all pending debug events */
 163         mtspr   SPRN_DBSR,r12
 164         lis     r11,global_dbcr0@ha
 165         tophys(r11,r11)
 166         addi    r11,r11,global_dbcr0@l
 167 #ifdef CONFIG_SMP
 168         CURRENT_THREAD_INFO(r9, r1)
 169         lwz     r9,TI_CPU(r9)
 170         slwi    r9,r9,3
 171         add     r11,r11,r9
 172 #endif
 173         lwz     r12,0(r11)
 174         mtspr   SPRN_DBCR0,r12
 175         lwz     r12,4(r11)
 176         addi    r12,r12,-1
 177         stw     r12,4(r11)
 178 #endif
 179 #ifdef CONFIG_VIRT_CPU_ACCOUNTING_NATIVE
 180         CURRENT_THREAD_INFO(r9, r1)
 181         tophys(r9, r9)
 182         ACCOUNT_CPU_USER_ENTRY(r9, r11, r12)
 183 #endif
 184
 185         b       3f
 186
 187 2:      /* if from kernel, check interrupted DOZE/NAP mode and
 188          * check for stack overflow
 189          */
 190         lwz     r9,KSP_LIMIT(r12)
 191         cmplw   r1,r9                   /* if r1 <= ksp_limit */
 192         ble-    stack_ovf               /* then the kernel stack overflowed */
 193 5:
 194 #if defined(CONFIG_6xx) || defined(CONFIG_E500)
 195         CURRENT_THREAD_INFO(r9, r1)
 196         tophys(r9,r9)                   /* check local flags */
 197         lwz     r12,TI_LOCAL_FLAGS(r9)
 198         mtcrf   0x01,r12
 199         bt-     31-TLF_NAPPING,4f
 200         bt-     31-TLF_SLEEPING,7f
 201 #endif /* CONFIG_6xx || CONFIG_E500 */
 202         .globl transfer_to_handler_cont
 203 transfer_to_handler_cont:
 204 3:
 205         mflr    r9
 206         lwz     r11,0(r9)               /* virtual address of handler */
 207         lwz     r9,4(r9)                /* where to go when done */
 208 #ifdef CONFIG_TRACE_IRQFLAGS
 209         lis     r12,reenable_mmu@h
 210         ori     r12,r12,reenable_mmu@l
 211         mtspr   SPRN_SRR0,r12
 212         mtspr   SPRN_SRR1,r10
 213         SYNC
 214         RFI
 215 reenable_mmu:                           /* re-enable mmu so we can */
 216         mfmsr   r10
 217         lwz     r12,_MSR(r1)
 218         xor     r10,r10,r12
 219         andi.   r10,r10,MSR_EE          /* Did EE change? */
 220         beq     1f
 221
 222         /*
 223          * The trace_hardirqs_off will use CALLER_ADDR0 and CALLER_ADDR1.
 224          * If from user mode there is only one stack frame on the stack, and
 225          * accessing CALLER_ADDR1 will cause oops. So we need create a dummy
 226          * stack frame to make trace_hardirqs_off happy.
 227          *
 228          * This is handy because we also need to save a bunch of GPRs,
 229          * r3 can be different from GPR3(r1) at this point, r9 and r11
 230          * contains the old MSR and handler address respectively,
 231          * r4 & r5 can contain page fault arguments that need to be passed
 232          * along as well. r12, CCR, CTR, XER etc... are left clobbered as
 233          * they aren't useful past this point (aren't syscall arguments),
 234          * the rest is restored from the exception frame.
 235          */
 236         stwu    r1,-32(r1)
 237         stw     r9,8(r1)
 238         stw     r11,12(r1)
 239         stw     r3,16(r1)
 240         stw     r4,20(r1)
 241         stw     r5,24(r1)
 242         bl      trace_hardirqs_off
 243         lwz     r5,24(r1)
 244         lwz     r4,20(r1)
 245         lwz     r3,16(r1)
 246         lwz     r11,12(r1)
 247         lwz     r9,8(r1)
 248         addi    r1,r1,32
 249         lwz     r0,GPR0(r1)
 250         lwz     r6,GPR6(r1)
 251         lwz     r7,GPR7(r1)
 252         lwz     r8,GPR8(r1)
 253 1:      mtctr   r11
 254         mtlr    r9
 255         bctr                            /* jump to handler */
 256 #else /* CONFIG_TRACE_IRQFLAGS */
 257         mtspr   SPRN_SRR0,r11
 258         mtspr   SPRN_SRR1,r10
 259         mtlr    r9
 260         SYNC
 261         RFI                             /* jump to handler, enable MMU */
 262 #endif /* CONFIG_TRACE_IRQFLAGS */
 263
 264 #if defined (CONFIG_6xx) || defined(CONFIG_E500)
 265 4:      rlwinm  r12,r12,0,~_TLF_NAPPING
 266         stw     r12,TI_LOCAL_FLAGS(r9)
 267         b       power_save_ppc32_restore
 268
 269 7:      rlwinm  r12,r12,0,~_TLF_SLEEPING
 270         stw     r12,TI_LOCAL_FLAGS(r9)
 271         lwz     r9,_MSR(r11)            /* if sleeping, clear MSR.EE */
 272         rlwinm  r9,r9,0,~MSR_EE
 273         lwz     r12,_LINK(r11)          /* and return to address in LR */
 274         b       fast_exception_return
 275 #endif
 276
 277 /*
 278  * On kernel stack overflow, load up an initial stack pointer
 279  * and call StackOverflow(regs), which should not return.
 280  */
 281 stack_ovf:
 282         /* sometimes we use a statically-allocated stack, which is OK. */
 283         lis     r12,_end@h
 284         ori     r12,r12,_end@l
 285         cmplw   r1,r12
 286         ble     5b                      /* r1 <= &_end is OK */
 287         SAVE_NVGPRS(r11)
 288         addi    r3,r1,STACK_FRAME_OVERHEAD
 289         lis     r1,init_thread_union@ha
 290         addi    r1,r1,init_thread_union@l
 291         addi    r1,r1,THREAD_SIZE-STACK_FRAME_OVERHEAD
 292         lis     r9,StackOverflow@ha
 293         addi    r9,r9,StackOverflow@l
 294         LOAD_MSR_KERNEL(r10,MSR_KERNEL)
 295         FIX_SRR1(r10,r12)
 296         mtspr   SPRN_SRR0,r9
 297         mtspr   SPRN_SRR1,r10
 298         SYNC
 299         RFI
 300
 301 /*
 302  * Handle a system call.
 303  */
 304         .stabs  "arch/powerpc/kernel/",N_SO,0,0,0f
 305         .stabs  "entry_32.S",N_SO,0,0,0f
 306 0:
 307
 308 _GLOBAL(DoSyscall)
 309         stw     r3,ORIG_GPR3(r1)
 310         li      r12,0
 311         stw     r12,RESULT(r1)
 312         lwz     r11,_CCR(r1)    /* Clear SO bit in CR */
 313         rlwinm  r11,r11,0,4,2
 314         stw     r11,_CCR(r1)
 315 #ifdef CONFIG_TRACE_IRQFLAGS
 316         /* Return from syscalls can (and generally will) hard enable
 317          * interrupts. You aren't supposed to call a syscall with
 318          * interrupts disabled in the first place. However, to ensure
 319          * that we get it right vs. lockdep if it happens, we force
 320          * that hard enable here with appropriate tracing if we see
 321          * that we have been called with interrupts off
 322          */
 323         mfmsr   r11
 324         andi.   r12,r11,MSR_EE
 325         bne+    1f
 326         /* We came in with interrupts disabled, we enable them now */
 327         bl      trace_hardirqs_on
 328         mfmsr   r11
 329         lwz     r0,GPR0(r1)
 330         lwz     r3,GPR3(r1)
 331         lwz     r4,GPR4(r1)
 332         ori     r11,r11,MSR_EE
 333         lwz     r5,GPR5(r1)
 334         lwz     r6,GPR6(r1)
 335         lwz     r7,GPR7(r1)
 336         lwz     r8,GPR8(r1)
 337         mtmsr   r11
 338 1:
 339 #endif /* CONFIG_TRACE_IRQFLAGS */
 340         CURRENT_THREAD_INFO(r10, r1)
 341         lwz     r11,TI_FLAGS(r10)
 342         andi.   r11,r11,_TIF_SYSCALL_DOTRACE
 343         bne-    syscall_dotrace
 344 syscall_dotrace_cont:
 345         cmplwi  0,r0,NR_syscalls
 346         lis     r10,sys_call_table@h
 347         ori     r10,r10,sys_call_table@l
 348         slwi    r0,r0,2
 349         bge-    66f
 350         lwzx    r10,r10,r0      /* Fetch system call handler [ptr] */
 351         mtlr    r10
 352         addi    r9,r1,STACK_FRAME_OVERHEAD
 353         PPC440EP_ERR42
 354         blrl                    /* Call handler */
 355         .globl  ret_from_syscall
 356 ret_from_syscall:
 357         mr      r6,r3
 358         CURRENT_THREAD_INFO(r12, r1)
 359         /* disable interrupts so current_thread_info()->flags can't change */
 360         LOAD_MSR_KERNEL(r10,MSR_KERNEL) /* doesn't include MSR_EE */
 361         /* Note: We don't bother telling lockdep about it */
 362         SYNC
 363         MTMSRD(r10)
 364         lwz     r9,TI_FLAGS(r12)
 365         li      r8,-MAX_ERRNO
 366         andi.   r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP|_TIF_USER_WORK_MASK|_TIF_PERSYSCALL_MASK)
 367         bne-    syscall_exit_work
 368         cmplw   0,r3,r8
 369         blt+    syscall_exit_cont
 370         lwz     r11,_CCR(r1)                    /* Load CR */
 371         neg     r3,r3
 372         oris    r11,r11,0x1000  /* Set SO bit in CR */
 373         stw     r11,_CCR(r1)
 374 syscall_exit_cont:
 375         lwz     r8,_MSR(r1)
 376 #ifdef CONFIG_TRACE_IRQFLAGS
 377         /* If we are going to return from the syscall with interrupts
 378          * off, we trace that here. It shouldn't happen though but we
 379          * want to catch the bugger if it does right ?
 380          */
 381         andi.   r10,r8,MSR_EE
 382         bne+    1f
 383         stw     r3,GPR3(r1)
 384         bl      trace_hardirqs_off
 385         lwz     r3,GPR3(r1)
 386 1:
 387 #endif /* CONFIG_TRACE_IRQFLAGS */
 388 #if defined(CONFIG_4xx) || defined(CONFIG_BOOKE)
 389         /* If the process has its own DBCR0 value, load it up.  The internal
 390            debug mode bit tells us that dbcr0 should be loaded. */
 391         lwz     r0,THREAD+THREAD_DBCR0(r2)
 392         andis.  r10,r0,DBCR0_IDM@h
 393         bnel-   load_dbcr0
 394 #endif
 395 #ifdef CONFIG_44x
 396 BEGIN_MMU_FTR_SECTION
 397         lis     r4,icache_44x_need_flush@ha
 398         lwz     r5,icache_44x_need_flush@l(r4)
 399         cmplwi  cr0,r5,0
 400         bne-    2f
 401 1:
 402 END_MMU_FTR_SECTION_IFCLR(MMU_FTR_TYPE_47x)
 403 #endif /* CONFIG_44x */
 404 BEGIN_FTR_SECTION
 405         lwarx   r7,0,r1
 406 END_FTR_SECTION_IFSET(CPU_FTR_NEED_PAIRED_STWCX)
 407         stwcx.  r0,0,r1                 /* to clear the reservation */
 408 #ifdef CONFIG_VIRT_CPU_ACCOUNTING_NATIVE
 409         andi.   r4,r8,MSR_PR
 410         beq     3f
 411         CURRENT_THREAD_INFO(r4, r1)
 412         ACCOUNT_CPU_USER_EXIT(r4, r5, r7)
 413 3:
 414 #endif
 415         lwz     r4,_LINK(r1)
 416         lwz     r5,_CCR(r1)
 417         mtlr    r4
 418         mtcr    r5
 419         lwz     r7,_NIP(r1)
 420         FIX_SRR1(r8, r0)
 421         lwz     r2,GPR2(r1)
 422         lwz     r1,GPR1(r1)
 423         mtspr   SPRN_SRR0,r7
 424         mtspr   SPRN_SRR1,r8
 425         SYNC
 426         RFI
 427 #ifdef CONFIG_44x
 428 2:      li      r7,0
 429         iccci   r0,r0
 430         stw     r7,icache_44x_need_flush@l(r4)
 431         b       1b
 432 #endif  /* CONFIG_44x */
 433
 434 66:     li      r3,-ENOSYS
 435         b       ret_from_syscall
 436
 437         .globl  ret_from_fork
 438 ret_from_fork:
 439         REST_NVGPRS(r1)
 440         bl      schedule_tail
 441         li      r3,0
 442         b       ret_from_syscall
 443
 444         .globl  ret_from_kernel_thread
 445 ret_from_kernel_thread:
 446         REST_NVGPRS(r1)
 447         bl      schedule_tail
 448         mtlr    r14
 449         mr      r3,r15
 450         PPC440EP_ERR42
 451         blrl
 452         li      r3,0
 453         b       ret_from_syscall
 454
 455 /* Traced system call support */
 456 syscall_dotrace:
 457         SAVE_NVGPRS(r1)
 458         li      r0,0xc00
 459         stw     r0,_TRAP(r1)
 460         addi    r3,r1,STACK_FRAME_OVERHEAD
 461         bl      do_syscall_trace_enter
 462         /*
 463          * Restore argument registers possibly just changed.
 464          * We use the return value of do_syscall_trace_enter
 465          * for call number to look up in the table (r0).
 466          */
 467         mr      r0,r3
 468         lwz     r3,GPR3(r1)
 469         lwz     r4,GPR4(r1)
 470         lwz     r5,GPR5(r1)
 471         lwz     r6,GPR6(r1)
 472         lwz     r7,GPR7(r1)
 473         lwz     r8,GPR8(r1)
 474         REST_NVGPRS(r1)
 475
 476         cmplwi  r0,NR_syscalls
 477         /* Return code is already in r3 thanks to do_syscall_trace_enter() */
 478         bge-    ret_from_syscall
 479         b       syscall_dotrace_cont
 480
 481 syscall_exit_work:
 482         andi.   r0,r9,_TIF_RESTOREALL
 483         beq+    0f
 484         REST_NVGPRS(r1)
 485         b       2f
 486 0:      cmplw   0,r3,r8
 487         blt+    1f
 488         andi.   r0,r9,_TIF_NOERROR
 489         bne-    1f
 490         lwz     r11,_CCR(r1)                    /* Load CR */
 491         neg     r3,r3
 492         oris    r11,r11,0x1000  /* Set SO bit in CR */
 493         stw     r11,_CCR(r1)
 494
 495 1:      stw     r6,RESULT(r1)   /* Save result */
 496         stw     r3,GPR3(r1)     /* Update return value */
 497 2:      andi.   r0,r9,(_TIF_PERSYSCALL_MASK)
 498         beq     4f
 499
 500         /* Clear per-syscall TIF flags if any are set.  */
 501
 502         li      r11,_TIF_PERSYSCALL_MASK
 503         addi    r12,r12,TI_FLAGS
 504 3:      lwarx   r8,0,r12
 505         andc    r8,r8,r11
 506 #ifdef CONFIG_IBM405_ERR77
 507         dcbt    0,r12
 508 #endif
 509         stwcx.  r8,0,r12
 510         bne-    3b
 511         subi    r12,r12,TI_FLAGS
 512
 513 4:      /* Anything which requires enabling interrupts? */
 514         andi.   r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP)
 515         beq     ret_from_except
 516
 517         /* Re-enable interrupts. There is no need to trace that with
 518          * lockdep as we are supposed to have IRQs on at this point
 519          */
 520         ori     r10,r10,MSR_EE
 521         SYNC
 522         MTMSRD(r10)
 523
 524         /* Save NVGPRS if they're not saved already */
 525         lwz     r4,_TRAP(r1)
 526         andi.   r4,r4,1
 527         beq     5f
 528         SAVE_NVGPRS(r1)
 529         li      r4,0xc00
 530         stw     r4,_TRAP(r1)
 531 5:
 532         addi    r3,r1,STACK_FRAME_OVERHEAD
 533         bl      do_syscall_trace_leave
 534         b       ret_from_except_full
 535
 536 /*
 537  * The fork/clone functions need to copy the full register set into
 538  * the child process. Therefore we need to save all the nonvolatile
 539  * registers (r13 - r31) before calling the C code.
 540  */
 541         .globl  ppc_fork
 542 ppc_fork:
 543         SAVE_NVGPRS(r1)
 544         lwz     r0,_TRAP(r1)
 545         rlwinm  r0,r0,0,0,30            /* clear LSB to indicate full */
 546         stw     r0,_TRAP(r1)            /* register set saved */
 547         b       sys_fork
 548
 549         .globl  ppc_vfork
 550 ppc_vfork:
 551         SAVE_NVGPRS(r1)
 552         lwz     r0,_TRAP(r1)
 553         rlwinm  r0,r0,0,0,30            /* clear LSB to indicate full */
 554         stw     r0,_TRAP(r1)            /* register set saved */
 555         b       sys_vfork
 556
 557         .globl  ppc_clone
 558 ppc_clone:
 559         SAVE_NVGPRS(r1)
 560         lwz     r0,_TRAP(r1)
 561         rlwinm  r0,r0,0,0,30            /* clear LSB to indicate full */
 562         stw     r0,_TRAP(r1)            /* register set saved */
 563         b       sys_clone
 564
 565         .globl  ppc_swapcontext
 566 ppc_swapcontext:
 567         SAVE_NVGPRS(r1)
 568         lwz     r0,_TRAP(r1)
 569         rlwinm  r0,r0,0,0,30            /* clear LSB to indicate full */
 570         stw     r0,_TRAP(r1)            /* register set saved */
 571         b       sys_swapcontext
 572
 573 /*
 574  * Top-level page fault handling.
 575  * This is in assembler because if do_page_fault tells us that
 576  * it is a bad kernel page fault, we want to save the non-volatile
 577  * registers before calling bad_page_fault.
 578  */
 579         .globl  handle_page_fault
 580 handle_page_fault:
 581         stw     r4,_DAR(r1)
 582         addi    r3,r1,STACK_FRAME_OVERHEAD
 583         bl      do_page_fault
 584         cmpwi   r3,0
 585         beq+    ret_from_except
 586         SAVE_NVGPRS(r1)
 587         lwz     r0,_TRAP(r1)
 588         clrrwi  r0,r0,1
 589         stw     r0,_TRAP(r1)
 590         mr      r5,r3
 591         addi    r3,r1,STACK_FRAME_OVERHEAD
 592         lwz     r4,_DAR(r1)
 593         bl      bad_page_fault
 594         b       ret_from_except_full
 595
 596 /*
 597  * This routine switches between two different tasks.  The process
 598  * state of one is saved on its kernel stack.  Then the state
 599  * of the other is restored from its kernel stack.  The memory
 600  * management hardware is updated to the second process's state.
 601  * Finally, we can return to the second process.
 602  * On entry, r3 points to the THREAD for the current task, r4
 603  * points to the THREAD for the new task.
 604  *
 605  * This routine is always called with interrupts disabled.
 606  *
 607  * Note: there are two ways to get to the "going out" portion
 608  * of this code; either by coming in via the entry (_switch)
 609  * or via "fork" which must set up an environment equivalent
 610  * to the "_switch" path.  If you change this , you'll have to
 611  * change the fork code also.
 612  *
 613  * The code which creates the new task context is in 'copy_thread'
 614  * in arch/ppc/kernel/process.c
 615  */
 616 _GLOBAL(_switch)
 617         stwu    r1,-INT_FRAME_SIZE(r1)
 618         mflr    r0
 619         stw     r0,INT_FRAME_SIZE+4(r1)
 620         /* r3-r12 are caller saved -- Cort */
 621         SAVE_NVGPRS(r1)
 622         stw     r0,_NIP(r1)     /* Return to switch caller */
 623         mfmsr   r11
 624         li      r0,MSR_FP       /* Disable floating-point */
 625 #ifdef CONFIG_ALTIVEC
 626 BEGIN_FTR_SECTION
 627         oris    r0,r0,MSR_VEC@h /* Disable altivec */
 628         mfspr   r12,SPRN_VRSAVE /* save vrsave register value */
 629         stw     r12,THREAD+THREAD_VRSAVE(r2)
 630 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
 631 #endif /* CONFIG_ALTIVEC */
 632 #ifdef CONFIG_SPE
 633 BEGIN_FTR_SECTION
 634         oris    r0,r0,MSR_SPE@h  /* Disable SPE */
 635         mfspr   r12,SPRN_SPEFSCR /* save spefscr register value */
 636         stw     r12,THREAD+THREAD_SPEFSCR(r2)
 637 END_FTR_SECTION_IFSET(CPU_FTR_SPE)
 638 #endif /* CONFIG_SPE */
 639         and.    r0,r0,r11       /* FP or altivec or SPE enabled? */
 640         beq+    1f
 641         andc    r11,r11,r0
 642         MTMSRD(r11)
 643         isync
 644 1:      stw     r11,_MSR(r1)
 645         mfcr    r10
 646         stw     r10,_CCR(r1)
 647         stw     r1,KSP(r3)      /* Set old stack pointer */
 648
 649 #ifdef CONFIG_SMP
 650         /* We need a sync somewhere here to make sure that if the
 651          * previous task gets rescheduled on another CPU, it sees all
 652          * stores it has performed on this one.
 653          */
 654         sync
 655 #endif /* CONFIG_SMP */
 656
 657         tophys(r0,r4)
 658         CLR_TOP32(r0)
 659         mtspr   SPRN_SPRG_THREAD,r0     /* Update current THREAD phys addr */
 660         lwz     r1,KSP(r4)      /* Load new stack pointer */
 661
 662         /* save the old current 'last' for return value */
 663         mr      r3,r2
 664         addi    r2,r4,-THREAD   /* Update current */
 665
 666 #ifdef CONFIG_ALTIVEC
 667 BEGIN_FTR_SECTION
 668         lwz     r0,THREAD+THREAD_VRSAVE(r2)
 669         mtspr   SPRN_VRSAVE,r0          /* if G4, restore VRSAVE reg */
 670 END_FTR_SECTION_IFSET(CPU_FTR_ALTIVEC)
 671 #endif /* CONFIG_ALTIVEC */
 672 #ifdef CONFIG_SPE
 673 BEGIN_FTR_SECTION
 674         lwz     r0,THREAD+THREAD_SPEFSCR(r2)
 675         mtspr   SPRN_SPEFSCR,r0         /* restore SPEFSCR reg */
 676 END_FTR_SECTION_IFSET(CPU_FTR_SPE)
 677 #endif /* CONFIG_SPE */
 678
 679         lwz     r0,_CCR(r1)
 680         mtcrf   0xFF,r0
 681         /* r3-r12 are destroyed -- Cort */
 682         REST_NVGPRS(r1)
 683
 684         lwz     r4,_NIP(r1)     /* Return to _switch caller in new task */
 685         mtlr    r4
 686         addi    r1,r1,INT_FRAME_SIZE
 687         blr
 688
 689         .globl  fast_exception_return
 690 fast_exception_return:
 691 #if !(defined(CONFIG_4xx) || defined(CONFIG_BOOKE))
 692         andi.   r10,r9,MSR_RI           /* check for recoverable interrupt */
 693         beq     1f                      /* if not, we've got problems */
 694 #endif
 695
 696 2:      REST_4GPRS(3, r11)
 697         lwz     r10,_CCR(r11)
 698         REST_GPR(1, r11)
 699         mtcr    r10
 700         lwz     r10,_LINK(r11)
 701         mtlr    r10
 702         REST_GPR(10, r11)
 703         mtspr   SPRN_SRR1,r9
 704         mtspr   SPRN_SRR0,r12
 705         REST_GPR(9, r11)
 706         REST_GPR(12, r11)
 707         lwz     r11,GPR11(r11)
 708         SYNC
 709         RFI
 710
 711 #if !(defined(CONFIG_4xx) || defined(CONFIG_BOOKE))
 712 /* check if the exception happened in a restartable section */
 713 1:      lis     r3,exc_exit_restart_end@ha
 714         addi    r3,r3,exc_exit_restart_end@l
 715         cmplw   r12,r3
 716         bge     3f
 717         lis     r4,exc_exit_restart@ha
 718         addi    r4,r4,exc_exit_restart@l
 719         cmplw   r12,r4
 720         blt     3f
 721         lis     r3,fee_restarts@ha
 722         tophys(r3,r3)
 723         lwz     r5,fee_restarts@l(r3)
 724         addi    r5,r5,1
 725         stw     r5,fee_restarts@l(r3)
 726         mr      r12,r4          /* restart at exc_exit_restart */
 727         b       2b
 728
 729         .section .bss
 730         .align  2
 731 fee_restarts:
 732         .space  4
 733         .previous
 734
 735 /* aargh, a nonrecoverable interrupt, panic */
 736 /* aargh, we don't know which trap this is */
 737 /* but the 601 doesn't implement the RI bit, so assume it's OK */
 738 3:
 739 BEGIN_FTR_SECTION
 740         b       2b
 741 END_FTR_SECTION_IFSET(CPU_FTR_601)
 742         li      r10,-1
 743         stw     r10,_TRAP(r11)
 744         addi    r3,r1,STACK_FRAME_OVERHEAD
 745         lis     r10,MSR_KERNEL@h
 746         ori     r10,r10,MSR_KERNEL@l
 747         bl      transfer_to_handler_full
 748         .long   nonrecoverable_exception
 749         .long   ret_from_except
 750 #endif
 751
 752         .globl  ret_from_except_full
 753 ret_from_except_full:
 754         REST_NVGPRS(r1)
 755         /* fall through */
 756
 757         .globl  ret_from_except
 758 ret_from_except:
 759         /* Hard-disable interrupts so that current_thread_info()->flags
 760          * can't change between when we test it and when we return
 761          * from the interrupt. */
 762         /* Note: We don't bother telling lockdep about it */
 763         LOAD_MSR_KERNEL(r10,MSR_KERNEL)
 764         SYNC                    /* Some chip revs have problems here... */
 765         MTMSRD(r10)             /* disable interrupts */
 766
 767         lwz     r3,_MSR(r1)     /* Returning to user mode? */
 768         andi.   r0,r3,MSR_PR
 769         beq     resume_kernel
 770
 771 user_exc_return:                /* r10 contains MSR_KERNEL here */
 772         /* Check current_thread_info()->flags */
 773         CURRENT_THREAD_INFO(r9, r1)
 774         lwz     r9,TI_FLAGS(r9)
 775         andi.   r0,r9,_TIF_USER_WORK_MASK
 776         bne     do_work
 777
 778 restore_user:
 779 #if defined(CONFIG_4xx) || defined(CONFIG_BOOKE)
 780         /* Check whether this process has its own DBCR0 value.  The internal
 781            debug mode bit tells us that dbcr0 should be loaded. */
 782         lwz     r0,THREAD+THREAD_DBCR0(r2)
 783         andis.  r10,r0,DBCR0_IDM@h
 784         bnel-   load_dbcr0
 785 #endif
 786 #ifdef CONFIG_VIRT_CPU_ACCOUNTING_NATIVE
 787         CURRENT_THREAD_INFO(r9, r1)
 788         ACCOUNT_CPU_USER_EXIT(r9, r10, r11)
 789 #endif
 790
 791         b       restore
 792
 793 /* N.B. the only way to get here is from the beq following ret_from_except. */
 794 resume_kernel:
 795         /* check current_thread_info, _TIF_EMULATE_STACK_STORE */
 796         CURRENT_THREAD_INFO(r9, r1)
 797         lwz     r8,TI_FLAGS(r9)
 798         andis.  r0,r8,_TIF_EMULATE_STACK_STORE@h
 799         beq+    1f
 800
 801         addi    r8,r1,INT_FRAME_SIZE    /* Get the kprobed function entry */
 802
 803         lwz     r3,GPR1(r1)
 804         subi    r3,r3,INT_FRAME_SIZE    /* dst: Allocate a trampoline exception frame */
 805         mr      r4,r1                   /* src:  current exception frame */
 806         mr      r1,r3                   /* Reroute the trampoline frame to r1 */
 807
 808         /* Copy from the original to the trampoline. */
 809         li      r5,INT_FRAME_SIZE/4     /* size: INT_FRAME_SIZE */
 810         li      r6,0                    /* start offset: 0 */
 811         mtctr   r5
 812 2:      lwzx    r0,r6,r4
 813         stwx    r0,r6,r3
 814         addi    r6,r6,4
 815         bdnz    2b
 816
 817         /* Do real store operation to complete stwu */
 818         lwz     r5,GPR1(r1)
 819         stw     r8,0(r5)
 820
 821         /* Clear _TIF_EMULATE_STACK_STORE flag */
 822         lis     r11,_TIF_EMULATE_STACK_STORE@h
 823         addi    r5,r9,TI_FLAGS
 824 0:      lwarx   r8,0,r5
 825         andc    r8,r8,r11
 826 #ifdef CONFIG_IBM405_ERR77
 827         dcbt    0,r5
 828 #endif
 829         stwcx.  r8,0,r5
 830         bne-    0b
 831 1:
 832
 833 #ifdef CONFIG_PREEMPT
 834         /* check current_thread_info->preempt_count */
 835         lwz     r0,TI_PREEMPT(r9)
 836         cmpwi   0,r0,0          /* if non-zero, just restore regs and return */
 837         bne     restore
 838         andi.   r8,r8,_TIF_NEED_RESCHED
 839         beq+    restore
 840         lwz     r3,_MSR(r1)
 841         andi.   r0,r3,MSR_EE    /* interrupts off? */
 842         beq     restore         /* don't schedule if so */
 843 #ifdef CONFIG_TRACE_IRQFLAGS
 844         /* Lockdep thinks irqs are enabled, we need to call
 845          * preempt_schedule_irq with IRQs off, so we inform lockdep
 846          * now that we -did- turn them off already
 847          */
 848         bl      trace_hardirqs_off
 849 #endif
 850 1:      bl      preempt_schedule_irq
 851         CURRENT_THREAD_INFO(r9, r1)
 852         lwz     r3,TI_FLAGS(r9)
 853         andi.   r0,r3,_TIF_NEED_RESCHED
 854         bne-    1b
 855 #ifdef CONFIG_TRACE_IRQFLAGS
 856         /* And now, to properly rebalance the above, we tell lockdep they
 857          * are being turned back on, which will happen when we return
 858          */
 859         bl      trace_hardirqs_on
 860 #endif
 861 #endif /* CONFIG_PREEMPT */
 862
 863         /* interrupts are hard-disabled at this point */
 864 restore:
 865 #ifdef CONFIG_44x
 866 BEGIN_MMU_FTR_SECTION
 867         b       1f
 868 END_MMU_FTR_SECTION_IFSET(MMU_FTR_TYPE_47x)
 869         lis     r4,icache_44x_need_flush@ha
 870         lwz     r5,icache_44x_need_flush@l(r4)
 871         cmplwi  cr0,r5,0
 872         beq+    1f
 873         li      r6,0
 874         iccci   r0,r0
 875         stw     r6,icache_44x_need_flush@l(r4)
 876 1:
 877 #endif  /* CONFIG_44x */
 878
 879         lwz     r9,_MSR(r1)
 880 #ifdef CONFIG_TRACE_IRQFLAGS
 881         /* Lockdep doesn't know about the fact that IRQs are temporarily turned
 882          * off in this assembly code while peeking at TI_FLAGS() and such. However
 883          * we need to inform it if the exception turned interrupts off, and we
 884          * are about to trun them back on.
 885          *
 886          * The problem here sadly is that we don't know whether the exceptions was
 887          * one that turned interrupts off or not. So we always tell lockdep about
 888          * turning them on here when we go back to wherever we came from with EE
 889          * on, even if that may meen some redudant calls being tracked. Maybe later
 890          * we could encode what the exception did somewhere or test the exception
 891          * type in the pt_regs but that sounds overkill
 892          */
 893         andi.   r10,r9,MSR_EE
 894         beq     1f
 895         /*
 896          * Since the ftrace irqsoff latency trace checks CALLER_ADDR1,
 897          * which is the stack frame here, we need to force a stack frame
 898          * in case we came from user space.
 899          */
 900         stwu    r1,-32(r1)
 901         mflr    r0
 902         stw     r0,4(r1)
 903         stwu    r1,-32(r1)
 904         bl      trace_hardirqs_on
 905         lwz     r1,0(r1)
 906         lwz     r1,0(r1)
 907         lwz     r9,_MSR(r1)
 908 1:
 909 #endif /* CONFIG_TRACE_IRQFLAGS */
 910
 911         lwz     r0,GPR0(r1)
 912         lwz     r2,GPR2(r1)
 913         REST_4GPRS(3, r1)
 914         REST_2GPRS(7, r1)
 915
 916         lwz     r10,_XER(r1)
 917         lwz     r11,_CTR(r1)
 918         mtspr   SPRN_XER,r10
 919         mtctr   r11
 920
 921         PPC405_ERR77(0,r1)
 922 BEGIN_FTR_SECTION
 923         lwarx   r11,0,r1
 924 END_FTR_SECTION_IFSET(CPU_FTR_NEED_PAIRED_STWCX)
 925         stwcx.  r0,0,r1                 /* to clear the reservation */
 926
 927 #if !(defined(CONFIG_4xx) || defined(CONFIG_BOOKE))
 928         andi.   r10,r9,MSR_RI           /* check if this exception occurred */
 929         beql    nonrecoverable          /* at a bad place (MSR:RI = 0) */
 930
 931         lwz     r10,_CCR(r1)
 932         lwz     r11,_LINK(r1)
 933         mtcrf   0xFF,r10
 934         mtlr    r11
 935
 936         /*
 937          * Once we put values in SRR0 and SRR1, we are in a state
 938          * where exceptions are not recoverable, since taking an
 939          * exception will trash SRR0 and SRR1.  Therefore we clear the
 940          * MSR:RI bit to indicate this.  If we do take an exception,
 941          * we can't return to the point of the exception but we
 942          * can restart the exception exit path at the label
 943          * exc_exit_restart below.  -- paulus
 944          */
 945         LOAD_MSR_KERNEL(r10,MSR_KERNEL & ~MSR_RI)
 946         SYNC
 947         MTMSRD(r10)             /* clear the RI bit */
 948         .globl exc_exit_restart
 949 exc_exit_restart:
 950         lwz     r12,_NIP(r1)
 951         FIX_SRR1(r9,r10)
 952         mtspr   SPRN_SRR0,r12
 953         mtspr   SPRN_SRR1,r9
 954         REST_4GPRS(9, r1)
 955         lwz     r1,GPR1(r1)
 956         .globl exc_exit_restart_end
 957 exc_exit_restart_end:
 958         SYNC
 959         RFI
 960
 961 #else /* !(CONFIG_4xx || CONFIG_BOOKE) */
 962         /*
 963          * This is a bit different on 4xx/Book-E because it doesn't have
 964          * the RI bit in the MSR.
 965          * The TLB miss handler checks if we have interrupted
 966          * the exception exit path and restarts it if so
 967          * (well maybe one day it will... :).
 968          */
 969         lwz     r11,_LINK(r1)
 970         mtlr    r11
 971         lwz     r10,_CCR(r1)
 972         mtcrf   0xff,r10
 973         REST_2GPRS(9, r1)
 974         .globl exc_exit_restart
 975 exc_exit_restart:
 976         lwz     r11,_NIP(r1)
 977         lwz     r12,_MSR(r1)
 978 exc_exit_start:
 979         mtspr   SPRN_SRR0,r11
 980         mtspr   SPRN_SRR1,r12
 981         REST_2GPRS(11, r1)
 982         lwz     r1,GPR1(r1)
 983         .globl exc_exit_restart_end
 984 exc_exit_restart_end:
 985         PPC405_ERR77_SYNC
 986         rfi
 987         b       .                       /* prevent prefetch past rfi */
 988
 989 /*
 990  * Returning from a critical interrupt in user mode doesn't need
 991  * to be any different from a normal exception.  For a critical
 992  * interrupt in the kernel, we just return (without checking for
 993  * preemption) since the interrupt may have happened at some crucial
 994  * place (e.g. inside the TLB miss handler), and because we will be
 995  * running with r1 pointing into critical_stack, not the current
 996  * process's kernel stack (and therefore current_thread_info() will
 997  * give the wrong answer).
 998  * We have to restore various SPRs that may have been in use at the
 999  * time of the critical interrupt.
1000  *
1001  */
1002 #ifdef CONFIG_40x
1003 #define PPC_40x_TURN_OFF_MSR_DR                                             \
1004         /* avoid any possible TLB misses here by turning off MSR.DR, we     \
1005          * assume the instructions here are mapped by a pinned TLB entry */ \
1006         li      r10,MSR_IR;                                                 \
1007         mtmsr   r10;                                                        \
1008         isync;                                                              \
1009         tophys(r1, r1);
1010 #else
1011 #define PPC_40x_TURN_OFF_MSR_DR
1012 #endif
1013
1014 #define RET_FROM_EXC_LEVEL(exc_lvl_srr0, exc_lvl_srr1, exc_lvl_rfi)     \
1015         REST_NVGPRS(r1);                                                \
1016         lwz     r3,_MSR(r1);                                            \
1017         andi.   r3,r3,MSR_PR;                                           \
1018         LOAD_MSR_KERNEL(r10,MSR_KERNEL);                                \
1019         bne     user_exc_return;                                        \
1020         lwz     r0,GPR0(r1);                                            \
1021         lwz     r2,GPR2(r1);                                            \
1022         REST_4GPRS(3, r1);                                              \
1023         REST_2GPRS(7, r1);                                              \
1024         lwz     r10,_XER(r1);                                           \
1025         lwz     r11,_CTR(r1);                                           \
1026         mtspr   SPRN_XER,r10;                                           \
1027         mtctr   r11;                                                    \
1028         PPC405_ERR77(0,r1);                                             \
1029         stwcx.  r0,0,r1;                /* to clear the reservation */  \
1030         lwz     r11,_LINK(r1);                                          \
1031         mtlr    r11;                                                    \
1032         lwz     r10,_CCR(r1);                                           \
1033         mtcrf   0xff,r10;                                               \
1034         PPC_40x_TURN_OFF_MSR_DR;                                        \
1035         lwz     r9,_DEAR(r1);                                           \
1036         lwz     r10,_ESR(r1);                                           \
1037         mtspr   SPRN_DEAR,r9;                                           \
1038         mtspr   SPRN_ESR,r10;                                           \
1039         lwz     r11,_NIP(r1);                                           \
1040         lwz     r12,_MSR(r1);                                           \
1041         mtspr   exc_lvl_srr0,r11;                                       \
1042         mtspr   exc_lvl_srr1,r12;                                       \
1043         lwz     r9,GPR9(r1);                                            \
1044         lwz     r12,GPR12(r1);                                          \
1045         lwz     r10,GPR10(r1);                                          \
1046         lwz     r11,GPR11(r1);                                          \
1047         lwz     r1,GPR1(r1);                                            \
1048         PPC405_ERR77_SYNC;                                              \
1049         exc_lvl_rfi;                                                    \
1050         b       .;              /* prevent prefetch past exc_lvl_rfi */
1051
1052 #define RESTORE_xSRR(exc_lvl_srr0, exc_lvl_srr1)                        \
1053         lwz     r9,_##exc_lvl_srr0(r1);                                 \
1054         lwz     r10,_##exc_lvl_srr1(r1);                                \
1055         mtspr   SPRN_##exc_lvl_srr0,r9;                                 \
1056         mtspr   SPRN_##exc_lvl_srr1,r10;
1057
1058 #if defined(CONFIG_PPC_BOOK3E_MMU)
1059 #ifdef CONFIG_PHYS_64BIT
1060 #define RESTORE_MAS7                                                    \
1061         lwz     r11,MAS7(r1);                                           \
1062         mtspr   SPRN_MAS7,r11;
1063 #else
1064 #define RESTORE_MAS7
1065 #endif /* CONFIG_PHYS_64BIT */
1066 #define RESTORE_MMU_REGS                                                \
1067         lwz     r9,MAS0(r1);                                            \
1068         lwz     r10,MAS1(r1);                                           \
1069         lwz     r11,MAS2(r1);                                           \
1070         mtspr   SPRN_MAS0,r9;                                           \
1071         lwz     r9,MAS3(r1);                                            \
1072         mtspr   SPRN_MAS1,r10;                                          \
1073         lwz     r10,MAS6(r1);                                           \
1074         mtspr   SPRN_MAS2,r11;                                          \
1075         mtspr   SPRN_MAS3,r9;                                           \
1076         mtspr   SPRN_MAS6,r10;                                          \
1077         RESTORE_MAS7;
1078 #elif defined(CONFIG_44x)
1079 #define RESTORE_MMU_REGS                                                \
1080         lwz     r9,MMUCR(r1);                                           \
1081         mtspr   SPRN_MMUCR,r9;
1082 #else
1083 #define RESTORE_MMU_REGS
1084 #endif
1085
1086 #ifdef CONFIG_40x
1087         .globl  ret_from_crit_exc
1088 ret_from_crit_exc:
1089         mfspr   r9,SPRN_SPRG_THREAD
1090         lis     r10,saved_ksp_limit@ha;
1091         lwz     r10,saved_ksp_limit@l(r10);
1092         tovirt(r9,r9);
1093         stw     r10,KSP_LIMIT(r9)
1094         lis     r9,crit_srr0@ha;
1095         lwz     r9,crit_srr0@l(r9);
1096         lis     r10,crit_srr1@ha;
1097         lwz     r10,crit_srr1@l(r10);
1098         mtspr   SPRN_SRR0,r9;
1099         mtspr   SPRN_SRR1,r10;
1100         RET_FROM_EXC_LEVEL(SPRN_CSRR0, SPRN_CSRR1, PPC_RFCI)
1101 #endif /* CONFIG_40x */
1102
1103 #ifdef CONFIG_BOOKE
1104         .globl  ret_from_crit_exc
1105 ret_from_crit_exc:
1106         mfspr   r9,SPRN_SPRG_THREAD
1107         lwz     r10,SAVED_KSP_LIMIT(r1)
1108         stw     r10,KSP_LIMIT(r9)
1109         RESTORE_xSRR(SRR0,SRR1);
1110         RESTORE_MMU_REGS;
1111         RET_FROM_EXC_LEVEL(SPRN_CSRR0, SPRN_CSRR1, PPC_RFCI)
1112
1113         .globl  ret_from_debug_exc
1114 ret_from_debug_exc:
1115         mfspr   r9,SPRN_SPRG_THREAD
1116         lwz     r10,SAVED_KSP_LIMIT(r1)
1117         stw     r10,KSP_LIMIT(r9)
1118         lwz     r9,THREAD_INFO-THREAD(r9)
1119         CURRENT_THREAD_INFO(r10, r1)
1120         lwz     r10,TI_PREEMPT(r10)
1121         stw     r10,TI_PREEMPT(r9)
1122         RESTORE_xSRR(SRR0,SRR1);
1123         RESTORE_xSRR(CSRR0,CSRR1);
1124         RESTORE_MMU_REGS;
1125         RET_FROM_EXC_LEVEL(SPRN_DSRR0, SPRN_DSRR1, PPC_RFDI)
1126
1127         .globl  ret_from_mcheck_exc
1128 ret_from_mcheck_exc:
1129         mfspr   r9,SPRN_SPRG_THREAD
1130         lwz     r10,SAVED_KSP_LIMIT(r1)
1131         stw     r10,KSP_LIMIT(r9)
1132         RESTORE_xSRR(SRR0,SRR1);
1133         RESTORE_xSRR(CSRR0,CSRR1);
1134         RESTORE_xSRR(DSRR0,DSRR1);
1135         RESTORE_MMU_REGS;
1136         RET_FROM_EXC_LEVEL(SPRN_MCSRR0, SPRN_MCSRR1, PPC_RFMCI)
1137 #endif /* CONFIG_BOOKE */
1138
1139 /*
1140  * Load the DBCR0 value for a task that is being ptraced,
1141  * having first saved away the global DBCR0.  Note that r0
1142  * has the dbcr0 value to set upon entry to this.
1143  */
1144 load_dbcr0:
1145         mfmsr   r10             /* first disable debug exceptions */
1146         rlwinm  r10,r10,0,~MSR_DE
1147         mtmsr   r10
1148         isync
1149         mfspr   r10,SPRN_DBCR0
1150         lis     r11,global_dbcr0@ha
1151         addi    r11,r11,global_dbcr0@l
1152 #ifdef CONFIG_SMP
1153         CURRENT_THREAD_INFO(r9, r1)
1154         lwz     r9,TI_CPU(r9)
1155         slwi    r9,r9,3
1156         add     r11,r11,r9
1157 #endif
1158         stw     r10,0(r11)
1159         mtspr   SPRN_DBCR0,r0
1160         lwz     r10,4(r11)
1161         addi    r10,r10,1
1162         stw     r10,4(r11)
1163         li      r11,-1
1164         mtspr   SPRN_DBSR,r11   /* clear all pending debug events */
1165         blr
1166
1167         .section .bss
1168         .align  4
1169 global_dbcr0:
1170         .space  8*NR_CPUS
1171         .previous
1172 #endif /* !(CONFIG_4xx || CONFIG_BOOKE) */
1173
1174 do_work:                        /* r10 contains MSR_KERNEL here */
1175         andi.   r0,r9,_TIF_NEED_RESCHED
1176         beq     do_user_signal
1177
1178 do_resched:                     /* r10 contains MSR_KERNEL here */
1179         /* Note: We don't need to inform lockdep that we are enabling
1180          * interrupts here. As far as it knows, they are already enabled
1181          */
1182         ori     r10,r10,MSR_EE
1183         SYNC
1184         MTMSRD(r10)             /* hard-enable interrupts */
1185         bl      schedule
1186 recheck:
1187         /* Note: And we don't tell it we are disabling them again
1188          * neither. Those disable/enable cycles used to peek at
1189          * TI_FLAGS aren't advertised.
1190          */
1191         LOAD_MSR_KERNEL(r10,MSR_KERNEL)
1192         SYNC
1193         MTMSRD(r10)             /* disable interrupts */
1194         CURRENT_THREAD_INFO(r9, r1)
1195         lwz     r9,TI_FLAGS(r9)
1196         andi.   r0,r9,_TIF_NEED_RESCHED
1197         bne-    do_resched
1198         andi.   r0,r9,_TIF_USER_WORK_MASK
1199         beq     restore_user
1200 do_user_signal:                 /* r10 contains MSR_KERNEL here */
1201         ori     r10,r10,MSR_EE
1202         SYNC
1203         MTMSRD(r10)             /* hard-enable interrupts */
1204         /* save r13-r31 in the exception frame, if not already done */
1205         lwz     r3,_TRAP(r1)
1206         andi.   r0,r3,1
1207         beq     2f
1208         SAVE_NVGPRS(r1)
1209         rlwinm  r3,r3,0,0,30
1210         stw     r3,_TRAP(r1)
1211 2:      addi    r3,r1,STACK_FRAME_OVERHEAD
1212         mr      r4,r9
1213         bl      do_notify_resume
1214         REST_NVGPRS(r1)
1215         b       recheck
1216
1217 /*
1218  * We come here when we are at the end of handling an exception
1219  * that occurred at a place where taking an exception will lose
1220  * state information, such as the contents of SRR0 and SRR1.
1221  */
1222 nonrecoverable:
1223         lis     r10,exc_exit_restart_end@ha
1224         addi    r10,r10,exc_exit_restart_end@l
1225         cmplw   r12,r10
1226         bge     3f
1227         lis     r11,exc_exit_restart@ha
1228         addi    r11,r11,exc_exit_restart@l
1229         cmplw   r12,r11
1230         blt     3f
1231         lis     r10,ee_restarts@ha
1232         lwz     r12,ee_restarts@l(r10)
1233         addi    r12,r12,1
1234         stw     r12,ee_restarts@l(r10)
1235         mr      r12,r11         /* restart at exc_exit_restart */
1236         blr
1237 3:      /* OK, we can't recover, kill this process */
1238         /* but the 601 doesn't implement the RI bit, so assume it's OK */
1239 BEGIN_FTR_SECTION
1240         blr
1241 END_FTR_SECTION_IFSET(CPU_FTR_601)
1242         lwz     r3,_TRAP(r1)
1243         andi.   r0,r3,1
1244         beq     4f
1245         SAVE_NVGPRS(r1)
1246         rlwinm  r3,r3,0,0,30
1247         stw     r3,_TRAP(r1)
1248 4:      addi    r3,r1,STACK_FRAME_OVERHEAD
1249         bl      nonrecoverable_exception
1250         /* shouldn't return */
1251         b       4b
1252
1253         .section .bss
1254         .align  2
1255 ee_restarts:
1256         .space  4
1257         .previous
1258
1259 /*
1260  * PROM code for specific machines follows.  Put it
1261  * here so it's easy to add arch-specific sections later.
1262  * -- Cort
1263  */
1264 #ifdef CONFIG_PPC_RTAS
1265 /*
1266  * On CHRP, the Run-Time Abstraction Services (RTAS) have to be
1267  * called with the MMU off.
1268  */
1269 _GLOBAL(enter_rtas)
1270         stwu    r1,-INT_FRAME_SIZE(r1)
1271         mflr    r0
1272         stw     r0,INT_FRAME_SIZE+4(r1)
1273         LOAD_REG_ADDR(r4, rtas)
1274         lis     r6,1f@ha        /* physical return address for rtas */
1275         addi    r6,r6,1f@l
1276         tophys(r6,r6)
1277         tophys(r7,r1)
1278         lwz     r8,RTASENTRY(r4)
1279         lwz     r4,RTASBASE(r4)
1280         mfmsr   r9
1281         stw     r9,8(r1)
1282         LOAD_MSR_KERNEL(r0,MSR_KERNEL)
1283         SYNC                    /* disable interrupts so SRR0/1 */
1284         MTMSRD(r0)              /* don't get trashed */
1285         li      r9,MSR_KERNEL & ~(MSR_IR|MSR_DR)
1286         mtlr    r6
1287         mtspr   SPRN_SPRG_RTAS,r7
1288         mtspr   SPRN_SRR0,r8
1289         mtspr   SPRN_SRR1,r9
1290         RFI
1291 1:      tophys(r9,r1)
1292         lwz     r8,INT_FRAME_SIZE+4(r9) /* get return address */
1293         lwz     r9,8(r9)        /* original msr value */
1294         FIX_SRR1(r9,r0)
1295         addi    r1,r1,INT_FRAME_SIZE
1296         li      r0,0
1297         mtspr   SPRN_SPRG_RTAS,r0
1298         mtspr   SPRN_SRR0,r8
1299         mtspr   SPRN_SRR1,r9
1300         RFI                     /* return to caller */
1301
1302         .globl  machine_check_in_rtas
1303 machine_check_in_rtas:
1304         twi     31,0,0
1305         /* XXX load up BATs and panic */
1306
1307 #endif /* CONFIG_PPC_RTAS */
1308
1309 #ifdef CONFIG_FUNCTION_TRACER
1310 #ifdef CONFIG_DYNAMIC_FTRACE
1311 _GLOBAL(mcount)
1312 _GLOBAL(_mcount)
1313         /*
1314          * It is required that _mcount on PPC32 must preserve the
1315          * link register. But we have r0 to play with. We use r0
1316          * to push the return address back to the caller of mcount
1317          * into the ctr register, restore the link register and
1318          * then jump back using the ctr register.
1319          */
1320         mflr    r0
1321         mtctr   r0
1322         lwz     r0, 4(r1)
1323         mtlr    r0
1324         bctr
1325
1326 _GLOBAL(ftrace_caller)
1327         MCOUNT_SAVE_FRAME
1328         /* r3 ends up with link register */
1329         subi    r3, r3, MCOUNT_INSN_SIZE
1330 .globl ftrace_call
1331 ftrace_call:
1332         bl      ftrace_stub
1333         nop
1334 #ifdef CONFIG_FUNCTION_GRAPH_TRACER
1335 .globl ftrace_graph_call
1336 ftrace_graph_call:
1337         b       ftrace_graph_stub
1338 _GLOBAL(ftrace_graph_stub)
1339 #endif
1340         MCOUNT_RESTORE_FRAME
1341         /* old link register ends up in ctr reg */
1342         bctr
1343 #else
1344 _GLOBAL(mcount)
1345 _GLOBAL(_mcount)
1346
1347         MCOUNT_SAVE_FRAME
1348
1349         subi    r3, r3, MCOUNT_INSN_SIZE
1350         LOAD_REG_ADDR(r5, ftrace_trace_function)
1351         lwz     r5,0(r5)
1352
1353         mtctr   r5
1354         bctrl
1355         nop
1356
1357 #ifdef CONFIG_FUNCTION_GRAPH_TRACER
1358         b       ftrace_graph_caller
1359 #endif
1360         MCOUNT_RESTORE_FRAME
1361         bctr
1362 #endif
1363 EXPORT_SYMBOL(_mcount)
1364
1365 _GLOBAL(ftrace_stub)
1366         blr
1367
1368 #ifdef CONFIG_FUNCTION_GRAPH_TRACER
1369 _GLOBAL(ftrace_graph_caller)
1370         /* load r4 with local address */
1371         lwz     r4, 44(r1)
1372         subi    r4, r4, MCOUNT_INSN_SIZE
1373
1374         /* Grab the LR out of the caller stack frame */
1375         lwz     r3,52(r1)
1376
1377         bl      prepare_ftrace_return
1378         nop
1379
1380         /*
1381          * prepare_ftrace_return gives us the address we divert to.
1382          * Change the LR in the callers stack frame to this.
1383          */
1384         stw     r3,52(r1)
1385
1386         MCOUNT_RESTORE_FRAME
1387         /* old link register ends up in ctr reg */
1388         bctr
1389
1390 _GLOBAL(return_to_handler)
1391         /* need to save return values */
1392         stwu    r1, -32(r1)
1393         stw     r3, 20(r1)
1394         stw     r4, 16(r1)
1395         stw     r31, 12(r1)
1396         mr      r31, r1
1397
1398         bl      ftrace_return_to_handler
1399         nop
1400
1401         /* return value has real return address */
1402         mtlr    r3
1403
1404         lwz     r3, 20(r1)
1405         lwz     r4, 16(r1)
1406         lwz     r31,12(r1)
1407         lwz     r1, 0(r1)
1408
1409         /* Jump back to real return address */
1410         blr
1411 #endif /* CONFIG_FUNCTION_GRAPH_TRACER */
1412
1413 #endif /* CONFIG_FUNCTION_TRACER */