arch/tile/lib/atomic_32.c

   1 /*
   2  * Copyright 2010 Tilera Corporation. All Rights Reserved.
   3  *
   4  *   This program is free software; you can redistribute it and/or
   5  *   modify it under the terms of the GNU General Public License
   6  *   as published by the Free Software Foundation, version 2.
   7  *
   8  *   This program is distributed in the hope that it will be useful, but
   9  *   WITHOUT ANY WARRANTY; without even the implied warranty of
  10  *   MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE, GOOD TITLE or
  11  *   NON INFRINGEMENT.  See the GNU General Public License for
  12  *   more details.
  13  */
  14
  15 #include <linux/cache.h>
  16 #include <linux/delay.h>
  17 #include <linux/uaccess.h>
  18 #include <linux/module.h>
  19 #include <linux/mm.h>
  20 #include <linux/atomic.h>
  21 #include <arch/chip.h>
  22
  23 /* This page is remapped on startup to be hash-for-home. */
  24 int atomic_locks[PAGE_SIZE / sizeof(int)] __page_aligned_bss;
  25
  26 int *__atomic_hashed_lock(volatile void *v)
  27 {
  28         /* NOTE: this code must match "sys_cmpxchg" in kernel/intvec_32.S */
  29         /*
  30          * Use bits [3, 3 + ATOMIC_HASH_SHIFT) as the lock index.
  31          * Using mm works here because atomic_locks is page aligned.
  32          */
  33         unsigned long ptr = __insn_mm((unsigned long)v >> 1,
  34                                       (unsigned long)atomic_locks,
  35                                       2, (ATOMIC_HASH_SHIFT + 2) - 1);
  36         return (int *)ptr;
  37 }
  38
  39 #ifdef CONFIG_SMP
  40 /* Return whether the passed pointer is a valid atomic lock pointer. */
  41 static int is_atomic_lock(int *p)
  42 {
  43         return p >= &atomic_locks[0] && p < &atomic_locks[ATOMIC_HASH_SIZE];
  44 }
  45
  46 void __atomic_fault_unlock(int *irqlock_word)
  47 {
  48         BUG_ON(!is_atomic_lock(irqlock_word));
  49         BUG_ON(*irqlock_word != 1);
  50         *irqlock_word = 0;
  51 }
  52
  53 #endif /* CONFIG_SMP */
  54
  55 static inline int *__atomic_setup(volatile void *v)
  56 {
  57         /* Issue a load to the target to bring it into cache. */
  58         *(volatile int *)v;
  59         return __atomic_hashed_lock(v);
  60 }
  61
  62 int _atomic_xchg(atomic_t *v, int n)
  63 {
  64         return __atomic_xchg(&v->counter, __atomic_setup(v), n).val;
  65 }
  66 EXPORT_SYMBOL(_atomic_xchg);
  67
  68 int _atomic_xchg_add(atomic_t *v, int i)
  69 {
  70         return __atomic_xchg_add(&v->counter, __atomic_setup(v), i).val;
  71 }
  72 EXPORT_SYMBOL(_atomic_xchg_add);
  73
  74 int _atomic_xchg_add_unless(atomic_t *v, int a, int u)
  75 {
  76         /*
  77          * Note: argument order is switched here since it is easier
  78          * to use the first argument consistently as the "old value"
  79          * in the assembly, as is done for _atomic_cmpxchg().
  80          */
  81         return __atomic_xchg_add_unless(&v->counter, __atomic_setup(v), u, a)
  82                 .val;
  83 }
  84 EXPORT_SYMBOL(_atomic_xchg_add_unless);
  85
  86 int _atomic_cmpxchg(atomic_t *v, int o, int n)
  87 {
  88         return __atomic_cmpxchg(&v->counter, __atomic_setup(v), o, n).val;
  89 }
  90 EXPORT_SYMBOL(_atomic_cmpxchg);
  91
  92 unsigned long _atomic_or(volatile unsigned long *p, unsigned long mask)
  93 {
  94         return __atomic_or((int *)p, __atomic_setup(p), mask).val;
  95 }
  96 EXPORT_SYMBOL(_atomic_or);
  97
  98 unsigned long _atomic_andn(volatile unsigned long *p, unsigned long mask)
  99 {
 100         return __atomic_andn((int *)p, __atomic_setup(p), mask).val;
 101 }
 102 EXPORT_SYMBOL(_atomic_andn);
 103
 104 unsigned long _atomic_xor(volatile unsigned long *p, unsigned long mask)
 105 {
 106         return __atomic_xor((int *)p, __atomic_setup(p), mask).val;
 107 }
 108 EXPORT_SYMBOL(_atomic_xor);
 109
 110
 111 u64 _atomic64_xchg(atomic64_t *v, u64 n)
 112 {
 113         return __atomic64_xchg(&v->counter, __atomic_setup(v), n);
 114 }
 115 EXPORT_SYMBOL(_atomic64_xchg);
 116
 117 u64 _atomic64_xchg_add(atomic64_t *v, u64 i)
 118 {
 119         return __atomic64_xchg_add(&v->counter, __atomic_setup(v), i);
 120 }
 121 EXPORT_SYMBOL(_atomic64_xchg_add);
 122
 123 u64 _atomic64_xchg_add_unless(atomic64_t *v, u64 a, u64 u)
 124 {
 125         /*
 126          * Note: argument order is switched here since it is easier
 127          * to use the first argument consistently as the "old value"
 128          * in the assembly, as is done for _atomic_cmpxchg().
 129          */
 130         return __atomic64_xchg_add_unless(&v->counter, __atomic_setup(v),
 131                                           u, a);
 132 }
 133 EXPORT_SYMBOL(_atomic64_xchg_add_unless);
 134
 135 u64 _atomic64_cmpxchg(atomic64_t *v, u64 o, u64 n)
 136 {
 137         return __atomic64_cmpxchg(&v->counter, __atomic_setup(v), o, n);
 138 }
 139 EXPORT_SYMBOL(_atomic64_cmpxchg);
 140
 141
 142 /*
 143  * If any of the atomic or futex routines hit a bad address (not in
 144  * the page tables at kernel PL) this routine is called.  The futex
 145  * routines are never used on kernel space, and the normal atomics and
 146  * bitops are never used on user space.  So a fault on kernel space
 147  * must be fatal, but a fault on userspace is a futex fault and we
 148  * need to return -EFAULT.  Note that the context this routine is
 149  * invoked in is the context of the "_atomic_xxx()" routines called
 150  * by the functions in this file.
 151  */
 152 struct __get_user __atomic_bad_address(int __user *addr)
 153 {
 154         if (unlikely(!access_ok(VERIFY_WRITE, addr, sizeof(int))))
 155                 panic("Bad address used for kernel atomic op: %p\n", addr);
 156         return (struct __get_user) { .err = -EFAULT };
 157 }
 158
 159
 160 void __init __init_atomic_per_cpu(void)
 161 {
 162         /* Validate power-of-two and "bigger than cpus" assumption */
 163         BUILD_BUG_ON(ATOMIC_HASH_SIZE & (ATOMIC_HASH_SIZE-1));
 164         BUG_ON(ATOMIC_HASH_SIZE < nr_cpu_ids);
 165
 166         /*
 167          * On TILEPro we prefer to use a single hash-for-home
 168          * page, since this means atomic operations are less
 169          * likely to encounter a TLB fault and thus should
 170          * in general perform faster.  You may wish to disable
 171          * this in situations where few hash-for-home tiles
 172          * are configured.
 173          */
 174         BUG_ON((unsigned long)atomic_locks % PAGE_SIZE != 0);
 175
 176         /* The locks must all fit on one page. */
 177         BUILD_BUG_ON(ATOMIC_HASH_SIZE * sizeof(int) > PAGE_SIZE);
 178
 179         /*
 180          * We use the page offset of the atomic value's address as
 181          * an index into atomic_locks, excluding the low 3 bits.
 182          * That should not produce more indices than ATOMIC_HASH_SIZE.
 183          */
 184         BUILD_BUG_ON((PAGE_SIZE >> 3) > ATOMIC_HASH_SIZE);
 185 }