arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/ctype.h>
   9 #include <linux/delay.h>
  10 #include <linux/sched.h>
  11 #include <linux/init.h>
  12 #include <linux/kprobes.h>
  13 #include <linux/kgdb.h>
  14 #include <linux/smp.h>
  15 #include <linux/io.h>
  16 #include <linux/syscore_ops.h>
  17
  18 #include <asm/stackprotector.h>
  19 #include <asm/perf_event.h>
  20 #include <asm/mmu_context.h>
  21 #include <asm/archrandom.h>
  22 #include <asm/hypervisor.h>
  23 #include <asm/processor.h>
  24 #include <asm/tlbflush.h>
  25 #include <asm/debugreg.h>
  26 #include <asm/sections.h>
  27 #include <asm/vsyscall.h>
  28 #include <linux/topology.h>
  29 #include <linux/cpumask.h>
  30 #include <asm/pgtable.h>
  31 #include <linux/atomic.h>
  32 #include <asm/proto.h>
  33 #include <asm/setup.h>
  34 #include <asm/apic.h>
  35 #include <asm/desc.h>
  36 #include <asm/fpu/internal.h>
  37 #include <asm/mtrr.h>
  38 #include <linux/numa.h>
  39 #include <asm/asm.h>
  40 #include <asm/cpu.h>
  41 #include <asm/mce.h>
  42 #include <asm/msr.h>
  43 #include <asm/pat.h>
  44 #include <asm/microcode.h>
  45 #include <asm/microcode_intel.h>
  46
  47 #ifdef CONFIG_X86_LOCAL_APIC
  48 #include <asm/uv/uv.h>
  49 #endif
  50
  51 #include "cpu.h"
  52
  53 /* all of these masks are initialized in setup_cpu_local_masks() */
  54 cpumask_var_t cpu_initialized_mask;
  55 cpumask_var_t cpu_callout_mask;
  56 cpumask_var_t cpu_callin_mask;
  57
  58 /* representing cpus for which sibling maps can be computed */
  59 cpumask_var_t cpu_sibling_setup_mask;
  60
  61 /* correctly size the local cpu masks */
  62 void __init setup_cpu_local_masks(void)
  63 {
  64         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  65         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  66         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  67         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  68 }
  69
  70 static void default_init(struct cpuinfo_x86 *c)
  71 {
  72 #ifdef CONFIG_X86_64
  73         cpu_detect_cache_sizes(c);
  74 #else
  75         /* Not much we can do here... */
  76         /* Check if at least it has cpuid */
  77         if (c->cpuid_level == -1) {
  78                 /* No cpuid. It must be an ancient CPU */
  79                 if (c->x86 == 4)
  80                         strcpy(c->x86_model_id, "486");
  81                 else if (c->x86 == 3)
  82                         strcpy(c->x86_model_id, "386");
  83         }
  84 #endif
  85 }
  86
  87 static const struct cpu_dev default_cpu = {
  88         .c_init         = default_init,
  89         .c_vendor       = "Unknown",
  90         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  91 };
  92
  93 static const struct cpu_dev *this_cpu = &default_cpu;
  94
  95 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  96 #ifdef CONFIG_X86_64
  97         /*
  98          * We need valid kernel segments for data and code in long mode too
  99          * IRET will check the segment types  kkeil 2000/10/28
 100          * Also sysret mandates a special GDT layout
 101          *
 102          * TLS descriptors are currently at a different place compared to i386.
 103          * Hopefully nobody expects them at a fixed place (Wine?)
 104          */
 105         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
 106         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
 107         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 108         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 109         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 110         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 111 #else
 112         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 113         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 114         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 115         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 116         /*
 117          * Segments used for calling PnP BIOS have byte granularity.
 118          * They code segments and data segments have fixed 64k limits,
 119          * the transfer segment sizes are set at run time.
 120          */
 121         /* 32-bit code */
 122         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 123         /* 16-bit code */
 124         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 125         /* 16-bit data */
 126         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 127         /* 16-bit data */
 128         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 129         /* 16-bit data */
 130         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 131         /*
 132          * The APM segments have byte granularity and their bases
 133          * are set at run time.  All have 64k limits.
 134          */
 135         /* 32-bit code */
 136         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 137         /* 16-bit code */
 138         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 139         /* data */
 140         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 141
 142         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 143         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 144         GDT_STACK_CANARY_INIT
 145 #endif
 146 } };
 147 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 148
 149 static int __init x86_mpx_setup(char *s)
 150 {
 151         /* require an exact match without trailing characters */
 152         if (strlen(s))
 153                 return 0;
 154
 155         /* do not emit a message if the feature is not present */
 156         if (!boot_cpu_has(X86_FEATURE_MPX))
 157                 return 1;
 158
 159         setup_clear_cpu_cap(X86_FEATURE_MPX);
 160         pr_info("nompx: Intel Memory Protection Extensions (MPX) disabled\n");
 161         return 1;
 162 }
 163 __setup("nompx", x86_mpx_setup);
 164
 165 static int __init x86_noinvpcid_setup(char *s)
 166 {
 167         /* noinvpcid doesn't accept parameters */
 168         if (s)
 169                 return -EINVAL;
 170
 171         /* do not emit a message if the feature is not present */
 172         if (!boot_cpu_has(X86_FEATURE_INVPCID))
 173                 return 0;
 174
 175         setup_clear_cpu_cap(X86_FEATURE_INVPCID);
 176         pr_info("noinvpcid: INVPCID feature disabled\n");
 177         return 0;
 178 }
 179 early_param("noinvpcid", x86_noinvpcid_setup);
 180
 181 #ifdef CONFIG_X86_32
 182 static int cachesize_override = -1;
 183 static int disable_x86_serial_nr = 1;
 184
 185 static int __init cachesize_setup(char *str)
 186 {
 187         get_option(&str, &cachesize_override);
 188         return 1;
 189 }
 190 __setup("cachesize=", cachesize_setup);
 191
 192 static int __init x86_sep_setup(char *s)
 193 {
 194         setup_clear_cpu_cap(X86_FEATURE_SEP);
 195         return 1;
 196 }
 197 __setup("nosep", x86_sep_setup);
 198
 199 /* Standard macro to see if a specific flag is changeable */
 200 static inline int flag_is_changeable_p(u32 flag)
 201 {
 202         u32 f1, f2;
 203
 204         /*
 205          * Cyrix and IDT cpus allow disabling of CPUID
 206          * so the code below may return different results
 207          * when it is executed before and after enabling
 208          * the CPUID. Add "volatile" to not allow gcc to
 209          * optimize the subsequent calls to this function.
 210          */
 211         asm volatile ("pushfl           \n\t"
 212                       "pushfl           \n\t"
 213                       "popl %0          \n\t"
 214                       "movl %0, %1      \n\t"
 215                       "xorl %2, %0      \n\t"
 216                       "pushl %0         \n\t"
 217                       "popfl            \n\t"
 218                       "pushfl           \n\t"
 219                       "popl %0          \n\t"
 220                       "popfl            \n\t"
 221
 222                       : "=&r" (f1), "=&r" (f2)
 223                       : "ir" (flag));
 224
 225         return ((f1^f2) & flag) != 0;
 226 }
 227
 228 /* Probe for the CPUID instruction */
 229 int have_cpuid_p(void)
 230 {
 231         return flag_is_changeable_p(X86_EFLAGS_ID);
 232 }
 233
 234 static void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 235 {
 236         unsigned long lo, hi;
 237
 238         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 239                 return;
 240
 241         /* Disable processor serial number: */
 242
 243         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 244         lo |= 0x200000;
 245         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 246
 247         printk(KERN_NOTICE "CPU serial number disabled.\n");
 248         clear_cpu_cap(c, X86_FEATURE_PN);
 249
 250         /* Disabling the serial number may affect the cpuid level */
 251         c->cpuid_level = cpuid_eax(0);
 252 }
 253
 254 static int __init x86_serial_nr_setup(char *s)
 255 {
 256         disable_x86_serial_nr = 0;
 257         return 1;
 258 }
 259 __setup("serialnumber", x86_serial_nr_setup);
 260 #else
 261 static inline int flag_is_changeable_p(u32 flag)
 262 {
 263         return 1;
 264 }
 265 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 266 {
 267 }
 268 #endif
 269
 270 static __init int setup_disable_smep(char *arg)
 271 {
 272         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 273         return 1;
 274 }
 275 __setup("nosmep", setup_disable_smep);
 276
 277 static __always_inline void setup_smep(struct cpuinfo_x86 *c)
 278 {
 279         if (cpu_has(c, X86_FEATURE_SMEP))
 280                 cr4_set_bits(X86_CR4_SMEP);
 281 }
 282
 283 static __init int setup_disable_smap(char *arg)
 284 {
 285         setup_clear_cpu_cap(X86_FEATURE_SMAP);
 286         return 1;
 287 }
 288 __setup("nosmap", setup_disable_smap);
 289
 290 static __always_inline void setup_smap(struct cpuinfo_x86 *c)
 291 {
 292         unsigned long eflags = native_save_fl();
 293
 294         /* This should have been cleared long ago */
 295         BUG_ON(eflags & X86_EFLAGS_AC);
 296
 297         if (cpu_has(c, X86_FEATURE_SMAP)) {
 298 #ifdef CONFIG_X86_SMAP
 299                 cr4_set_bits(X86_CR4_SMAP);
 300 #else
 301                 cr4_clear_bits(X86_CR4_SMAP);
 302 #endif
 303         }
 304 }
 305
 306 /*
 307  * Protection Keys are not available in 32-bit mode.
 308  */
 309 static bool pku_disabled;
 310
 311 static __always_inline void setup_pku(struct cpuinfo_x86 *c)
 312 {
 313         if (!cpu_has(c, X86_FEATURE_PKU))
 314                 return;
 315         if (pku_disabled)
 316                 return;
 317
 318         cr4_set_bits(X86_CR4_PKE);
 319         /*
 320          * Seting X86_CR4_PKE will cause the X86_FEATURE_OSPKE
 321          * cpuid bit to be set.  We need to ensure that we
 322          * update that bit in this CPU's "cpu_info".
 323          */
 324         get_cpu_cap(c);
 325 }
 326
 327 #ifdef CONFIG_X86_INTEL_MEMORY_PROTECTION_KEYS
 328 static __init int setup_disable_pku(char *arg)
 329 {
 330         /*
 331          * Do not clear the X86_FEATURE_PKU bit.  All of the
 332          * runtime checks are against OSPKE so clearing the
 333          * bit does nothing.
 334          *
 335          * This way, we will see "pku" in cpuinfo, but not
 336          * "ospke", which is exactly what we want.  It shows
 337          * that the CPU has PKU, but the OS has not enabled it.
 338          * This happens to be exactly how a system would look
 339          * if we disabled the config option.
 340          */
 341         pr_info("x86: 'nopku' specified, disabling Memory Protection Keys\n");
 342         pku_disabled = true;
 343         return 1;
 344 }
 345 __setup("nopku", setup_disable_pku);
 346 #endif /* CONFIG_X86_64 */
 347
 348 /*
 349  * Some CPU features depend on higher CPUID levels, which may not always
 350  * be available due to CPUID level capping or broken virtualization
 351  * software.  Add those features to this table to auto-disable them.
 352  */
 353 struct cpuid_dependent_feature {
 354         u32 feature;
 355         u32 level;
 356 };
 357
 358 static const struct cpuid_dependent_feature
 359 cpuid_dependent_features[] = {
 360         { X86_FEATURE_MWAIT,            0x00000005 },
 361         { X86_FEATURE_DCA,              0x00000009 },
 362         { X86_FEATURE_XSAVE,            0x0000000d },
 363         { 0, 0 }
 364 };
 365
 366 static void filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 367 {
 368         const struct cpuid_dependent_feature *df;
 369
 370         for (df = cpuid_dependent_features; df->feature; df++) {
 371
 372                 if (!cpu_has(c, df->feature))
 373                         continue;
 374                 /*
 375                  * Note: cpuid_level is set to -1 if unavailable, but
 376                  * extended_extended_level is set to 0 if unavailable
 377                  * and the legitimate extended levels are all negative
 378                  * when signed; hence the weird messing around with
 379                  * signs here...
 380                  */
 381                 if (!((s32)df->level < 0 ?
 382                      (u32)df->level > (u32)c->extended_cpuid_level :
 383                      (s32)df->level > (s32)c->cpuid_level))
 384                         continue;
 385
 386                 clear_cpu_cap(c, df->feature);
 387                 if (!warn)
 388                         continue;
 389
 390                 printk(KERN_WARNING
 391                        "CPU: CPU feature " X86_CAP_FMT " disabled, no CPUID level 0x%x\n",
 392                                 x86_cap_flag(df->feature), df->level);
 393         }
 394 }
 395
 396 /*
 397  * Naming convention should be: <Name> [(<Codename>)]
 398  * This table only is used unless init_<vendor>() below doesn't set it;
 399  * in particular, if CPUID levels 0x80000002..4 are supported, this
 400  * isn't used
 401  */
 402
 403 /* Look up CPU names by table lookup. */
 404 static const char *table_lookup_model(struct cpuinfo_x86 *c)
 405 {
 406 #ifdef CONFIG_X86_32
 407         const struct legacy_cpu_model_info *info;
 408
 409         if (c->x86_model >= 16)
 410                 return NULL;    /* Range check */
 411
 412         if (!this_cpu)
 413                 return NULL;
 414
 415         info = this_cpu->legacy_models;
 416
 417         while (info->family) {
 418                 if (info->family == c->x86)
 419                         return info->model_names[c->x86_model];
 420                 info++;
 421         }
 422 #endif
 423         return NULL;            /* Not found */
 424 }
 425
 426 __u32 cpu_caps_cleared[NCAPINTS];
 427 __u32 cpu_caps_set[NCAPINTS];
 428
 429 void load_percpu_segment(int cpu)
 430 {
 431 #ifdef CONFIG_X86_32
 432         loadsegment(fs, __KERNEL_PERCPU);
 433 #else
 434         loadsegment(gs, 0);
 435         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 436 #endif
 437         load_stack_canary_segment();
 438 }
 439
 440 /*
 441  * Current gdt points %fs at the "master" per-cpu area: after this,
 442  * it's on the real one.
 443  */
 444 void switch_to_new_gdt(int cpu)
 445 {
 446         struct desc_ptr gdt_descr;
 447
 448         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 449         gdt_descr.size = GDT_SIZE - 1;
 450         load_gdt(&gdt_descr);
 451         /* Reload the per-cpu base */
 452
 453         load_percpu_segment(cpu);
 454 }
 455
 456 static const struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 457
 458 static void get_model_name(struct cpuinfo_x86 *c)
 459 {
 460         unsigned int *v;
 461         char *p, *q, *s;
 462
 463         if (c->extended_cpuid_level < 0x80000004)
 464                 return;
 465
 466         v = (unsigned int *)c->x86_model_id;
 467         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 468         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 469         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 470         c->x86_model_id[48] = 0;
 471
 472         /* Trim whitespace */
 473         p = q = s = &c->x86_model_id[0];
 474
 475         while (*p == ' ')
 476                 p++;
 477
 478         while (*p) {
 479                 /* Note the last non-whitespace index */
 480                 if (!isspace(*p))
 481                         s = q;
 482
 483                 *q++ = *p++;
 484         }
 485
 486         *(s + 1) = '\0';
 487 }
 488
 489 void cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 490 {
 491         unsigned int n, dummy, ebx, ecx, edx, l2size;
 492
 493         n = c->extended_cpuid_level;
 494
 495         if (n >= 0x80000005) {
 496                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 497                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 498 #ifdef CONFIG_X86_64
 499                 /* On K8 L1 TLB is inclusive, so don't count it */
 500                 c->x86_tlbsize = 0;
 501 #endif
 502         }
 503
 504         if (n < 0x80000006)     /* Some chips just has a large L1. */
 505                 return;
 506
 507         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 508         l2size = ecx >> 16;
 509
 510 #ifdef CONFIG_X86_64
 511         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 512 #else
 513         /* do processor-specific cache resizing */
 514         if (this_cpu->legacy_cache_size)
 515                 l2size = this_cpu->legacy_cache_size(c, l2size);
 516
 517         /* Allow user to override all this if necessary. */
 518         if (cachesize_override != -1)
 519                 l2size = cachesize_override;
 520
 521         if (l2size == 0)
 522                 return;         /* Again, no L2 cache is possible */
 523 #endif
 524
 525         c->x86_cache_size = l2size;
 526 }
 527
 528 u16 __read_mostly tlb_lli_4k[NR_INFO];
 529 u16 __read_mostly tlb_lli_2m[NR_INFO];
 530 u16 __read_mostly tlb_lli_4m[NR_INFO];
 531 u16 __read_mostly tlb_lld_4k[NR_INFO];
 532 u16 __read_mostly tlb_lld_2m[NR_INFO];
 533 u16 __read_mostly tlb_lld_4m[NR_INFO];
 534 u16 __read_mostly tlb_lld_1g[NR_INFO];
 535
 536 static void cpu_detect_tlb(struct cpuinfo_x86 *c)
 537 {
 538         if (this_cpu->c_detect_tlb)
 539                 this_cpu->c_detect_tlb(c);
 540
 541         pr_info("Last level iTLB entries: 4KB %d, 2MB %d, 4MB %d\n",
 542                 tlb_lli_4k[ENTRIES], tlb_lli_2m[ENTRIES],
 543                 tlb_lli_4m[ENTRIES]);
 544
 545         pr_info("Last level dTLB entries: 4KB %d, 2MB %d, 4MB %d, 1GB %d\n",
 546                 tlb_lld_4k[ENTRIES], tlb_lld_2m[ENTRIES],
 547                 tlb_lld_4m[ENTRIES], tlb_lld_1g[ENTRIES]);
 548 }
 549
 550 void detect_ht(struct cpuinfo_x86 *c)
 551 {
 552 #ifdef CONFIG_SMP
 553         u32 eax, ebx, ecx, edx;
 554         int index_msb, core_bits;
 555         static bool printed;
 556
 557         if (!cpu_has(c, X86_FEATURE_HT))
 558                 return;
 559
 560         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 561                 goto out;
 562
 563         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 564                 return;
 565
 566         cpuid(1, &eax, &ebx, &ecx, &edx);
 567
 568         smp_num_siblings = (ebx & 0xff0000) >> 16;
 569
 570         if (smp_num_siblings == 1) {
 571                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 572                 goto out;
 573         }
 574
 575         if (smp_num_siblings <= 1)
 576                 goto out;
 577
 578         index_msb = get_count_order(smp_num_siblings);
 579         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 580
 581         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 582
 583         index_msb = get_count_order(smp_num_siblings);
 584
 585         core_bits = get_count_order(c->x86_max_cores);
 586
 587         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 588                                        ((1 << core_bits) - 1);
 589
 590 out:
 591         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 592                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 593                        c->phys_proc_id);
 594                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 595                        c->cpu_core_id);
 596                 printed = 1;
 597         }
 598 #endif
 599 }
 600
 601 static void get_cpu_vendor(struct cpuinfo_x86 *c)
 602 {
 603         char *v = c->x86_vendor_id;
 604         int i;
 605
 606         for (i = 0; i < X86_VENDOR_NUM; i++) {
 607                 if (!cpu_devs[i])
 608                         break;
 609
 610                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 611                     (cpu_devs[i]->c_ident[1] &&
 612                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 613
 614                         this_cpu = cpu_devs[i];
 615                         c->x86_vendor = this_cpu->c_x86_vendor;
 616                         return;
 617                 }
 618         }
 619
 620         printk_once(KERN_ERR
 621                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 622                         "CPU: Your system may be unstable.\n", v);
 623
 624         c->x86_vendor = X86_VENDOR_UNKNOWN;
 625         this_cpu = &default_cpu;
 626 }
 627
 628 void cpu_detect(struct cpuinfo_x86 *c)
 629 {
 630         /* Get vendor name */
 631         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 632               (unsigned int *)&c->x86_vendor_id[0],
 633               (unsigned int *)&c->x86_vendor_id[8],
 634               (unsigned int *)&c->x86_vendor_id[4]);
 635
 636         c->x86 = 4;
 637         /* Intel-defined flags: level 0x00000001 */
 638         if (c->cpuid_level >= 0x00000001) {
 639                 u32 junk, tfms, cap0, misc;
 640
 641                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 642                 c->x86          = x86_family(tfms);
 643                 c->x86_model    = x86_model(tfms);
 644                 c->x86_mask     = x86_stepping(tfms);
 645
 646                 if (cap0 & (1<<19)) {
 647                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 648                         c->x86_cache_alignment = c->x86_clflush_size;
 649                 }
 650         }
 651 }
 652
 653 void get_cpu_cap(struct cpuinfo_x86 *c)
 654 {
 655         u32 eax, ebx, ecx, edx;
 656
 657         /* Intel-defined flags: level 0x00000001 */
 658         if (c->cpuid_level >= 0x00000001) {
 659                 cpuid(0x00000001, &eax, &ebx, &ecx, &edx);
 660
 661                 c->x86_capability[CPUID_1_ECX] = ecx;
 662                 c->x86_capability[CPUID_1_EDX] = edx;
 663         }
 664
 665         /* Additional Intel-defined flags: level 0x00000007 */
 666         if (c->cpuid_level >= 0x00000007) {
 667                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 668
 669                 c->x86_capability[CPUID_7_0_EBX] = ebx;
 670
 671                 c->x86_capability[CPUID_6_EAX] = cpuid_eax(0x00000006);
 672                 c->x86_capability[CPUID_7_ECX] = ecx;
 673         }
 674
 675         /* Extended state features: level 0x0000000d */
 676         if (c->cpuid_level >= 0x0000000d) {
 677                 cpuid_count(0x0000000d, 1, &eax, &ebx, &ecx, &edx);
 678
 679                 c->x86_capability[CPUID_D_1_EAX] = eax;
 680         }
 681
 682         /* Additional Intel-defined flags: level 0x0000000F */
 683         if (c->cpuid_level >= 0x0000000F) {
 684
 685                 /* QoS sub-leaf, EAX=0Fh, ECX=0 */
 686                 cpuid_count(0x0000000F, 0, &eax, &ebx, &ecx, &edx);
 687                 c->x86_capability[CPUID_F_0_EDX] = edx;
 688
 689                 if (cpu_has(c, X86_FEATURE_CQM_LLC)) {
 690                         /* will be overridden if occupancy monitoring exists */
 691                         c->x86_cache_max_rmid = ebx;
 692
 693                         /* QoS sub-leaf, EAX=0Fh, ECX=1 */
 694                         cpuid_count(0x0000000F, 1, &eax, &ebx, &ecx, &edx);
 695                         c->x86_capability[CPUID_F_1_EDX] = edx;
 696
 697                         if (cpu_has(c, X86_FEATURE_CQM_OCCUP_LLC)) {
 698                                 c->x86_cache_max_rmid = ecx;
 699                                 c->x86_cache_occ_scale = ebx;
 700                         }
 701                 } else {
 702                         c->x86_cache_max_rmid = -1;
 703                         c->x86_cache_occ_scale = -1;
 704                 }
 705         }
 706
 707         /* AMD-defined flags: level 0x80000001 */
 708         eax = cpuid_eax(0x80000000);
 709         c->extended_cpuid_level = eax;
 710
 711         if ((eax & 0xffff0000) == 0x80000000) {
 712                 if (eax >= 0x80000001) {
 713                         cpuid(0x80000001, &eax, &ebx, &ecx, &edx);
 714
 715                         c->x86_capability[CPUID_8000_0001_ECX] = ecx;
 716                         c->x86_capability[CPUID_8000_0001_EDX] = edx;
 717                 }
 718         }
 719
 720         if (c->extended_cpuid_level >= 0x80000008) {
 721                 cpuid(0x80000008, &eax, &ebx, &ecx, &edx);
 722
 723                 c->x86_virt_bits = (eax >> 8) & 0xff;
 724                 c->x86_phys_bits = eax & 0xff;
 725                 c->x86_capability[CPUID_8000_0008_EBX] = ebx;
 726         }
 727 #ifdef CONFIG_X86_32
 728         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 729                 c->x86_phys_bits = 36;
 730 #endif
 731
 732         if (c->extended_cpuid_level >= 0x80000007)
 733                 c->x86_power = cpuid_edx(0x80000007);
 734
 735         if (c->extended_cpuid_level >= 0x8000000a)
 736                 c->x86_capability[CPUID_8000_000A_EDX] = cpuid_edx(0x8000000a);
 737
 738         init_scattered_cpuid_features(c);
 739 }
 740
 741 static void identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 742 {
 743 #ifdef CONFIG_X86_32
 744         int i;
 745
 746         /*
 747          * First of all, decide if this is a 486 or higher
 748          * It's a 486 if we can modify the AC flag
 749          */
 750         if (flag_is_changeable_p(X86_EFLAGS_AC))
 751                 c->x86 = 4;
 752         else
 753                 c->x86 = 3;
 754
 755         for (i = 0; i < X86_VENDOR_NUM; i++)
 756                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 757                         c->x86_vendor_id[0] = 0;
 758                         cpu_devs[i]->c_identify(c);
 759                         if (c->x86_vendor_id[0]) {
 760                                 get_cpu_vendor(c);
 761                                 break;
 762                         }
 763                 }
 764 #endif
 765 }
 766
 767 /*
 768  * Do minimum CPU detection early.
 769  * Fields really needed: vendor, cpuid_level, family, model, mask,
 770  * cache alignment.
 771  * The others are not touched to avoid unwanted side effects.
 772  *
 773  * WARNING: this function is only called on the BP.  Don't add code here
 774  * that is supposed to run on all CPUs.
 775  */
 776 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 777 {
 778 #ifdef CONFIG_X86_64
 779         c->x86_clflush_size = 64;
 780         c->x86_phys_bits = 36;
 781         c->x86_virt_bits = 48;
 782 #else
 783         c->x86_clflush_size = 32;
 784         c->x86_phys_bits = 32;
 785         c->x86_virt_bits = 32;
 786 #endif
 787         c->x86_cache_alignment = c->x86_clflush_size;
 788
 789         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 790         c->extended_cpuid_level = 0;
 791
 792         if (!have_cpuid_p())
 793                 identify_cpu_without_cpuid(c);
 794
 795         /* cyrix could have cpuid enabled via c_identify()*/
 796         if (!have_cpuid_p())
 797                 return;
 798
 799         cpu_detect(c);
 800         get_cpu_vendor(c);
 801         get_cpu_cap(c);
 802
 803         if (this_cpu->c_early_init)
 804                 this_cpu->c_early_init(c);
 805
 806         c->cpu_index = 0;
 807         filter_cpuid_features(c, false);
 808
 809         if (this_cpu->c_bsp_init)
 810                 this_cpu->c_bsp_init(c);
 811
 812         setup_force_cpu_cap(X86_FEATURE_ALWAYS);
 813         fpu__init_system(c);
 814 }
 815
 816 void __init early_cpu_init(void)
 817 {
 818         const struct cpu_dev *const *cdev;
 819         int count = 0;
 820
 821 #ifdef CONFIG_PROCESSOR_SELECT
 822         printk(KERN_INFO "KERNEL supported cpus:\n");
 823 #endif
 824
 825         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 826                 const struct cpu_dev *cpudev = *cdev;
 827
 828                 if (count >= X86_VENDOR_NUM)
 829                         break;
 830                 cpu_devs[count] = cpudev;
 831                 count++;
 832
 833 #ifdef CONFIG_PROCESSOR_SELECT
 834                 {
 835                         unsigned int j;
 836
 837                         for (j = 0; j < 2; j++) {
 838                                 if (!cpudev->c_ident[j])
 839                                         continue;
 840                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 841                                         cpudev->c_ident[j]);
 842                         }
 843                 }
 844 #endif
 845         }
 846         early_identify_cpu(&boot_cpu_data);
 847 }
 848
 849 /*
 850  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 851  * unfortunately, that's not true in practice because of early VIA
 852  * chips and (more importantly) broken virtualizers that are not easy
 853  * to detect. In the latter case it doesn't even *fail* reliably, so
 854  * probing for it doesn't even work. Disable it completely on 32-bit
 855  * unless we can find a reliable way to detect all the broken cases.
 856  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 857  */
 858 static void detect_nopl(struct cpuinfo_x86 *c)
 859 {
 860 #ifdef CONFIG_X86_32
 861         clear_cpu_cap(c, X86_FEATURE_NOPL);
 862 #else
 863         set_cpu_cap(c, X86_FEATURE_NOPL);
 864 #endif
 865 }
 866
 867 static void generic_identify(struct cpuinfo_x86 *c)
 868 {
 869         c->extended_cpuid_level = 0;
 870
 871         if (!have_cpuid_p())
 872                 identify_cpu_without_cpuid(c);
 873
 874         /* cyrix could have cpuid enabled via c_identify()*/
 875         if (!have_cpuid_p())
 876                 return;
 877
 878         cpu_detect(c);
 879
 880         get_cpu_vendor(c);
 881
 882         get_cpu_cap(c);
 883
 884         if (c->cpuid_level >= 0x00000001) {
 885                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 886 #ifdef CONFIG_X86_32
 887 # ifdef CONFIG_SMP
 888                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 889 # else
 890                 c->apicid = c->initial_apicid;
 891 # endif
 892 #endif
 893                 c->phys_proc_id = c->initial_apicid;
 894         }
 895
 896         get_model_name(c); /* Default name */
 897
 898         detect_nopl(c);
 899 }
 900
 901 static void x86_init_cache_qos(struct cpuinfo_x86 *c)
 902 {
 903         /*
 904          * The heavy lifting of max_rmid and cache_occ_scale are handled
 905          * in get_cpu_cap().  Here we just set the max_rmid for the boot_cpu
 906          * in case CQM bits really aren't there in this CPU.
 907          */
 908         if (c != &boot_cpu_data) {
 909                 boot_cpu_data.x86_cache_max_rmid =
 910                         min(boot_cpu_data.x86_cache_max_rmid,
 911                             c->x86_cache_max_rmid);
 912         }
 913 }
 914
 915 /*
 916  * This does the hard work of actually picking apart the CPU stuff...
 917  */
 918 static void identify_cpu(struct cpuinfo_x86 *c)
 919 {
 920         int i;
 921
 922         c->loops_per_jiffy = loops_per_jiffy;
 923         c->x86_cache_size = -1;
 924         c->x86_vendor = X86_VENDOR_UNKNOWN;
 925         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 926         c->x86_vendor_id[0] = '\0'; /* Unset */
 927         c->x86_model_id[0] = '\0';  /* Unset */
 928         c->x86_max_cores = 1;
 929         c->x86_coreid_bits = 0;
 930 #ifdef CONFIG_X86_64
 931         c->x86_clflush_size = 64;
 932         c->x86_phys_bits = 36;
 933         c->x86_virt_bits = 48;
 934 #else
 935         c->cpuid_level = -1;    /* CPUID not detected */
 936         c->x86_clflush_size = 32;
 937         c->x86_phys_bits = 32;
 938         c->x86_virt_bits = 32;
 939 #endif
 940         c->x86_cache_alignment = c->x86_clflush_size;
 941         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 942
 943         generic_identify(c);
 944
 945         if (this_cpu->c_identify)
 946                 this_cpu->c_identify(c);
 947
 948         /* Clear/Set all flags overriden by options, after probe */
 949         for (i = 0; i < NCAPINTS; i++) {
 950                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 951                 c->x86_capability[i] |= cpu_caps_set[i];
 952         }
 953
 954 #ifdef CONFIG_X86_64
 955         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 956 #endif
 957
 958         /*
 959          * Vendor-specific initialization.  In this section we
 960          * canonicalize the feature flags, meaning if there are
 961          * features a certain CPU supports which CPUID doesn't
 962          * tell us, CPUID claiming incorrect flags, or other bugs,
 963          * we handle them here.
 964          *
 965          * At the end of this section, c->x86_capability better
 966          * indicate the features this CPU genuinely supports!
 967          */
 968         if (this_cpu->c_init)
 969                 this_cpu->c_init(c);
 970
 971         /* Disable the PN if appropriate */
 972         squash_the_stupid_serial_number(c);
 973
 974         /* Set up SMEP/SMAP */
 975         setup_smep(c);
 976         setup_smap(c);
 977
 978         /*
 979          * The vendor-specific functions might have changed features.
 980          * Now we do "generic changes."
 981          */
 982
 983         /* Filter out anything that depends on CPUID levels we don't have */
 984         filter_cpuid_features(c, true);
 985
 986         /* If the model name is still unset, do table lookup. */
 987         if (!c->x86_model_id[0]) {
 988                 const char *p;
 989                 p = table_lookup_model(c);
 990                 if (p)
 991                         strcpy(c->x86_model_id, p);
 992                 else
 993                         /* Last resort... */
 994                         sprintf(c->x86_model_id, "%02x/%02x",
 995                                 c->x86, c->x86_model);
 996         }
 997
 998 #ifdef CONFIG_X86_64
 999         detect_ht(c);
1000 #endif
1001
1002         init_hypervisor(c);
1003         x86_init_rdrand(c);
1004         x86_init_cache_qos(c);
1005         setup_pku(c);
1006
1007         /*
1008          * Clear/Set all flags overriden by options, need do it
1009          * before following smp all cpus cap AND.
1010          */
1011         for (i = 0; i < NCAPINTS; i++) {
1012                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
1013                 c->x86_capability[i] |= cpu_caps_set[i];
1014         }
1015
1016         /*
1017          * On SMP, boot_cpu_data holds the common feature set between
1018          * all CPUs; so make sure that we indicate which features are
1019          * common between the CPUs.  The first time this routine gets
1020          * executed, c == &boot_cpu_data.
1021          */
1022         if (c != &boot_cpu_data) {
1023                 /* AND the already accumulated flags with these */
1024                 for (i = 0; i < NCAPINTS; i++)
1025                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1026
1027                 /* OR, i.e. replicate the bug flags */
1028                 for (i = NCAPINTS; i < NCAPINTS + NBUGINTS; i++)
1029                         c->x86_capability[i] |= boot_cpu_data.x86_capability[i];
1030         }
1031
1032         /* Init Machine Check Exception if available. */
1033         mcheck_cpu_init(c);
1034
1035         select_idle_routine(c);
1036
1037 #ifdef CONFIG_NUMA
1038         numa_add_cpu(smp_processor_id());
1039 #endif
1040 }
1041
1042 /*
1043  * Set up the CPU state needed to execute SYSENTER/SYSEXIT instructions
1044  * on 32-bit kernels:
1045  */
1046 #ifdef CONFIG_X86_32
1047 void enable_sep_cpu(void)
1048 {
1049         struct tss_struct *tss;
1050         int cpu;
1051
1052         cpu = get_cpu();
1053         tss = &per_cpu(cpu_tss, cpu);
1054
1055         if (!boot_cpu_has(X86_FEATURE_SEP))
1056                 goto out;
1057
1058         /*
1059          * We cache MSR_IA32_SYSENTER_CS's value in the TSS's ss1 field --
1060          * see the big comment in struct x86_hw_tss's definition.
1061          */
1062
1063         tss->x86_tss.ss1 = __KERNEL_CS;
1064         wrmsr(MSR_IA32_SYSENTER_CS, tss->x86_tss.ss1, 0);
1065
1066         wrmsr(MSR_IA32_SYSENTER_ESP,
1067               (unsigned long)tss + offsetofend(struct tss_struct, SYSENTER_stack),
1068               0);
1069
1070         wrmsr(MSR_IA32_SYSENTER_EIP, (unsigned long)entry_SYSENTER_32, 0);
1071
1072 out:
1073         put_cpu();
1074 }
1075 #endif
1076
1077 void __init identify_boot_cpu(void)
1078 {
1079         identify_cpu(&boot_cpu_data);
1080         init_amd_e400_c1e_mask();
1081 #ifdef CONFIG_X86_32
1082         sysenter_setup();
1083         enable_sep_cpu();
1084 #endif
1085         cpu_detect_tlb(&boot_cpu_data);
1086 }
1087
1088 void identify_secondary_cpu(struct cpuinfo_x86 *c)
1089 {
1090         BUG_ON(c == &boot_cpu_data);
1091         identify_cpu(c);
1092 #ifdef CONFIG_X86_32
1093         enable_sep_cpu();
1094 #endif
1095         mtrr_ap_init();
1096 }
1097
1098 struct msr_range {
1099         unsigned        min;
1100         unsigned        max;
1101 };
1102
1103 static const struct msr_range msr_range_array[] = {
1104         { 0x00000000, 0x00000418},
1105         { 0xc0000000, 0xc000040b},
1106         { 0xc0010000, 0xc0010142},
1107         { 0xc0011000, 0xc001103b},
1108 };
1109
1110 static void __print_cpu_msr(void)
1111 {
1112         unsigned index_min, index_max;
1113         unsigned index;
1114         u64 val;
1115         int i;
1116
1117         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
1118                 index_min = msr_range_array[i].min;
1119                 index_max = msr_range_array[i].max;
1120
1121                 for (index = index_min; index < index_max; index++) {
1122                         if (rdmsrl_safe(index, &val))
1123                                 continue;
1124                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
1125                 }
1126         }
1127 }
1128
1129 static int show_msr;
1130
1131 static __init int setup_show_msr(char *arg)
1132 {
1133         int num;
1134
1135         get_option(&arg, &num);
1136
1137         if (num > 0)
1138                 show_msr = num;
1139         return 1;
1140 }
1141 __setup("show_msr=", setup_show_msr);
1142
1143 static __init int setup_noclflush(char *arg)
1144 {
1145         setup_clear_cpu_cap(X86_FEATURE_CLFLUSH);
1146         setup_clear_cpu_cap(X86_FEATURE_CLFLUSHOPT);
1147         return 1;
1148 }
1149 __setup("noclflush", setup_noclflush);
1150
1151 void print_cpu_info(struct cpuinfo_x86 *c)
1152 {
1153         const char *vendor = NULL;
1154
1155         if (c->x86_vendor < X86_VENDOR_NUM) {
1156                 vendor = this_cpu->c_vendor;
1157         } else {
1158                 if (c->cpuid_level >= 0)
1159                         vendor = c->x86_vendor_id;
1160         }
1161
1162         if (vendor && !strstr(c->x86_model_id, vendor))
1163                 printk(KERN_CONT "%s ", vendor);
1164
1165         if (c->x86_model_id[0])
1166                 printk(KERN_CONT "%s", c->x86_model_id);
1167         else
1168                 printk(KERN_CONT "%d86", c->x86);
1169
1170         printk(KERN_CONT " (family: 0x%x, model: 0x%x", c->x86, c->x86_model);
1171
1172         if (c->x86_mask || c->cpuid_level >= 0)
1173                 printk(KERN_CONT ", stepping: 0x%x)\n", c->x86_mask);
1174         else
1175                 printk(KERN_CONT ")\n");
1176
1177         print_cpu_msr(c);
1178 }
1179
1180 void print_cpu_msr(struct cpuinfo_x86 *c)
1181 {
1182         if (c->cpu_index < show_msr)
1183                 __print_cpu_msr();
1184 }
1185
1186 static __init int setup_disablecpuid(char *arg)
1187 {
1188         int bit;
1189
1190         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1191                 setup_clear_cpu_cap(bit);
1192         else
1193                 return 0;
1194
1195         return 1;
1196 }
1197 __setup("clearcpuid=", setup_disablecpuid);
1198
1199 #ifdef CONFIG_X86_64
1200 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1201 struct desc_ptr debug_idt_descr = { NR_VECTORS * 16 - 1,
1202                                     (unsigned long) debug_idt_table };
1203
1204 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1205                      irq_stack_union) __aligned(PAGE_SIZE) __visible;
1206
1207 /*
1208  * The following percpu variables are hot.  Align current_task to
1209  * cacheline size such that they fall in the same cacheline.
1210  */
1211 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1212         &init_task;
1213 EXPORT_PER_CPU_SYMBOL(current_task);
1214
1215 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1216         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1217
1218 DEFINE_PER_CPU(unsigned int, irq_count) __visible = -1;
1219
1220 DEFINE_PER_CPU(int, __preempt_count) = INIT_PREEMPT_COUNT;
1221 EXPORT_PER_CPU_SYMBOL(__preempt_count);
1222
1223 /*
1224  * Special IST stacks which the CPU switches to when it calls
1225  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1226  * limit), all of them are 4K, except the debug stack which
1227  * is 8K.
1228  */
1229 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1230           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1231           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1232 };
1233
1234 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
1235         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1236
1237 /* May not be marked __init: used by software suspend */
1238 void syscall_init(void)
1239 {
1240         /*
1241          * LSTAR and STAR live in a bit strange symbiosis.
1242          * They both write to the same internal register. STAR allows to
1243          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1244          */
1245         wrmsr(MSR_STAR, 0, (__USER32_CS << 16) | __KERNEL_CS);
1246         wrmsrl(MSR_LSTAR, (unsigned long)entry_SYSCALL_64);
1247
1248 #ifdef CONFIG_IA32_EMULATION
1249         wrmsrl(MSR_CSTAR, (unsigned long)entry_SYSCALL_compat);
1250         /*
1251          * This only works on Intel CPUs.
1252          * On AMD CPUs these MSRs are 32-bit, CPU truncates MSR_IA32_SYSENTER_EIP.
1253          * This does not cause SYSENTER to jump to the wrong location, because
1254          * AMD doesn't allow SYSENTER in long mode (either 32- or 64-bit).
1255          */
1256         wrmsrl_safe(MSR_IA32_SYSENTER_CS, (u64)__KERNEL_CS);
1257         wrmsrl_safe(MSR_IA32_SYSENTER_ESP, 0ULL);
1258         wrmsrl_safe(MSR_IA32_SYSENTER_EIP, (u64)entry_SYSENTER_compat);
1259 #else
1260         wrmsrl(MSR_CSTAR, (unsigned long)ignore_sysret);
1261         wrmsrl_safe(MSR_IA32_SYSENTER_CS, (u64)GDT_ENTRY_INVALID_SEG);
1262         wrmsrl_safe(MSR_IA32_SYSENTER_ESP, 0ULL);
1263         wrmsrl_safe(MSR_IA32_SYSENTER_EIP, 0ULL);
1264 #endif
1265
1266         /* Flags to clear on syscall */
1267         wrmsrl(MSR_SYSCALL_MASK,
1268                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|
1269                X86_EFLAGS_IOPL|X86_EFLAGS_AC|X86_EFLAGS_NT);
1270 }
1271
1272 /*
1273  * Copies of the original ist values from the tss are only accessed during
1274  * debugging, no special alignment required.
1275  */
1276 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1277
1278 static DEFINE_PER_CPU(unsigned long, debug_stack_addr);
1279 DEFINE_PER_CPU(int, debug_stack_usage);
1280
1281 int is_debug_stack(unsigned long addr)
1282 {
1283         return __this_cpu_read(debug_stack_usage) ||
1284                 (addr <= __this_cpu_read(debug_stack_addr) &&
1285                  addr > (__this_cpu_read(debug_stack_addr) - DEBUG_STKSZ));
1286 }
1287 NOKPROBE_SYMBOL(is_debug_stack);
1288
1289 DEFINE_PER_CPU(u32, debug_idt_ctr);
1290
1291 void debug_stack_set_zero(void)
1292 {
1293         this_cpu_inc(debug_idt_ctr);
1294         load_current_idt();
1295 }
1296 NOKPROBE_SYMBOL(debug_stack_set_zero);
1297
1298 void debug_stack_reset(void)
1299 {
1300         if (WARN_ON(!this_cpu_read(debug_idt_ctr)))
1301                 return;
1302         if (this_cpu_dec_return(debug_idt_ctr) == 0)
1303                 load_current_idt();
1304 }
1305 NOKPROBE_SYMBOL(debug_stack_reset);
1306
1307 #else   /* CONFIG_X86_64 */
1308
1309 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1310 EXPORT_PER_CPU_SYMBOL(current_task);
1311 DEFINE_PER_CPU(int, __preempt_count) = INIT_PREEMPT_COUNT;
1312 EXPORT_PER_CPU_SYMBOL(__preempt_count);
1313
1314 /*
1315  * On x86_32, vm86 modifies tss.sp0, so sp0 isn't a reliable way to find
1316  * the top of the kernel stack.  Use an extra percpu variable to track the
1317  * top of the kernel stack directly.
1318  */
1319 DEFINE_PER_CPU(unsigned long, cpu_current_top_of_stack) =
1320         (unsigned long)&init_thread_union + THREAD_SIZE;
1321 EXPORT_PER_CPU_SYMBOL(cpu_current_top_of_stack);
1322
1323 #ifdef CONFIG_CC_STACKPROTECTOR
1324 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1325 #endif
1326
1327 #endif  /* CONFIG_X86_64 */
1328
1329 /*
1330  * Clear all 6 debug registers:
1331  */
1332 static void clear_all_debug_regs(void)
1333 {
1334         int i;
1335
1336         for (i = 0; i < 8; i++) {
1337                 /* Ignore db4, db5 */
1338                 if ((i == 4) || (i == 5))
1339                         continue;
1340
1341                 set_debugreg(0, i);
1342         }
1343 }
1344
1345 #ifdef CONFIG_KGDB
1346 /*
1347  * Restore debug regs if using kgdbwait and you have a kernel debugger
1348  * connection established.
1349  */
1350 static void dbg_restore_debug_regs(void)
1351 {
1352         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1353                 arch_kgdb_ops.correct_hw_break();
1354 }
1355 #else /* ! CONFIG_KGDB */
1356 #define dbg_restore_debug_regs()
1357 #endif /* ! CONFIG_KGDB */
1358
1359 static void wait_for_master_cpu(int cpu)
1360 {
1361 #ifdef CONFIG_SMP
1362         /*
1363          * wait for ACK from master CPU before continuing
1364          * with AP initialization
1365          */
1366         WARN_ON(cpumask_test_and_set_cpu(cpu, cpu_initialized_mask));
1367         while (!cpumask_test_cpu(cpu, cpu_callout_mask))
1368                 cpu_relax();
1369 #endif
1370 }
1371
1372 /*
1373  * cpu_init() initializes state that is per-CPU. Some data is already
1374  * initialized (naturally) in the bootstrap process, such as the GDT
1375  * and IDT. We reload them nevertheless, this function acts as a
1376  * 'CPU state barrier', nothing should get across.
1377  * A lot of state is already set up in PDA init for 64 bit
1378  */
1379 #ifdef CONFIG_X86_64
1380
1381 void cpu_init(void)
1382 {
1383         struct orig_ist *oist;
1384         struct task_struct *me;
1385         struct tss_struct *t;
1386         unsigned long v;
1387         int cpu = stack_smp_processor_id();
1388         int i;
1389
1390         wait_for_master_cpu(cpu);
1391
1392         /*
1393          * Initialize the CR4 shadow before doing anything that could
1394          * try to read it.
1395          */
1396         cr4_init_shadow();
1397
1398         /*
1399          * Load microcode on this cpu if a valid microcode is available.
1400          * This is early microcode loading procedure.
1401          */
1402         load_ucode_ap();
1403
1404         t = &per_cpu(cpu_tss, cpu);
1405         oist = &per_cpu(orig_ist, cpu);
1406
1407 #ifdef CONFIG_NUMA
1408         if (this_cpu_read(numa_node) == 0 &&
1409             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1410                 set_numa_node(early_cpu_to_node(cpu));
1411 #endif
1412
1413         me = current;
1414
1415         pr_debug("Initializing CPU#%d\n", cpu);
1416
1417         cr4_clear_bits(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1418
1419         /*
1420          * Initialize the per-CPU GDT with the boot GDT,
1421          * and set up the GDT descriptor:
1422          */
1423
1424         switch_to_new_gdt(cpu);
1425         loadsegment(fs, 0);
1426
1427         load_current_idt();
1428
1429         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1430         syscall_init();
1431
1432         wrmsrl(MSR_FS_BASE, 0);
1433         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1434         barrier();
1435
1436         x86_configure_nx();
1437         x2apic_setup();
1438
1439         /*
1440          * set up and load the per-CPU TSS
1441          */
1442         if (!oist->ist[0]) {
1443                 char *estacks = per_cpu(exception_stacks, cpu);
1444
1445                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1446                         estacks += exception_stack_sizes[v];
1447                         oist->ist[v] = t->x86_tss.ist[v] =
1448                                         (unsigned long)estacks;
1449                         if (v == DEBUG_STACK-1)
1450                                 per_cpu(debug_stack_addr, cpu) = (unsigned long)estacks;
1451                 }
1452         }
1453
1454         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1455
1456         /*
1457          * <= is required because the CPU will access up to
1458          * 8 bits beyond the end of the IO permission bitmap.
1459          */
1460         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1461                 t->io_bitmap[i] = ~0UL;
1462
1463         atomic_inc(&init_mm.mm_count);
1464         me->active_mm = &init_mm;
1465         BUG_ON(me->mm);
1466         enter_lazy_tlb(&init_mm, me);
1467
1468         load_sp0(t, &current->thread);
1469         set_tss_desc(cpu, t);
1470         load_TR_desc();
1471         load_mm_ldt(&init_mm);
1472
1473         clear_all_debug_regs();
1474         dbg_restore_debug_regs();
1475
1476         fpu__init_cpu();
1477
1478         if (is_uv_system())
1479                 uv_cpu_init();
1480 }
1481
1482 #else
1483
1484 void cpu_init(void)
1485 {
1486         int cpu = smp_processor_id();
1487         struct task_struct *curr = current;
1488         struct tss_struct *t = &per_cpu(cpu_tss, cpu);
1489         struct thread_struct *thread = &curr->thread;
1490
1491         wait_for_master_cpu(cpu);
1492
1493         /*
1494          * Initialize the CR4 shadow before doing anything that could
1495          * try to read it.
1496          */
1497         cr4_init_shadow();
1498
1499         show_ucode_info_early();
1500
1501         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1502
1503         if (cpu_feature_enabled(X86_FEATURE_VME) ||
1504             cpu_has_tsc ||
1505             boot_cpu_has(X86_FEATURE_DE))
1506                 cr4_clear_bits(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1507
1508         load_current_idt();
1509         switch_to_new_gdt(cpu);
1510
1511         /*
1512          * Set up and load the per-CPU TSS and LDT
1513          */
1514         atomic_inc(&init_mm.mm_count);
1515         curr->active_mm = &init_mm;
1516         BUG_ON(curr->mm);
1517         enter_lazy_tlb(&init_mm, curr);
1518
1519         load_sp0(t, thread);
1520         set_tss_desc(cpu, t);
1521         load_TR_desc();
1522         load_mm_ldt(&init_mm);
1523
1524         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1525
1526 #ifdef CONFIG_DOUBLEFAULT
1527         /* Set up doublefault TSS pointer in the GDT */
1528         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1529 #endif
1530
1531         clear_all_debug_regs();
1532         dbg_restore_debug_regs();
1533
1534         fpu__init_cpu();
1535 }
1536 #endif
1537
1538 static void bsp_resume(void)
1539 {
1540         if (this_cpu->c_bsp_resume)
1541                 this_cpu->c_bsp_resume(&boot_cpu_data);
1542 }
1543
1544 static struct syscore_ops cpu_syscore_ops = {
1545         .resume         = bsp_resume,
1546 };
1547
1548 static int __init init_cpu_syscore(void)
1549 {
1550         register_syscore_ops(&cpu_syscore_ops);
1551         return 0;
1552 }
1553 core_initcall(init_cpu_syscore);