arch/x86/kernel/process.c

   1 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
   2
   3 #include <linux/errno.h>
   4 #include <linux/kernel.h>
   5 #include <linux/mm.h>
   6 #include <linux/smp.h>
   7 #include <linux/prctl.h>
   8 #include <linux/slab.h>
   9 #include <linux/sched.h>
  10 #include <linux/module.h>
  11 #include <linux/pm.h>
  12 #include <linux/clockchips.h>
  13 #include <linux/random.h>
  14 #include <linux/user-return-notifier.h>
  15 #include <linux/dmi.h>
  16 #include <linux/utsname.h>
  17 #include <linux/stackprotector.h>
  18 #include <linux/tick.h>
  19 #include <linux/cpuidle.h>
  20 #include <trace/events/power.h>
  21 #include <linux/hw_breakpoint.h>
  22 #include <asm/cpu.h>
  23 #include <asm/apic.h>
  24 #include <asm/syscalls.h>
  25 #include <asm/idle.h>
  26 #include <asm/uaccess.h>
  27 #include <asm/i387.h>
  28 #include <asm/fpu-internal.h>
  29 #include <asm/debugreg.h>
  30 #include <asm/nmi.h>
  31 #include <asm/tlbflush.h>
  32
  33 /*
  34  * per-CPU TSS segments. Threads are completely 'soft' on Linux,
  35  * no more per-task TSS's. The TSS size is kept cacheline-aligned
  36  * so they are allowed to end up in the .data..cacheline_aligned
  37  * section. Since TSS's are completely CPU-local, we want them
  38  * on exact cacheline boundaries, to eliminate cacheline ping-pong.
  39  */
  40 __visible DEFINE_PER_CPU_SHARED_ALIGNED(struct tss_struct, init_tss) = INIT_TSS;
  41
  42 #ifdef CONFIG_X86_64
  43 static DEFINE_PER_CPU(unsigned char, is_idle);
  44 static ATOMIC_NOTIFIER_HEAD(idle_notifier);
  45
  46 void idle_notifier_register(struct notifier_block *n)
  47 {
  48         atomic_notifier_chain_register(&idle_notifier, n);
  49 }
  50 EXPORT_SYMBOL_GPL(idle_notifier_register);
  51
  52 void idle_notifier_unregister(struct notifier_block *n)
  53 {
  54         atomic_notifier_chain_unregister(&idle_notifier, n);
  55 }
  56 EXPORT_SYMBOL_GPL(idle_notifier_unregister);
  57 #endif
  58
  59 struct kmem_cache *task_xstate_cachep;
  60 EXPORT_SYMBOL_GPL(task_xstate_cachep);
  61
  62 /*
  63  * this gets called so that we can store lazy state into memory and copy the
  64  * current task into the new thread.
  65  */
  66 int arch_dup_task_struct(struct task_struct *dst, struct task_struct *src)
  67 {
  68         *dst = *src;
  69
  70         dst->thread.fpu_counter = 0;
  71         dst->thread.fpu.has_fpu = 0;
  72         dst->thread.fpu.state = NULL;
  73         task_disable_lazy_fpu_restore(dst);
  74         if (tsk_used_math(src)) {
  75                 int err = fpu_alloc(&dst->thread.fpu);
  76                 if (err)
  77                         return err;
  78                 fpu_copy(dst, src);
  79         }
  80         return 0;
  81 }
  82
  83 void free_thread_xstate(struct task_struct *tsk)
  84 {
  85         fpu_free(&tsk->thread.fpu);
  86 }
  87
  88 void arch_release_task_struct(struct task_struct *tsk)
  89 {
  90         free_thread_xstate(tsk);
  91 }
  92
  93 void arch_task_cache_init(void)
  94 {
  95         task_xstate_cachep =
  96                 kmem_cache_create("task_xstate", xstate_size,
  97                                   __alignof__(union thread_xstate),
  98                                   SLAB_PANIC | SLAB_NOTRACK, NULL);
  99         setup_xstate_comp();
 100 }
 101
 102 /*
 103  * Free current thread data structures etc..
 104  */
 105 void exit_thread(void)
 106 {
 107         struct task_struct *me = current;
 108         struct thread_struct *t = &me->thread;
 109         unsigned long *bp = t->io_bitmap_ptr;
 110
 111         if (bp) {
 112                 struct tss_struct *tss = &per_cpu(init_tss, get_cpu());
 113
 114                 t->io_bitmap_ptr = NULL;
 115                 clear_thread_flag(TIF_IO_BITMAP);
 116                 /*
 117                  * Careful, clear this in the TSS too:
 118                  */
 119                 memset(tss->io_bitmap, 0xff, t->io_bitmap_max);
 120                 t->io_bitmap_max = 0;
 121                 put_cpu();
 122                 kfree(bp);
 123         }
 124
 125         drop_fpu(me);
 126 }
 127
 128 void flush_thread(void)
 129 {
 130         struct task_struct *tsk = current;
 131
 132         flush_ptrace_hw_breakpoint(tsk);
 133         memset(tsk->thread.tls_array, 0, sizeof(tsk->thread.tls_array));
 134
 135         drop_init_fpu(tsk);
 136         /*
 137          * Free the FPU state for non xsave platforms. They get reallocated
 138          * lazily at the first use.
 139          */
 140         if (!use_eager_fpu())
 141                 free_thread_xstate(tsk);
 142         else if (!used_math()) {
 143                 /* kthread execs. TODO: cleanup this horror. */
 144                 if (WARN_ON(init_fpu(current)))
 145                         force_sig(SIGKILL, current);
 146                 math_state_restore();
 147         }
 148 }
 149
 150 static void hard_disable_TSC(void)
 151 {
 152         cr4_set_bits(X86_CR4_TSD);
 153 }
 154
 155 void disable_TSC(void)
 156 {
 157         preempt_disable();
 158         if (!test_and_set_thread_flag(TIF_NOTSC))
 159                 /*
 160                  * Must flip the CPU state synchronously with
 161                  * TIF_NOTSC in the current running context.
 162                  */
 163                 hard_disable_TSC();
 164         preempt_enable();
 165 }
 166
 167 static void hard_enable_TSC(void)
 168 {
 169         cr4_clear_bits(X86_CR4_TSD);
 170 }
 171
 172 static void enable_TSC(void)
 173 {
 174         preempt_disable();
 175         if (test_and_clear_thread_flag(TIF_NOTSC))
 176                 /*
 177                  * Must flip the CPU state synchronously with
 178                  * TIF_NOTSC in the current running context.
 179                  */
 180                 hard_enable_TSC();
 181         preempt_enable();
 182 }
 183
 184 int get_tsc_mode(unsigned long adr)
 185 {
 186         unsigned int val;
 187
 188         if (test_thread_flag(TIF_NOTSC))
 189                 val = PR_TSC_SIGSEGV;
 190         else
 191                 val = PR_TSC_ENABLE;
 192
 193         return put_user(val, (unsigned int __user *)adr);
 194 }
 195
 196 int set_tsc_mode(unsigned int val)
 197 {
 198         if (val == PR_TSC_SIGSEGV)
 199                 disable_TSC();
 200         else if (val == PR_TSC_ENABLE)
 201                 enable_TSC();
 202         else
 203                 return -EINVAL;
 204
 205         return 0;
 206 }
 207
 208 void __switch_to_xtra(struct task_struct *prev_p, struct task_struct *next_p,
 209                       struct tss_struct *tss)
 210 {
 211         struct thread_struct *prev, *next;
 212
 213         prev = &prev_p->thread;
 214         next = &next_p->thread;
 215
 216         if (test_tsk_thread_flag(prev_p, TIF_BLOCKSTEP) ^
 217             test_tsk_thread_flag(next_p, TIF_BLOCKSTEP)) {
 218                 unsigned long debugctl = get_debugctlmsr();
 219
 220                 debugctl &= ~DEBUGCTLMSR_BTF;
 221                 if (test_tsk_thread_flag(next_p, TIF_BLOCKSTEP))
 222                         debugctl |= DEBUGCTLMSR_BTF;
 223
 224                 update_debugctlmsr(debugctl);
 225         }
 226
 227         if (test_tsk_thread_flag(prev_p, TIF_NOTSC) ^
 228             test_tsk_thread_flag(next_p, TIF_NOTSC)) {
 229                 /* prev and next are different */
 230                 if (test_tsk_thread_flag(next_p, TIF_NOTSC))
 231                         hard_disable_TSC();
 232                 else
 233                         hard_enable_TSC();
 234         }
 235
 236         if (test_tsk_thread_flag(next_p, TIF_IO_BITMAP)) {
 237                 /*
 238                  * Copy the relevant range of the IO bitmap.
 239                  * Normally this is 128 bytes or less:
 240                  */
 241                 memcpy(tss->io_bitmap, next->io_bitmap_ptr,
 242                        max(prev->io_bitmap_max, next->io_bitmap_max));
 243         } else if (test_tsk_thread_flag(prev_p, TIF_IO_BITMAP)) {
 244                 /*
 245                  * Clear any possible leftover bits:
 246                  */
 247                 memset(tss->io_bitmap, 0xff, prev->io_bitmap_max);
 248         }
 249         propagate_user_return_notify(prev_p, next_p);
 250 }
 251
 252 /*
 253  * Idle related variables and functions
 254  */
 255 unsigned long boot_option_idle_override = IDLE_NO_OVERRIDE;
 256 EXPORT_SYMBOL(boot_option_idle_override);
 257
 258 static void (*x86_idle)(void);
 259
 260 #ifndef CONFIG_SMP
 261 static inline void play_dead(void)
 262 {
 263         BUG();
 264 }
 265 #endif
 266
 267 #ifdef CONFIG_X86_64
 268 void enter_idle(void)
 269 {
 270         this_cpu_write(is_idle, 1);
 271         atomic_notifier_call_chain(&idle_notifier, IDLE_START, NULL);
 272 }
 273
 274 static void __exit_idle(void)
 275 {
 276         if (x86_test_and_clear_bit_percpu(0, is_idle) == 0)
 277                 return;
 278         atomic_notifier_call_chain(&idle_notifier, IDLE_END, NULL);
 279 }
 280
 281 /* Called from interrupts to signify idle end */
 282 void exit_idle(void)
 283 {
 284         /* idle loop has pid 0 */
 285         if (current->pid)
 286                 return;
 287         __exit_idle();
 288 }
 289 #endif
 290
 291 void arch_cpu_idle_enter(void)
 292 {
 293         local_touch_nmi();
 294         enter_idle();
 295 }
 296
 297 void arch_cpu_idle_exit(void)
 298 {
 299         __exit_idle();
 300 }
 301
 302 void arch_cpu_idle_dead(void)
 303 {
 304         play_dead();
 305 }
 306
 307 /*
 308  * Called from the generic idle code.
 309  */
 310 void arch_cpu_idle(void)
 311 {
 312         x86_idle();
 313 }
 314
 315 /*
 316  * We use this if we don't have any better idle routine..
 317  */
 318 void default_idle(void)
 319 {
 320         trace_cpu_idle_rcuidle(1, smp_processor_id());
 321         safe_halt();
 322         trace_cpu_idle_rcuidle(PWR_EVENT_EXIT, smp_processor_id());
 323 }
 324 #ifdef CONFIG_APM_MODULE
 325 EXPORT_SYMBOL(default_idle);
 326 #endif
 327
 328 #ifdef CONFIG_XEN
 329 bool xen_set_default_idle(void)
 330 {
 331         bool ret = !!x86_idle;
 332
 333         x86_idle = default_idle;
 334
 335         return ret;
 336 }
 337 #endif
 338 void stop_this_cpu(void *dummy)
 339 {
 340         local_irq_disable();
 341         /*
 342          * Remove this CPU:
 343          */
 344         set_cpu_online(smp_processor_id(), false);
 345         disable_local_APIC();
 346
 347         for (;;)
 348                 halt();
 349 }
 350
 351 bool amd_e400_c1e_detected;
 352 EXPORT_SYMBOL(amd_e400_c1e_detected);
 353
 354 static cpumask_var_t amd_e400_c1e_mask;
 355
 356 void amd_e400_remove_cpu(int cpu)
 357 {
 358         if (amd_e400_c1e_mask != NULL)
 359                 cpumask_clear_cpu(cpu, amd_e400_c1e_mask);
 360 }
 361
 362 /*
 363  * AMD Erratum 400 aware idle routine. We check for C1E active in the interrupt
 364  * pending message MSR. If we detect C1E, then we handle it the same
 365  * way as C3 power states (local apic timer and TSC stop)
 366  */
 367 static void amd_e400_idle(void)
 368 {
 369         if (!amd_e400_c1e_detected) {
 370                 u32 lo, hi;
 371
 372                 rdmsr(MSR_K8_INT_PENDING_MSG, lo, hi);
 373
 374                 if (lo & K8_INTP_C1E_ACTIVE_MASK) {
 375                         amd_e400_c1e_detected = true;
 376                         if (!boot_cpu_has(X86_FEATURE_NONSTOP_TSC))
 377                                 mark_tsc_unstable("TSC halt in AMD C1E");
 378                         pr_info("System has AMD C1E enabled\n");
 379                 }
 380         }
 381
 382         if (amd_e400_c1e_detected) {
 383                 int cpu = smp_processor_id();
 384
 385                 if (!cpumask_test_cpu(cpu, amd_e400_c1e_mask)) {
 386                         cpumask_set_cpu(cpu, amd_e400_c1e_mask);
 387                         /*
 388                          * Force broadcast so ACPI can not interfere.
 389                          */
 390                         clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_FORCE,
 391                                            &cpu);
 392                         pr_info("Switch to broadcast mode on CPU%d\n", cpu);
 393                 }
 394                 clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_ENTER, &cpu);
 395
 396                 default_idle();
 397
 398                 /*
 399                  * The switch back from broadcast mode needs to be
 400                  * called with interrupts disabled.
 401                  */
 402                 local_irq_disable();
 403                 clockevents_notify(CLOCK_EVT_NOTIFY_BROADCAST_EXIT, &cpu);
 404                 local_irq_enable();
 405         } else
 406                 default_idle();
 407 }
 408
 409 void select_idle_routine(const struct cpuinfo_x86 *c)
 410 {
 411 #ifdef CONFIG_SMP
 412         if (boot_option_idle_override == IDLE_POLL && smp_num_siblings > 1)
 413                 pr_warn_once("WARNING: polling idle and HT enabled, performance may degrade\n");
 414 #endif
 415         if (x86_idle || boot_option_idle_override == IDLE_POLL)
 416                 return;
 417
 418         if (cpu_has_bug(c, X86_BUG_AMD_APIC_C1E)) {
 419                 /* E400: APIC timer interrupt does not wake up CPU from C1e */
 420                 pr_info("using AMD E400 aware idle routine\n");
 421                 x86_idle = amd_e400_idle;
 422         } else
 423                 x86_idle = default_idle;
 424 }
 425
 426 void __init init_amd_e400_c1e_mask(void)
 427 {
 428         /* If we're using amd_e400_idle, we need to allocate amd_e400_c1e_mask. */
 429         if (x86_idle == amd_e400_idle)
 430                 zalloc_cpumask_var(&amd_e400_c1e_mask, GFP_KERNEL);
 431 }
 432
 433 static int __init idle_setup(char *str)
 434 {
 435         if (!str)
 436                 return -EINVAL;
 437
 438         if (!strcmp(str, "poll")) {
 439                 pr_info("using polling idle threads\n");
 440                 boot_option_idle_override = IDLE_POLL;
 441                 cpu_idle_poll_ctrl(true);
 442         } else if (!strcmp(str, "halt")) {
 443                 /*
 444                  * When the boot option of idle=halt is added, halt is
 445                  * forced to be used for CPU idle. In such case CPU C2/C3
 446                  * won't be used again.
 447                  * To continue to load the CPU idle driver, don't touch
 448                  * the boot_option_idle_override.
 449                  */
 450                 x86_idle = default_idle;
 451                 boot_option_idle_override = IDLE_HALT;
 452         } else if (!strcmp(str, "nomwait")) {
 453                 /*
 454                  * If the boot option of "idle=nomwait" is added,
 455                  * it means that mwait will be disabled for CPU C2/C3
 456                  * states. In such case it won't touch the variable
 457                  * of boot_option_idle_override.
 458                  */
 459                 boot_option_idle_override = IDLE_NOMWAIT;
 460         } else
 461                 return -1;
 462
 463         return 0;
 464 }
 465 early_param("idle", idle_setup);
 466
 467 unsigned long arch_align_stack(unsigned long sp)
 468 {
 469         if (!(current->personality & ADDR_NO_RANDOMIZE) && randomize_va_space)
 470                 sp -= get_random_int() % 8192;
 471         return sp & ~0xf;
 472 }
 473
 474 unsigned long arch_randomize_brk(struct mm_struct *mm)
 475 {
 476         unsigned long range_end = mm->brk + 0x02000000;
 477         return randomize_range(mm->brk, range_end, 0) ? : mm->brk;
 478 }
 479