arch/x86/kernel/smpboot.c

   1  /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  43
  44 #include <linux/init.h>
  45 #include <linux/smp.h>
  46 #include <linux/export.h>
  47 #include <linux/sched.h>
  48 #include <linux/percpu.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/err.h>
  51 #include <linux/nmi.h>
  52 #include <linux/tboot.h>
  53 #include <linux/stackprotector.h>
  54 #include <linux/gfp.h>
  55 #include <linux/cpuidle.h>
  56
  57 #include <asm/acpi.h>
  58 #include <asm/desc.h>
  59 #include <asm/nmi.h>
  60 #include <asm/irq.h>
  61 #include <asm/idle.h>
  62 #include <asm/realmode.h>
  63 #include <asm/cpu.h>
  64 #include <asm/numa.h>
  65 #include <asm/pgtable.h>
  66 #include <asm/tlbflush.h>
  67 #include <asm/mtrr.h>
  68 #include <asm/mwait.h>
  69 #include <asm/apic.h>
  70 #include <asm/io_apic.h>
  71 #include <asm/fpu/internal.h>
  72 #include <asm/setup.h>
  73 #include <asm/uv/uv.h>
  74 #include <linux/mc146818rtc.h>
  75 #include <asm/i8259.h>
  76 #include <asm/realmode.h>
  77 #include <asm/misc.h>
  78
  79 /* Number of siblings per CPU package */
  80 int smp_num_siblings = 1;
  81 EXPORT_SYMBOL(smp_num_siblings);
  82
  83 /* Last level cache ID of each logical CPU */
  84 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
  85
  86 /* representing HT siblings of each logical CPU */
  87 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
  88 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  89
  90 /* representing HT and core siblings of each logical CPU */
  91 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
  92 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  93
  94 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
  95
  96 /* Per CPU bogomips and other parameters */
  97 DEFINE_PER_CPU_READ_MOSTLY(struct cpuinfo_x86, cpu_info);
  98 EXPORT_PER_CPU_SYMBOL(cpu_info);
  99
 100 /* Logical package management. We might want to allocate that dynamically */
 101 static int *physical_to_logical_pkg __read_mostly;
 102 static unsigned long *physical_package_map __read_mostly;;
 103 static unsigned int max_physical_pkg_id __read_mostly;
 104 unsigned int __max_logical_packages __read_mostly;
 105 EXPORT_SYMBOL(__max_logical_packages);
 106 static unsigned int logical_packages __read_mostly;
 107 static bool logical_packages_frozen __read_mostly;
 108
 109 /* Maximum number of SMT threads on any online core */
 110 int __max_smt_threads __read_mostly;
 111
 112 static inline void smpboot_setup_warm_reset_vector(unsigned long start_eip)
 113 {
 114         unsigned long flags;
 115
 116         spin_lock_irqsave(&rtc_lock, flags);
 117         CMOS_WRITE(0xa, 0xf);
 118         spin_unlock_irqrestore(&rtc_lock, flags);
 119         local_flush_tlb();
 120         pr_debug("1.\n");
 121         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_HIGH)) =
 122                                                         start_eip >> 4;
 123         pr_debug("2.\n");
 124         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) =
 125                                                         start_eip & 0xf;
 126         pr_debug("3.\n");
 127 }
 128
 129 static inline void smpboot_restore_warm_reset_vector(void)
 130 {
 131         unsigned long flags;
 132
 133         /*
 134          * Install writable page 0 entry to set BIOS data area.
 135          */
 136         local_flush_tlb();
 137
 138         /*
 139          * Paranoid:  Set warm reset code and vector here back
 140          * to default values.
 141          */
 142         spin_lock_irqsave(&rtc_lock, flags);
 143         CMOS_WRITE(0, 0xf);
 144         spin_unlock_irqrestore(&rtc_lock, flags);
 145
 146         *((volatile u32 *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) = 0;
 147 }
 148
 149 /*
 150  * Report back to the Boot Processor during boot time or to the caller processor
 151  * during CPU online.
 152  */
 153 static void smp_callin(void)
 154 {
 155         int cpuid, phys_id;
 156
 157         /*
 158          * If waken up by an INIT in an 82489DX configuration
 159          * cpu_callout_mask guarantees we don't get here before
 160          * an INIT_deassert IPI reaches our local APIC, so it is
 161          * now safe to touch our local APIC.
 162          */
 163         cpuid = smp_processor_id();
 164
 165         /*
 166          * (This works even if the APIC is not enabled.)
 167          */
 168         phys_id = read_apic_id();
 169
 170         /*
 171          * the boot CPU has finished the init stage and is spinning
 172          * on callin_map until we finish. We are free to set up this
 173          * CPU, first the APIC. (this is probably redundant on most
 174          * boards)
 175          */
 176         apic_ap_setup();
 177
 178         /*
 179          * Save our processor parameters. Note: this information
 180          * is needed for clock calibration.
 181          */
 182         smp_store_cpu_info(cpuid);
 183
 184         /*
 185          * Get our bogomips.
 186          * Update loops_per_jiffy in cpu_data. Previous call to
 187          * smp_store_cpu_info() stored a value that is close but not as
 188          * accurate as the value just calculated.
 189          */
 190         calibrate_delay();
 191         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 192         pr_debug("Stack at about %p\n", &cpuid);
 193
 194         /*
 195          * This must be done before setting cpu_online_mask
 196          * or calling notify_cpu_starting.
 197          */
 198         set_cpu_sibling_map(raw_smp_processor_id());
 199         wmb();
 200
 201         notify_cpu_starting(cpuid);
 202
 203         /*
 204          * Allow the master to continue.
 205          */
 206         cpumask_set_cpu(cpuid, cpu_callin_mask);
 207 }
 208
 209 static int cpu0_logical_apicid;
 210 static int enable_start_cpu0;
 211 /*
 212  * Activate a secondary processor.
 213  */
 214 static void notrace start_secondary(void *unused)
 215 {
 216         /*
 217          * Don't put *anything* before cpu_init(), SMP booting is too
 218          * fragile that we want to limit the things done here to the
 219          * most necessary things.
 220          */
 221         cpu_init();
 222         x86_cpuinit.early_percpu_clock_init();
 223         preempt_disable();
 224         smp_callin();
 225
 226         enable_start_cpu0 = 0;
 227
 228 #ifdef CONFIG_X86_32
 229         /* switch away from the initial page table */
 230         load_cr3(swapper_pg_dir);
 231         __flush_tlb_all();
 232 #endif
 233
 234         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 235         barrier();
 236         /*
 237          * Check TSC synchronization with the BP:
 238          */
 239         check_tsc_sync_target();
 240
 241         /*
 242          * Lock vector_lock and initialize the vectors on this cpu
 243          * before setting the cpu online. We must set it online with
 244          * vector_lock held to prevent a concurrent setup/teardown
 245          * from seeing a half valid vector space.
 246          */
 247         lock_vector_lock();
 248         setup_vector_irq(smp_processor_id());
 249         set_cpu_online(smp_processor_id(), true);
 250         unlock_vector_lock();
 251         cpu_set_state_online(smp_processor_id());
 252         x86_platform.nmi_init();
 253
 254         /* enable local interrupts */
 255         local_irq_enable();
 256
 257         /* to prevent fake stack check failure in clock setup */
 258         boot_init_stack_canary();
 259
 260         x86_cpuinit.setup_percpu_clockev();
 261
 262         wmb();
 263         cpu_startup_entry(CPUHP_AP_ONLINE_IDLE);
 264 }
 265
 266 int topology_update_package_map(unsigned int apicid, unsigned int cpu)
 267 {
 268         unsigned int new, pkg = apicid >> boot_cpu_data.x86_coreid_bits;
 269
 270         /* Called from early boot ? */
 271         if (!physical_package_map)
 272                 return 0;
 273
 274         if (pkg >= max_physical_pkg_id)
 275                 return -EINVAL;
 276
 277         /* Set the logical package id */
 278         if (test_and_set_bit(pkg, physical_package_map))
 279                 goto found;
 280
 281         if (logical_packages_frozen) {
 282                 physical_to_logical_pkg[pkg] = -1;
 283                 pr_warn("APIC(%x) Package %u exceeds logical package max\n",
 284                         apicid, pkg);
 285                 return -ENOSPC;
 286         }
 287
 288         new = logical_packages++;
 289         pr_info("APIC(%x) Converting physical %u to logical package %u\n",
 290                 apicid, pkg, new);
 291         physical_to_logical_pkg[pkg] = new;
 292
 293 found:
 294         cpu_data(cpu).logical_proc_id = physical_to_logical_pkg[pkg];
 295         return 0;
 296 }
 297
 298 /**
 299  * topology_phys_to_logical_pkg - Map a physical package id to a logical
 300  *
 301  * Returns logical package id or -1 if not found
 302  */
 303 int topology_phys_to_logical_pkg(unsigned int phys_pkg)
 304 {
 305         if (phys_pkg >= max_physical_pkg_id)
 306                 return -1;
 307         return physical_to_logical_pkg[phys_pkg];
 308 }
 309 EXPORT_SYMBOL(topology_phys_to_logical_pkg);
 310
 311 static void __init smp_init_package_map(void)
 312 {
 313         unsigned int ncpus, cpu;
 314         size_t size;
 315
 316         /*
 317          * Today neither Intel nor AMD support heterogenous systems. That
 318          * might change in the future....
 319          *
 320          * While ideally we'd want '* smp_num_siblings' in the below @ncpus
 321          * computation, this won't actually work since some Intel BIOSes
 322          * report inconsistent HT data when they disable HT.
 323          *
 324          * In particular, they reduce the APIC-IDs to only include the cores,
 325          * but leave the CPUID topology to say there are (2) siblings.
 326          * This means we don't know how many threads there will be until
 327          * after the APIC enumeration.
 328          *
 329          * By not including this we'll sometimes over-estimate the number of
 330          * logical packages by the amount of !present siblings, but this is
 331          * still better than MAX_LOCAL_APIC.
 332          *
 333          * We use total_cpus not nr_cpu_ids because nr_cpu_ids can be limited
 334          * on the command line leading to a similar issue as the HT disable
 335          * problem because the hyperthreads are usually enumerated after the
 336          * primary cores.
 337          */
 338         ncpus = boot_cpu_data.x86_max_cores;
 339         if (!ncpus) {
 340                 pr_warn("x86_max_cores == zero !?!?");
 341                 ncpus = 1;
 342         }
 343
 344         __max_logical_packages = DIV_ROUND_UP(total_cpus, ncpus);
 345         logical_packages = 0;
 346
 347         /*
 348          * Possibly larger than what we need as the number of apic ids per
 349          * package can be smaller than the actual used apic ids.
 350          */
 351         max_physical_pkg_id = DIV_ROUND_UP(MAX_LOCAL_APIC, ncpus);
 352         size = max_physical_pkg_id * sizeof(unsigned int);
 353         physical_to_logical_pkg = kmalloc(size, GFP_KERNEL);
 354         memset(physical_to_logical_pkg, 0xff, size);
 355         size = BITS_TO_LONGS(max_physical_pkg_id) * sizeof(unsigned long);
 356         physical_package_map = kzalloc(size, GFP_KERNEL);
 357
 358         for_each_present_cpu(cpu) {
 359                 unsigned int apicid = apic->cpu_present_to_apicid(cpu);
 360
 361                 if (apicid == BAD_APICID || !apic->apic_id_valid(apicid))
 362                         continue;
 363                 if (!topology_update_package_map(apicid, cpu))
 364                         continue;
 365                 pr_warn("CPU %u APICId %x disabled\n", cpu, apicid);
 366                 per_cpu(x86_bios_cpu_apicid, cpu) = BAD_APICID;
 367                 set_cpu_possible(cpu, false);
 368                 set_cpu_present(cpu, false);
 369         }
 370
 371         if (logical_packages > __max_logical_packages) {
 372                 pr_warn("Detected more packages (%u), then computed by BIOS data (%u).\n",
 373                         logical_packages, __max_logical_packages);
 374                 logical_packages_frozen = true;
 375                 __max_logical_packages  = logical_packages;
 376         }
 377
 378         pr_info("Max logical packages: %u\n", __max_logical_packages);
 379 }
 380
 381 void __init smp_store_boot_cpu_info(void)
 382 {
 383         int id = 0; /* CPU 0 */
 384         struct cpuinfo_x86 *c = &cpu_data(id);
 385
 386         *c = boot_cpu_data;
 387         c->cpu_index = id;
 388         smp_init_package_map();
 389 }
 390
 391 /*
 392  * The bootstrap kernel entry code has set these up. Save them for
 393  * a given CPU
 394  */
 395 void smp_store_cpu_info(int id)
 396 {
 397         struct cpuinfo_x86 *c = &cpu_data(id);
 398
 399         *c = boot_cpu_data;
 400         c->cpu_index = id;
 401         /*
 402          * During boot time, CPU0 has this setup already. Save the info when
 403          * bringing up AP or offlined CPU0.
 404          */
 405         identify_secondary_cpu(c);
 406 }
 407
 408 static bool
 409 topology_same_node(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 410 {
 411         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 412
 413         return (cpu_to_node(cpu1) == cpu_to_node(cpu2));
 414 }
 415
 416 static bool
 417 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 418 {
 419         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 420
 421         return !WARN_ONCE(!topology_same_node(c, o),
 422                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 423                 "[node: %d != %d]. Ignoring dependency.\n",
 424                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 425 }
 426
 427 #define link_mask(mfunc, c1, c2)                                        \
 428 do {                                                                    \
 429         cpumask_set_cpu((c1), mfunc(c2));                               \
 430         cpumask_set_cpu((c2), mfunc(c1));                               \
 431 } while (0)
 432
 433 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 434 {
 435         if (boot_cpu_has(X86_FEATURE_TOPOEXT)) {
 436                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 437
 438                 if (c->phys_proc_id == o->phys_proc_id &&
 439                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 440                     c->cpu_core_id == o->cpu_core_id)
 441                         return topology_sane(c, o, "smt");
 442
 443         } else if (c->phys_proc_id == o->phys_proc_id &&
 444                    c->cpu_core_id == o->cpu_core_id) {
 445                 return topology_sane(c, o, "smt");
 446         }
 447
 448         return false;
 449 }
 450
 451 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 452 {
 453         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 454
 455         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 456             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 457                 return topology_sane(c, o, "llc");
 458
 459         return false;
 460 }
 461
 462 /*
 463  * Unlike the other levels, we do not enforce keeping a
 464  * multicore group inside a NUMA node.  If this happens, we will
 465  * discard the MC level of the topology later.
 466  */
 467 static bool match_die(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 468 {
 469         if (c->phys_proc_id == o->phys_proc_id)
 470                 return true;
 471         return false;
 472 }
 473
 474 static struct sched_domain_topology_level x86_numa_in_package_topology[] = {
 475 #ifdef CONFIG_SCHED_SMT
 476         { cpu_smt_mask, cpu_smt_flags, SD_INIT_NAME(SMT) },
 477 #endif
 478 #ifdef CONFIG_SCHED_MC
 479         { cpu_coregroup_mask, cpu_core_flags, SD_INIT_NAME(MC) },
 480 #endif
 481         { NULL, },
 482 };
 483
 484 static struct sched_domain_topology_level x86_topology[] = {
 485 #ifdef CONFIG_SCHED_SMT
 486         { cpu_smt_mask, cpu_smt_flags, SD_INIT_NAME(SMT) },
 487 #endif
 488 #ifdef CONFIG_SCHED_MC
 489         { cpu_coregroup_mask, cpu_core_flags, SD_INIT_NAME(MC) },
 490 #endif
 491         { cpu_cpu_mask, SD_INIT_NAME(DIE) },
 492         { NULL, },
 493 };
 494
 495 /*
 496  * Set if a package/die has multiple NUMA nodes inside.
 497  * AMD Magny-Cours and Intel Cluster-on-Die have this.
 498  */
 499 static bool x86_has_numa_in_package;
 500
 501 void set_cpu_sibling_map(int cpu)
 502 {
 503         bool has_smt = smp_num_siblings > 1;
 504         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 505         struct cpuinfo_x86 *c = &cpu_data(cpu);
 506         struct cpuinfo_x86 *o;
 507         int i, threads;
 508
 509         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 510
 511         if (!has_mp) {
 512                 cpumask_set_cpu(cpu, topology_sibling_cpumask(cpu));
 513                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 514                 cpumask_set_cpu(cpu, topology_core_cpumask(cpu));
 515                 c->booted_cores = 1;
 516                 return;
 517         }
 518
 519         for_each_cpu(i, cpu_sibling_setup_mask) {
 520                 o = &cpu_data(i);
 521
 522                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 523                         link_mask(topology_sibling_cpumask, cpu, i);
 524
 525                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 526                         link_mask(cpu_llc_shared_mask, cpu, i);
 527
 528         }
 529
 530         /*
 531          * This needs a separate iteration over the cpus because we rely on all
 532          * topology_sibling_cpumask links to be set-up.
 533          */
 534         for_each_cpu(i, cpu_sibling_setup_mask) {
 535                 o = &cpu_data(i);
 536
 537                 if ((i == cpu) || (has_mp && match_die(c, o))) {
 538                         link_mask(topology_core_cpumask, cpu, i);
 539
 540                         /*
 541                          *  Does this new cpu bringup a new core?
 542                          */
 543                         if (cpumask_weight(
 544                             topology_sibling_cpumask(cpu)) == 1) {
 545                                 /*
 546                                  * for each core in package, increment
 547                                  * the booted_cores for this new cpu
 548                                  */
 549                                 if (cpumask_first(
 550                                     topology_sibling_cpumask(i)) == i)
 551                                         c->booted_cores++;
 552                                 /*
 553                                  * increment the core count for all
 554                                  * the other cpus in this package
 555                                  */
 556                                 if (i != cpu)
 557                                         cpu_data(i).booted_cores++;
 558                         } else if (i != cpu && !c->booted_cores)
 559                                 c->booted_cores = cpu_data(i).booted_cores;
 560                 }
 561                 if (match_die(c, o) && !topology_same_node(c, o))
 562                         x86_has_numa_in_package = true;
 563         }
 564
 565         threads = cpumask_weight(topology_sibling_cpumask(cpu));
 566         if (threads > __max_smt_threads)
 567                 __max_smt_threads = threads;
 568 }
 569
 570 /* maps the cpu to the sched domain representing multi-core */
 571 const struct cpumask *cpu_coregroup_mask(int cpu)
 572 {
 573         return cpu_llc_shared_mask(cpu);
 574 }
 575
 576 static void impress_friends(void)
 577 {
 578         int cpu;
 579         unsigned long bogosum = 0;
 580         /*
 581          * Allow the user to impress friends.
 582          */
 583         pr_debug("Before bogomips\n");
 584         for_each_possible_cpu(cpu)
 585                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 586                         bogosum += cpu_data(cpu).loops_per_jiffy;
 587         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 588                 num_online_cpus(),
 589                 bogosum/(500000/HZ),
 590                 (bogosum/(5000/HZ))%100);
 591
 592         pr_debug("Before bogocount - setting activated=1\n");
 593 }
 594
 595 void __inquire_remote_apic(int apicid)
 596 {
 597         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 598         const char * const names[] = { "ID", "VERSION", "SPIV" };
 599         int timeout;
 600         u32 status;
 601
 602         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 603
 604         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 605                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 606
 607                 /*
 608                  * Wait for idle.
 609                  */
 610                 status = safe_apic_wait_icr_idle();
 611                 if (status)
 612                         pr_cont("a previous APIC delivery may have failed\n");
 613
 614                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 615
 616                 timeout = 0;
 617                 do {
 618                         udelay(100);
 619                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 620                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 621
 622                 switch (status) {
 623                 case APIC_ICR_RR_VALID:
 624                         status = apic_read(APIC_RRR);
 625                         pr_cont("%08x\n", status);
 626                         break;
 627                 default:
 628                         pr_cont("failed\n");
 629                 }
 630         }
 631 }
 632
 633 /*
 634  * The Multiprocessor Specification 1.4 (1997) example code suggests
 635  * that there should be a 10ms delay between the BSP asserting INIT
 636  * and de-asserting INIT, when starting a remote processor.
 637  * But that slows boot and resume on modern processors, which include
 638  * many cores and don't require that delay.
 639  *
 640  * Cmdline "init_cpu_udelay=" is available to over-ride this delay.
 641  * Modern processor families are quirked to remove the delay entirely.
 642  */
 643 #define UDELAY_10MS_DEFAULT 10000
 644
 645 static unsigned int init_udelay = UINT_MAX;
 646
 647 static int __init cpu_init_udelay(char *str)
 648 {
 649         get_option(&str, &init_udelay);
 650
 651         return 0;
 652 }
 653 early_param("cpu_init_udelay", cpu_init_udelay);
 654
 655 static void __init smp_quirk_init_udelay(void)
 656 {
 657         /* if cmdline changed it from default, leave it alone */
 658         if (init_udelay != UINT_MAX)
 659                 return;
 660
 661         /* if modern processor, use no delay */
 662         if (((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) && (boot_cpu_data.x86 == 6)) ||
 663             ((boot_cpu_data.x86_vendor == X86_VENDOR_AMD) && (boot_cpu_data.x86 >= 0xF))) {
 664                 init_udelay = 0;
 665                 return;
 666         }
 667         /* else, use legacy delay */
 668         init_udelay = UDELAY_10MS_DEFAULT;
 669 }
 670
 671 /*
 672  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 673  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 674  * won't ... remember to clear down the APIC, etc later.
 675  */
 676 int
 677 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 678 {
 679         unsigned long send_status, accept_status = 0;
 680         int maxlvt;
 681
 682         /* Target chip */
 683         /* Boot on the stack */
 684         /* Kick the second */
 685         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
 686
 687         pr_debug("Waiting for send to finish...\n");
 688         send_status = safe_apic_wait_icr_idle();
 689
 690         /*
 691          * Give the other CPU some time to accept the IPI.
 692          */
 693         udelay(200);
 694         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 695                 maxlvt = lapic_get_maxlvt();
 696                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 697                         apic_write(APIC_ESR, 0);
 698                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 699         }
 700         pr_debug("NMI sent\n");
 701
 702         if (send_status)
 703                 pr_err("APIC never delivered???\n");
 704         if (accept_status)
 705                 pr_err("APIC delivery error (%lx)\n", accept_status);
 706
 707         return (send_status | accept_status);
 708 }
 709
 710 static int
 711 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 712 {
 713         unsigned long send_status = 0, accept_status = 0;
 714         int maxlvt, num_starts, j;
 715
 716         maxlvt = lapic_get_maxlvt();
 717
 718         /*
 719          * Be paranoid about clearing APIC errors.
 720          */
 721         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 722                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 723                         apic_write(APIC_ESR, 0);
 724                 apic_read(APIC_ESR);
 725         }
 726
 727         pr_debug("Asserting INIT\n");
 728
 729         /*
 730          * Turn INIT on target chip
 731          */
 732         /*
 733          * Send IPI
 734          */
 735         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 736                        phys_apicid);
 737
 738         pr_debug("Waiting for send to finish...\n");
 739         send_status = safe_apic_wait_icr_idle();
 740
 741         udelay(init_udelay);
 742
 743         pr_debug("Deasserting INIT\n");
 744
 745         /* Target chip */
 746         /* Send IPI */
 747         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 748
 749         pr_debug("Waiting for send to finish...\n");
 750         send_status = safe_apic_wait_icr_idle();
 751
 752         mb();
 753
 754         /*
 755          * Should we send STARTUP IPIs ?
 756          *
 757          * Determine this based on the APIC version.
 758          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 759          */
 760         if (APIC_INTEGRATED(boot_cpu_apic_version))
 761                 num_starts = 2;
 762         else
 763                 num_starts = 0;
 764
 765         /*
 766          * Run STARTUP IPI loop.
 767          */
 768         pr_debug("#startup loops: %d\n", num_starts);
 769
 770         for (j = 1; j <= num_starts; j++) {
 771                 pr_debug("Sending STARTUP #%d\n", j);
 772                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 773                         apic_write(APIC_ESR, 0);
 774                 apic_read(APIC_ESR);
 775                 pr_debug("After apic_write\n");
 776
 777                 /*
 778                  * STARTUP IPI
 779                  */
 780
 781                 /* Target chip */
 782                 /* Boot on the stack */
 783                 /* Kick the second */
 784                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 785                                phys_apicid);
 786
 787                 /*
 788                  * Give the other CPU some time to accept the IPI.
 789                  */
 790                 if (init_udelay == 0)
 791                         udelay(10);
 792                 else
 793                         udelay(300);
 794
 795                 pr_debug("Startup point 1\n");
 796
 797                 pr_debug("Waiting for send to finish...\n");
 798                 send_status = safe_apic_wait_icr_idle();
 799
 800                 /*
 801                  * Give the other CPU some time to accept the IPI.
 802                  */
 803                 if (init_udelay == 0)
 804                         udelay(10);
 805                 else
 806                         udelay(200);
 807
 808                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 809                         apic_write(APIC_ESR, 0);
 810                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 811                 if (send_status || accept_status)
 812                         break;
 813         }
 814         pr_debug("After Startup\n");
 815
 816         if (send_status)
 817                 pr_err("APIC never delivered???\n");
 818         if (accept_status)
 819                 pr_err("APIC delivery error (%lx)\n", accept_status);
 820
 821         return (send_status | accept_status);
 822 }
 823
 824 void smp_announce(void)
 825 {
 826         int num_nodes = num_online_nodes();
 827
 828         printk(KERN_INFO "x86: Booted up %d node%s, %d CPUs\n",
 829                num_nodes, (num_nodes > 1 ? "s" : ""), num_online_cpus());
 830 }
 831
 832 /* reduce the number of lines printed when booting a large cpu count system */
 833 static void announce_cpu(int cpu, int apicid)
 834 {
 835         static int current_node = -1;
 836         int node = early_cpu_to_node(cpu);
 837         static int width, node_width;
 838
 839         if (!width)
 840                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 841
 842         if (!node_width)
 843                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 844
 845         if (cpu == 1)
 846                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 847
 848         if (system_state == SYSTEM_BOOTING) {
 849                 if (node != current_node) {
 850                         if (current_node > (-1))
 851                                 pr_cont("\n");
 852                         current_node = node;
 853
 854                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 855                                node_width - num_digits(node), " ", node);
 856                 }
 857
 858                 /* Add padding for the BSP */
 859                 if (cpu == 1)
 860                         pr_cont("%*s", width + 1, " ");
 861
 862                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 863
 864         } else
 865                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 866                         node, cpu, apicid);
 867 }
 868
 869 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 870 {
 871         int cpu;
 872
 873         cpu = smp_processor_id();
 874         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 875                 return NMI_HANDLED;
 876
 877         return NMI_DONE;
 878 }
 879
 880 /*
 881  * Wake up AP by INIT, INIT, STARTUP sequence.
 882  *
 883  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 884  * boot-strap code which is not a desired behavior for waking up BSP. To
 885  * void the boot-strap code, wake up CPU0 by NMI instead.
 886  *
 887  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 888  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 889  * We'll change this code in the future to wake up hard offlined CPU0 if
 890  * real platform and request are available.
 891  */
 892 static int
 893 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 894                int *cpu0_nmi_registered)
 895 {
 896         int id;
 897         int boot_error;
 898
 899         preempt_disable();
 900
 901         /*
 902          * Wake up AP by INIT, INIT, STARTUP sequence.
 903          */
 904         if (cpu) {
 905                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 906                 goto out;
 907         }
 908
 909         /*
 910          * Wake up BSP by nmi.
 911          *
 912          * Register a NMI handler to help wake up CPU0.
 913          */
 914         boot_error = register_nmi_handler(NMI_LOCAL,
 915                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 916
 917         if (!boot_error) {
 918                 enable_start_cpu0 = 1;
 919                 *cpu0_nmi_registered = 1;
 920                 if (apic->dest_logical == APIC_DEST_LOGICAL)
 921                         id = cpu0_logical_apicid;
 922                 else
 923                         id = apicid;
 924                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 925         }
 926
 927 out:
 928         preempt_enable();
 929
 930         return boot_error;
 931 }
 932
 933 void common_cpu_up(unsigned int cpu, struct task_struct *idle)
 934 {
 935         /* Just in case we booted with a single CPU. */
 936         alternatives_enable_smp();
 937
 938         per_cpu(current_task, cpu) = idle;
 939
 940 #ifdef CONFIG_X86_32
 941         /* Stack for startup_32 can be just as for start_secondary onwards */
 942         irq_ctx_init(cpu);
 943         per_cpu(cpu_current_top_of_stack, cpu) =
 944                 (unsigned long)task_stack_page(idle) + THREAD_SIZE;
 945 #else
 946         initial_gs = per_cpu_offset(cpu);
 947 #endif
 948 }
 949
 950 /*
 951  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 952  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 953  * Returns zero if CPU booted OK, else error code from
 954  * ->wakeup_secondary_cpu.
 955  */
 956 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 957 {
 958         volatile u32 *trampoline_status =
 959                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 960         /* start_ip had better be page-aligned! */
 961         unsigned long start_ip = real_mode_header->trampoline_start;
 962
 963         unsigned long boot_error = 0;
 964         int cpu0_nmi_registered = 0;
 965         unsigned long timeout;
 966
 967         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 968                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 969
 970         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 971         initial_code = (unsigned long)start_secondary;
 972         initial_stack  = idle->thread.sp;
 973
 974         /*
 975          * Enable the espfix hack for this CPU
 976         */
 977 #ifdef CONFIG_X86_ESPFIX64
 978         init_espfix_ap(cpu);
 979 #endif
 980
 981         /* So we see what's up */
 982         announce_cpu(cpu, apicid);
 983
 984         /*
 985          * This grunge runs the startup process for
 986          * the targeted processor.
 987          */
 988
 989         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 990
 991                 pr_debug("Setting warm reset code and vector.\n");
 992
 993                 smpboot_setup_warm_reset_vector(start_ip);
 994                 /*
 995                  * Be paranoid about clearing APIC errors.
 996                 */
 997                 if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 998                         apic_write(APIC_ESR, 0);
 999                         apic_read(APIC_ESR);
1000                 }
1001         }
1002
1003         /*
1004          * AP might wait on cpu_callout_mask in cpu_init() with
1005          * cpu_initialized_mask set if previous attempt to online
1006          * it timed-out. Clear cpu_initialized_mask so that after
1007          * INIT/SIPI it could start with a clean state.
1008          */
1009         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1010         smp_mb();
1011
1012         /*
1013          * Wake up a CPU in difference cases:
1014          * - Use the method in the APIC driver if it's defined
1015          * Otherwise,
1016          * - Use an INIT boot APIC message for APs or NMI for BSP.
1017          */
1018         if (apic->wakeup_secondary_cpu)
1019                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
1020         else
1021                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
1022                                                      &cpu0_nmi_registered);
1023
1024         if (!boot_error) {
1025                 /*
1026                  * Wait 10s total for first sign of life from AP
1027                  */
1028                 boot_error = -1;
1029                 timeout = jiffies + 10*HZ;
1030                 while (time_before(jiffies, timeout)) {
1031                         if (cpumask_test_cpu(cpu, cpu_initialized_mask)) {
1032                                 /*
1033                                  * Tell AP to proceed with initialization
1034                                  */
1035                                 cpumask_set_cpu(cpu, cpu_callout_mask);
1036                                 boot_error = 0;
1037                                 break;
1038                         }
1039                         schedule();
1040                 }
1041         }
1042
1043         if (!boot_error) {
1044                 /*
1045                  * Wait till AP completes initial initialization
1046                  */
1047                 while (!cpumask_test_cpu(cpu, cpu_callin_mask)) {
1048                         /*
1049                          * Allow other tasks to run while we wait for the
1050                          * AP to come online. This also gives a chance
1051                          * for the MTRR work(triggered by the AP coming online)
1052                          * to be completed in the stop machine context.
1053                          */
1054                         schedule();
1055                 }
1056         }
1057
1058         /* mark "stuck" area as not stuck */
1059         *trampoline_status = 0;
1060
1061         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
1062                 /*
1063                  * Cleanup possible dangling ends...
1064                  */
1065                 smpboot_restore_warm_reset_vector();
1066         }
1067         /*
1068          * Clean up the nmi handler. Do this after the callin and callout sync
1069          * to avoid impact of possible long unregister time.
1070          */
1071         if (cpu0_nmi_registered)
1072                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
1073
1074         return boot_error;
1075 }
1076
1077 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
1078 {
1079         int apicid = apic->cpu_present_to_apicid(cpu);
1080         unsigned long flags;
1081         int err;
1082
1083         WARN_ON(irqs_disabled());
1084
1085         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
1086
1087         if (apicid == BAD_APICID ||
1088             !physid_isset(apicid, phys_cpu_present_map) ||
1089             !apic->apic_id_valid(apicid)) {
1090                 pr_err("%s: bad cpu %d\n", __func__, cpu);
1091                 return -EINVAL;
1092         }
1093
1094         /*
1095          * Already booted CPU?
1096          */
1097         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
1098                 pr_debug("do_boot_cpu %d Already started\n", cpu);
1099                 return -ENOSYS;
1100         }
1101
1102         /*
1103          * Save current MTRR state in case it was changed since early boot
1104          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
1105          */
1106         mtrr_save_state();
1107
1108         /* x86 CPUs take themselves offline, so delayed offline is OK. */
1109         err = cpu_check_up_prepare(cpu);
1110         if (err && err != -EBUSY)
1111                 return err;
1112
1113         /* the FPU context is blank, nobody can own it */
1114         __cpu_disable_lazy_restore(cpu);
1115
1116         common_cpu_up(cpu, tidle);
1117
1118         err = do_boot_cpu(apicid, cpu, tidle);
1119         if (err) {
1120                 pr_err("do_boot_cpu failed(%d) to wakeup CPU#%u\n", err, cpu);
1121                 return -EIO;
1122         }
1123
1124         /*
1125          * Check TSC synchronization with the AP (keep irqs disabled
1126          * while doing so):
1127          */
1128         local_irq_save(flags);
1129         check_tsc_sync_source(cpu);
1130         local_irq_restore(flags);
1131
1132         while (!cpu_online(cpu)) {
1133                 cpu_relax();
1134                 touch_nmi_watchdog();
1135         }
1136
1137         return 0;
1138 }
1139
1140 /**
1141  * arch_disable_smp_support() - disables SMP support for x86 at runtime
1142  */
1143 void arch_disable_smp_support(void)
1144 {
1145         disable_ioapic_support();
1146 }
1147
1148 /*
1149  * Fall back to non SMP mode after errors.
1150  *
1151  * RED-PEN audit/test this more. I bet there is more state messed up here.
1152  */
1153 static __init void disable_smp(void)
1154 {
1155         pr_info("SMP disabled\n");
1156
1157         disable_ioapic_support();
1158
1159         init_cpu_present(cpumask_of(0));
1160         init_cpu_possible(cpumask_of(0));
1161
1162         if (smp_found_config)
1163                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
1164         else
1165                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
1166         cpumask_set_cpu(0, topology_sibling_cpumask(0));
1167         cpumask_set_cpu(0, topology_core_cpumask(0));
1168 }
1169
1170 enum {
1171         SMP_OK,
1172         SMP_NO_CONFIG,
1173         SMP_NO_APIC,
1174         SMP_FORCE_UP,
1175 };
1176
1177 /*
1178  * Various sanity checks.
1179  */
1180 static int __init smp_sanity_check(unsigned max_cpus)
1181 {
1182         preempt_disable();
1183
1184 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
1185         if (def_to_bigsmp && nr_cpu_ids > 8) {
1186                 unsigned int cpu;
1187                 unsigned nr;
1188
1189                 pr_warn("More than 8 CPUs detected - skipping them\n"
1190                         "Use CONFIG_X86_BIGSMP\n");
1191
1192                 nr = 0;
1193                 for_each_present_cpu(cpu) {
1194                         if (nr >= 8)
1195                                 set_cpu_present(cpu, false);
1196                         nr++;
1197                 }
1198
1199                 nr = 0;
1200                 for_each_possible_cpu(cpu) {
1201                         if (nr >= 8)
1202                                 set_cpu_possible(cpu, false);
1203                         nr++;
1204                 }
1205
1206                 nr_cpu_ids = 8;
1207         }
1208 #endif
1209
1210         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1211                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1212                         hard_smp_processor_id());
1213
1214                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1215         }
1216
1217         /*
1218          * If we couldn't find an SMP configuration at boot time,
1219          * get out of here now!
1220          */
1221         if (!smp_found_config && !acpi_lapic) {
1222                 preempt_enable();
1223                 pr_notice("SMP motherboard not detected\n");
1224                 return SMP_NO_CONFIG;
1225         }
1226
1227         /*
1228          * Should not be necessary because the MP table should list the boot
1229          * CPU too, but we do it for the sake of robustness anyway.
1230          */
1231         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1232                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1233                           boot_cpu_physical_apicid);
1234                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1235         }
1236         preempt_enable();
1237
1238         /*
1239          * If we couldn't find a local APIC, then get out of here now!
1240          */
1241         if (APIC_INTEGRATED(boot_cpu_apic_version) &&
1242             !boot_cpu_has(X86_FEATURE_APIC)) {
1243                 if (!disable_apic) {
1244                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1245                                 boot_cpu_physical_apicid);
1246                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1247                 }
1248                 return SMP_NO_APIC;
1249         }
1250
1251         /*
1252          * If SMP should be disabled, then really disable it!
1253          */
1254         if (!max_cpus) {
1255                 pr_info("SMP mode deactivated\n");
1256                 return SMP_FORCE_UP;
1257         }
1258
1259         return SMP_OK;
1260 }
1261
1262 static void __init smp_cpu_index_default(void)
1263 {
1264         int i;
1265         struct cpuinfo_x86 *c;
1266
1267         for_each_possible_cpu(i) {
1268                 c = &cpu_data(i);
1269                 /* mark all to hotplug */
1270                 c->cpu_index = nr_cpu_ids;
1271         }
1272 }
1273
1274 /*
1275  * Prepare for SMP bootup.  The MP table or ACPI has been read
1276  * earlier.  Just do some sanity checking here and enable APIC mode.
1277  */
1278 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1279 {
1280         unsigned int i;
1281
1282         smp_cpu_index_default();
1283
1284         /*
1285          * Setup boot CPU information
1286          */
1287         smp_store_boot_cpu_info(); /* Final full version of the data */
1288         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1289         mb();
1290
1291         for_each_possible_cpu(i) {
1292                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1293                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1294                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1295         }
1296
1297         /*
1298          * Set 'default' x86 topology, this matches default_topology() in that
1299          * it has NUMA nodes as a topology level. See also
1300          * native_smp_cpus_done().
1301          *
1302          * Must be done before set_cpus_sibling_map() is ran.
1303          */
1304         set_sched_topology(x86_topology);
1305
1306         set_cpu_sibling_map(0);
1307
1308         switch (smp_sanity_check(max_cpus)) {
1309         case SMP_NO_CONFIG:
1310                 disable_smp();
1311                 if (APIC_init_uniprocessor())
1312                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1313                 return;
1314         case SMP_NO_APIC:
1315                 disable_smp();
1316                 return;
1317         case SMP_FORCE_UP:
1318                 disable_smp();
1319                 apic_bsp_setup(false);
1320                 return;
1321         case SMP_OK:
1322                 break;
1323         }
1324
1325         if (read_apic_id() != boot_cpu_physical_apicid) {
1326                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1327                      read_apic_id(), boot_cpu_physical_apicid);
1328                 /* Or can we switch back to PIC here? */
1329         }
1330
1331         default_setup_apic_routing();
1332         cpu0_logical_apicid = apic_bsp_setup(false);
1333
1334         pr_info("CPU%d: ", 0);
1335         print_cpu_info(&cpu_data(0));
1336
1337         if (is_uv_system())
1338                 uv_system_init();
1339
1340         set_mtrr_aps_delayed_init();
1341
1342         smp_quirk_init_udelay();
1343 }
1344
1345 void arch_enable_nonboot_cpus_begin(void)
1346 {
1347         set_mtrr_aps_delayed_init();
1348 }
1349
1350 void arch_enable_nonboot_cpus_end(void)
1351 {
1352         mtrr_aps_init();
1353 }
1354
1355 /*
1356  * Early setup to make printk work.
1357  */
1358 void __init native_smp_prepare_boot_cpu(void)
1359 {
1360         int me = smp_processor_id();
1361         switch_to_new_gdt(me);
1362         /* already set me in cpu_online_mask in boot_cpu_init() */
1363         cpumask_set_cpu(me, cpu_callout_mask);
1364         cpu_set_state_online(me);
1365 }
1366
1367 void __init native_smp_cpus_done(unsigned int max_cpus)
1368 {
1369         pr_debug("Boot done\n");
1370
1371         if (x86_has_numa_in_package)
1372                 set_sched_topology(x86_numa_in_package_topology);
1373
1374         nmi_selftest();
1375         impress_friends();
1376         setup_ioapic_dest();
1377         mtrr_aps_init();
1378 }
1379
1380 static int __initdata setup_possible_cpus = -1;
1381 static int __init _setup_possible_cpus(char *str)
1382 {
1383         get_option(&str, &setup_possible_cpus);
1384         return 0;
1385 }
1386 early_param("possible_cpus", _setup_possible_cpus);
1387
1388
1389 /*
1390  * cpu_possible_mask should be static, it cannot change as cpu's
1391  * are onlined, or offlined. The reason is per-cpu data-structures
1392  * are allocated by some modules at init time, and dont expect to
1393  * do this dynamically on cpu arrival/departure.
1394  * cpu_present_mask on the other hand can change dynamically.
1395  * In case when cpu_hotplug is not compiled, then we resort to current
1396  * behaviour, which is cpu_possible == cpu_present.
1397  * - Ashok Raj
1398  *
1399  * Three ways to find out the number of additional hotplug CPUs:
1400  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1401  * - The user can overwrite it with possible_cpus=NUM
1402  * - Otherwise don't reserve additional CPUs.
1403  * We do this because additional CPUs waste a lot of memory.
1404  * -AK
1405  */
1406 __init void prefill_possible_map(void)
1407 {
1408         int i, possible;
1409
1410         /* no processor from mptable or madt */
1411         if (!num_processors)
1412                 num_processors = 1;
1413
1414         i = setup_max_cpus ?: 1;
1415         if (setup_possible_cpus == -1) {
1416                 possible = num_processors;
1417 #ifdef CONFIG_HOTPLUG_CPU
1418                 if (setup_max_cpus)
1419                         possible += disabled_cpus;
1420 #else
1421                 if (possible > i)
1422                         possible = i;
1423 #endif
1424         } else
1425                 possible = setup_possible_cpus;
1426
1427         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1428
1429         /* nr_cpu_ids could be reduced via nr_cpus= */
1430         if (possible > nr_cpu_ids) {
1431                 pr_warn("%d Processors exceeds NR_CPUS limit of %d\n",
1432                         possible, nr_cpu_ids);
1433                 possible = nr_cpu_ids;
1434         }
1435
1436 #ifdef CONFIG_HOTPLUG_CPU
1437         if (!setup_max_cpus)
1438 #endif
1439         if (possible > i) {
1440                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1441                         possible, setup_max_cpus);
1442                 possible = i;
1443         }
1444
1445         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1446                 possible, max_t(int, possible - num_processors, 0));
1447
1448         for (i = 0; i < possible; i++)
1449                 set_cpu_possible(i, true);
1450         for (; i < NR_CPUS; i++)
1451                 set_cpu_possible(i, false);
1452
1453         nr_cpu_ids = possible;
1454 }
1455
1456 #ifdef CONFIG_HOTPLUG_CPU
1457
1458 /* Recompute SMT state for all CPUs on offline */
1459 static void recompute_smt_state(void)
1460 {
1461         int max_threads, cpu;
1462
1463         max_threads = 0;
1464         for_each_online_cpu (cpu) {
1465                 int threads = cpumask_weight(topology_sibling_cpumask(cpu));
1466
1467                 if (threads > max_threads)
1468                         max_threads = threads;
1469         }
1470         __max_smt_threads = max_threads;
1471 }
1472
1473 static void remove_siblinginfo(int cpu)
1474 {
1475         int sibling;
1476         struct cpuinfo_x86 *c = &cpu_data(cpu);
1477
1478         for_each_cpu(sibling, topology_core_cpumask(cpu)) {
1479                 cpumask_clear_cpu(cpu, topology_core_cpumask(sibling));
1480                 /*/
1481                  * last thread sibling in this cpu core going down
1482                  */
1483                 if (cpumask_weight(topology_sibling_cpumask(cpu)) == 1)
1484                         cpu_data(sibling).booted_cores--;
1485         }
1486
1487         for_each_cpu(sibling, topology_sibling_cpumask(cpu))
1488                 cpumask_clear_cpu(cpu, topology_sibling_cpumask(sibling));
1489         for_each_cpu(sibling, cpu_llc_shared_mask(cpu))
1490                 cpumask_clear_cpu(cpu, cpu_llc_shared_mask(sibling));
1491         cpumask_clear(cpu_llc_shared_mask(cpu));
1492         cpumask_clear(topology_sibling_cpumask(cpu));
1493         cpumask_clear(topology_core_cpumask(cpu));
1494         c->phys_proc_id = 0;
1495         c->cpu_core_id = 0;
1496         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1497         recompute_smt_state();
1498 }
1499
1500 static void remove_cpu_from_maps(int cpu)
1501 {
1502         set_cpu_online(cpu, false);
1503         cpumask_clear_cpu(cpu, cpu_callout_mask);
1504         cpumask_clear_cpu(cpu, cpu_callin_mask);
1505         /* was set by cpu_init() */
1506         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1507         numa_remove_cpu(cpu);
1508 }
1509
1510 void cpu_disable_common(void)
1511 {
1512         int cpu = smp_processor_id();
1513
1514         remove_siblinginfo(cpu);
1515
1516         /* It's now safe to remove this processor from the online map */
1517         lock_vector_lock();
1518         remove_cpu_from_maps(cpu);
1519         unlock_vector_lock();
1520         fixup_irqs();
1521 }
1522
1523 int native_cpu_disable(void)
1524 {
1525         int ret;
1526
1527         ret = check_irq_vectors_for_cpu_disable();
1528         if (ret)
1529                 return ret;
1530
1531         clear_local_APIC();
1532         cpu_disable_common();
1533
1534         return 0;
1535 }
1536
1537 int common_cpu_die(unsigned int cpu)
1538 {
1539         int ret = 0;
1540
1541         /* We don't do anything here: idle task is faking death itself. */
1542
1543         /* They ack this in play_dead() by setting CPU_DEAD */
1544         if (cpu_wait_death(cpu, 5)) {
1545                 if (system_state == SYSTEM_RUNNING)
1546                         pr_info("CPU %u is now offline\n", cpu);
1547         } else {
1548                 pr_err("CPU %u didn't die...\n", cpu);
1549                 ret = -1;
1550         }
1551
1552         return ret;
1553 }
1554
1555 void native_cpu_die(unsigned int cpu)
1556 {
1557         common_cpu_die(cpu);
1558 }
1559
1560 void play_dead_common(void)
1561 {
1562         idle_task_exit();
1563         reset_lazy_tlbstate();
1564         amd_e400_remove_cpu(raw_smp_processor_id());
1565
1566         /* Ack it */
1567         (void)cpu_report_death();
1568
1569         /*
1570          * With physical CPU hotplug, we should halt the cpu
1571          */
1572         local_irq_disable();
1573 }
1574
1575 static bool wakeup_cpu0(void)
1576 {
1577         if (smp_processor_id() == 0 && enable_start_cpu0)
1578                 return true;
1579
1580         return false;
1581 }
1582
1583 /*
1584  * We need to flush the caches before going to sleep, lest we have
1585  * dirty data in our caches when we come back up.
1586  */
1587 static inline void mwait_play_dead(void)
1588 {
1589         unsigned int eax, ebx, ecx, edx;
1590         unsigned int highest_cstate = 0;
1591         unsigned int highest_subcstate = 0;
1592         void *mwait_ptr;
1593         int i;
1594
1595         if (!this_cpu_has(X86_FEATURE_MWAIT))
1596                 return;
1597         if (!this_cpu_has(X86_FEATURE_CLFLUSH))
1598                 return;
1599         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1600                 return;
1601
1602         eax = CPUID_MWAIT_LEAF;
1603         ecx = 0;
1604         native_cpuid(&eax, &ebx, &ecx, &edx);
1605
1606         /*
1607          * eax will be 0 if EDX enumeration is not valid.
1608          * Initialized below to cstate, sub_cstate value when EDX is valid.
1609          */
1610         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1611                 eax = 0;
1612         } else {
1613                 edx >>= MWAIT_SUBSTATE_SIZE;
1614                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1615                         if (edx & MWAIT_SUBSTATE_MASK) {
1616                                 highest_cstate = i;
1617                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1618                         }
1619                 }
1620                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1621                         (highest_subcstate - 1);
1622         }
1623
1624         /*
1625          * This should be a memory location in a cache line which is
1626          * unlikely to be touched by other processors.  The actual
1627          * content is immaterial as it is not actually modified in any way.
1628          */
1629         mwait_ptr = &current_thread_info()->flags;
1630
1631         wbinvd();
1632
1633         while (1) {
1634                 /*
1635                  * The CLFLUSH is a workaround for erratum AAI65 for
1636                  * the Xeon 7400 series.  It's not clear it is actually
1637                  * needed, but it should be harmless in either case.
1638                  * The WBINVD is insufficient due to the spurious-wakeup
1639                  * case where we return around the loop.
1640                  */
1641                 mb();
1642                 clflush(mwait_ptr);
1643                 mb();
1644                 __monitor(mwait_ptr, 0, 0);
1645                 mb();
1646                 __mwait(eax, 0);
1647                 /*
1648                  * If NMI wants to wake up CPU0, start CPU0.
1649                  */
1650                 if (wakeup_cpu0())
1651                         start_cpu0();
1652         }
1653 }
1654
1655 void hlt_play_dead(void)
1656 {
1657         if (__this_cpu_read(cpu_info.x86) >= 4)
1658                 wbinvd();
1659
1660         while (1) {
1661                 native_halt();
1662                 /*
1663                  * If NMI wants to wake up CPU0, start CPU0.
1664                  */
1665                 if (wakeup_cpu0())
1666                         start_cpu0();
1667         }
1668 }
1669
1670 void native_play_dead(void)
1671 {
1672         play_dead_common();
1673         tboot_shutdown(TB_SHUTDOWN_WFS);
1674
1675         mwait_play_dead();      /* Only returns on failure */
1676         if (cpuidle_play_dead())
1677                 hlt_play_dead();
1678 }
1679
1680 #else /* ... !CONFIG_HOTPLUG_CPU */
1681 int native_cpu_disable(void)
1682 {
1683         return -ENOSYS;
1684 }
1685
1686 void native_cpu_die(unsigned int cpu)
1687 {
1688         /* We said "no" in __cpu_disable */
1689         BUG();
1690 }
1691
1692 void native_play_dead(void)
1693 {
1694         BUG();
1695 }
1696
1697 #endif