drivers/gpu/drm/panel/panel-simple.c

   1 /*
   2  * Copyright (C) 2013, NVIDIA Corporation.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sub license,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the
  12  * next paragraph) shall be included in all copies or substantial portions
  13  * of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  21  * DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 #include <linux/backlight.h>
  25 #include <linux/gpio/consumer.h>
  26 #include <linux/module.h>
  27 #include <linux/of_platform.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/regulator/consumer.h>
  30
  31 #include <drm/drmP.h>
  32 #include <drm/drm_crtc.h>
  33 #include <drm/drm_mipi_dsi.h>
  34 #include <drm/drm_panel.h>
  35
  36 #include <video/display_timing.h>
  37 #include <video/videomode.h>
  38
  39 struct panel_desc {
  40         const struct drm_display_mode *modes;
  41         unsigned int num_modes;
  42         const struct display_timing *timings;
  43         unsigned int num_timings;
  44
  45         unsigned int bpc;
  46
  47         /**
  48          * @width: width (in millimeters) of the panel's active display area
  49          * @height: height (in millimeters) of the panel's active display area
  50          */
  51         struct {
  52                 unsigned int width;
  53                 unsigned int height;
  54         } size;
  55
  56         /**
  57          * @prepare: the time (in milliseconds) that it takes for the panel to
  58          *           become ready and start receiving video data
  59          * @enable: the time (in milliseconds) that it takes for the panel to
  60          *          display the first valid frame after starting to receive
  61          *          video data
  62          * @disable: the time (in milliseconds) that it takes for the panel to
  63          *           turn the display off (no content is visible)
  64          * @unprepare: the time (in milliseconds) that it takes for the panel
  65          *             to power itself down completely
  66          */
  67         struct {
  68                 unsigned int prepare;
  69                 unsigned int enable;
  70                 unsigned int disable;
  71                 unsigned int unprepare;
  72         } delay;
  73
  74         u32 bus_format;
  75         u32 bus_flags;
  76 };
  77
  78 struct panel_simple {
  79         struct drm_panel base;
  80         bool prepared;
  81         bool enabled;
  82
  83         const struct panel_desc *desc;
  84
  85         struct backlight_device *backlight;
  86         struct regulator *supply;
  87         struct i2c_adapter *ddc;
  88
  89         struct gpio_desc *enable_gpio;
  90 };
  91
  92 static inline struct panel_simple *to_panel_simple(struct drm_panel *panel)
  93 {
  94         return container_of(panel, struct panel_simple, base);
  95 }
  96
  97 static int panel_simple_get_fixed_modes(struct panel_simple *panel)
  98 {
  99         struct drm_connector *connector = panel->base.connector;
 100         struct drm_device *drm = panel->base.drm;
 101         struct drm_display_mode *mode;
 102         unsigned int i, num = 0;
 103
 104         if (!panel->desc)
 105                 return 0;
 106
 107         for (i = 0; i < panel->desc->num_timings; i++) {
 108                 const struct display_timing *dt = &panel->desc->timings[i];
 109                 struct videomode vm;
 110
 111                 videomode_from_timing(dt, &vm);
 112                 mode = drm_mode_create(drm);
 113                 if (!mode) {
 114                         dev_err(drm->dev, "failed to add mode %ux%u\n",
 115                                 dt->hactive.typ, dt->vactive.typ);
 116                         continue;
 117                 }
 118
 119                 drm_display_mode_from_videomode(&vm, mode);
 120                 drm_mode_set_name(mode);
 121
 122                 drm_mode_probed_add(connector, mode);
 123                 num++;
 124         }
 125
 126         for (i = 0; i < panel->desc->num_modes; i++) {
 127                 const struct drm_display_mode *m = &panel->desc->modes[i];
 128
 129                 mode = drm_mode_duplicate(drm, m);
 130                 if (!mode) {
 131                         dev_err(drm->dev, "failed to add mode %ux%u@%u\n",
 132                                 m->hdisplay, m->vdisplay, m->vrefresh);
 133                         continue;
 134                 }
 135
 136                 drm_mode_set_name(mode);
 137
 138                 drm_mode_probed_add(connector, mode);
 139                 num++;
 140         }
 141
 142         connector->display_info.bpc = panel->desc->bpc;
 143         connector->display_info.width_mm = panel->desc->size.width;
 144         connector->display_info.height_mm = panel->desc->size.height;
 145         if (panel->desc->bus_format)
 146                 drm_display_info_set_bus_formats(&connector->display_info,
 147                                                  &panel->desc->bus_format, 1);
 148         connector->display_info.bus_flags = panel->desc->bus_flags;
 149
 150         return num;
 151 }
 152
 153 static int panel_simple_disable(struct drm_panel *panel)
 154 {
 155         struct panel_simple *p = to_panel_simple(panel);
 156
 157         if (!p->enabled)
 158                 return 0;
 159
 160         if (p->backlight) {
 161                 p->backlight->props.power = FB_BLANK_POWERDOWN;
 162                 backlight_update_status(p->backlight);
 163         }
 164
 165         if (p->desc->delay.disable)
 166                 msleep(p->desc->delay.disable);
 167
 168         p->enabled = false;
 169
 170         return 0;
 171 }
 172
 173 static int panel_simple_unprepare(struct drm_panel *panel)
 174 {
 175         struct panel_simple *p = to_panel_simple(panel);
 176
 177         if (!p->prepared)
 178                 return 0;
 179
 180         if (p->enable_gpio)
 181                 gpiod_set_value_cansleep(p->enable_gpio, 0);
 182
 183         regulator_disable(p->supply);
 184
 185         if (p->desc->delay.unprepare)
 186                 msleep(p->desc->delay.unprepare);
 187
 188         p->prepared = false;
 189
 190         return 0;
 191 }
 192
 193 static int panel_simple_prepare(struct drm_panel *panel)
 194 {
 195         struct panel_simple *p = to_panel_simple(panel);
 196         int err;
 197
 198         if (p->prepared)
 199                 return 0;
 200
 201         err = regulator_enable(p->supply);
 202         if (err < 0) {
 203                 dev_err(panel->dev, "failed to enable supply: %d\n", err);
 204                 return err;
 205         }
 206
 207         if (p->enable_gpio)
 208                 gpiod_set_value_cansleep(p->enable_gpio, 1);
 209
 210         if (p->desc->delay.prepare)
 211                 msleep(p->desc->delay.prepare);
 212
 213         p->prepared = true;
 214
 215         return 0;
 216 }
 217
 218 static int panel_simple_enable(struct drm_panel *panel)
 219 {
 220         struct panel_simple *p = to_panel_simple(panel);
 221
 222         if (p->enabled)
 223                 return 0;
 224
 225         if (p->desc->delay.enable)
 226                 msleep(p->desc->delay.enable);
 227
 228         if (p->backlight) {
 229                 p->backlight->props.power = FB_BLANK_UNBLANK;
 230                 backlight_update_status(p->backlight);
 231         }
 232
 233         p->enabled = true;
 234
 235         return 0;
 236 }
 237
 238 static int panel_simple_get_modes(struct drm_panel *panel)
 239 {
 240         struct panel_simple *p = to_panel_simple(panel);
 241         int num = 0;
 242
 243         /* probe EDID if a DDC bus is available */
 244         if (p->ddc) {
 245                 struct edid *edid = drm_get_edid(panel->connector, p->ddc);
 246                 drm_mode_connector_update_edid_property(panel->connector, edid);
 247                 if (edid) {
 248                         num += drm_add_edid_modes(panel->connector, edid);
 249                         kfree(edid);
 250                 }
 251         }
 252
 253         /* add hard-coded panel modes */
 254         num += panel_simple_get_fixed_modes(p);
 255
 256         return num;
 257 }
 258
 259 static int panel_simple_get_timings(struct drm_panel *panel,
 260                                     unsigned int num_timings,
 261                                     struct display_timing *timings)
 262 {
 263         struct panel_simple *p = to_panel_simple(panel);
 264         unsigned int i;
 265
 266         if (p->desc->num_timings < num_timings)
 267                 num_timings = p->desc->num_timings;
 268
 269         if (timings)
 270                 for (i = 0; i < num_timings; i++)
 271                         timings[i] = p->desc->timings[i];
 272
 273         return p->desc->num_timings;
 274 }
 275
 276 static const struct drm_panel_funcs panel_simple_funcs = {
 277         .disable = panel_simple_disable,
 278         .unprepare = panel_simple_unprepare,
 279         .prepare = panel_simple_prepare,
 280         .enable = panel_simple_enable,
 281         .get_modes = panel_simple_get_modes,
 282         .get_timings = panel_simple_get_timings,
 283 };
 284
 285 static int panel_simple_probe(struct device *dev, const struct panel_desc *desc)
 286 {
 287         struct device_node *backlight, *ddc;
 288         struct panel_simple *panel;
 289         int err;
 290
 291         panel = devm_kzalloc(dev, sizeof(*panel), GFP_KERNEL);
 292         if (!panel)
 293                 return -ENOMEM;
 294
 295         panel->enabled = false;
 296         panel->prepared = false;
 297         panel->desc = desc;
 298
 299         panel->supply = devm_regulator_get(dev, "power");
 300         if (IS_ERR(panel->supply))
 301                 return PTR_ERR(panel->supply);
 302
 303         panel->enable_gpio = devm_gpiod_get_optional(dev, "enable",
 304                                                      GPIOD_OUT_LOW);
 305         if (IS_ERR(panel->enable_gpio)) {
 306                 err = PTR_ERR(panel->enable_gpio);
 307                 dev_err(dev, "failed to request GPIO: %d\n", err);
 308                 return err;
 309         }
 310
 311         backlight = of_parse_phandle(dev->of_node, "backlight", 0);
 312         if (backlight) {
 313                 panel->backlight = of_find_backlight_by_node(backlight);
 314                 of_node_put(backlight);
 315
 316                 if (!panel->backlight)
 317                         return -EPROBE_DEFER;
 318         }
 319
 320         ddc = of_parse_phandle(dev->of_node, "ddc-i2c-bus", 0);
 321         if (ddc) {
 322                 panel->ddc = of_find_i2c_adapter_by_node(ddc);
 323                 of_node_put(ddc);
 324
 325                 if (!panel->ddc) {
 326                         err = -EPROBE_DEFER;
 327                         goto free_backlight;
 328                 }
 329         }
 330
 331         drm_panel_init(&panel->base);
 332         panel->base.dev = dev;
 333         panel->base.funcs = &panel_simple_funcs;
 334
 335         err = drm_panel_add(&panel->base);
 336         if (err < 0)
 337                 goto free_ddc;
 338
 339         dev_set_drvdata(dev, panel);
 340
 341         return 0;
 342
 343 free_ddc:
 344         if (panel->ddc)
 345                 put_device(&panel->ddc->dev);
 346 free_backlight:
 347         if (panel->backlight)
 348                 put_device(&panel->backlight->dev);
 349
 350         return err;
 351 }
 352
 353 static int panel_simple_remove(struct device *dev)
 354 {
 355         struct panel_simple *panel = dev_get_drvdata(dev);
 356
 357         drm_panel_detach(&panel->base);
 358         drm_panel_remove(&panel->base);
 359
 360         panel_simple_disable(&panel->base);
 361
 362         if (panel->ddc)
 363                 put_device(&panel->ddc->dev);
 364
 365         if (panel->backlight)
 366                 put_device(&panel->backlight->dev);
 367
 368         return 0;
 369 }
 370
 371 static void panel_simple_shutdown(struct device *dev)
 372 {
 373         struct panel_simple *panel = dev_get_drvdata(dev);
 374
 375         panel_simple_disable(&panel->base);
 376 }
 377
 378 static const struct drm_display_mode ampire_am800480r3tmqwa1h_mode = {
 379         .clock = 33333,
 380         .hdisplay = 800,
 381         .hsync_start = 800 + 0,
 382         .hsync_end = 800 + 0 + 255,
 383         .htotal = 800 + 0 + 255 + 0,
 384         .vdisplay = 480,
 385         .vsync_start = 480 + 2,
 386         .vsync_end = 480 + 2 + 45,
 387         .vtotal = 480 + 2 + 45 + 0,
 388         .vrefresh = 60,
 389         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 390 };
 391
 392 static const struct panel_desc ampire_am800480r3tmqwa1h = {
 393         .modes = &ampire_am800480r3tmqwa1h_mode,
 394         .num_modes = 1,
 395         .bpc = 6,
 396         .size = {
 397                 .width = 152,
 398                 .height = 91,
 399         },
 400         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 401 };
 402
 403 static const struct drm_display_mode auo_b101aw03_mode = {
 404         .clock = 51450,
 405         .hdisplay = 1024,
 406         .hsync_start = 1024 + 156,
 407         .hsync_end = 1024 + 156 + 8,
 408         .htotal = 1024 + 156 + 8 + 156,
 409         .vdisplay = 600,
 410         .vsync_start = 600 + 16,
 411         .vsync_end = 600 + 16 + 6,
 412         .vtotal = 600 + 16 + 6 + 16,
 413         .vrefresh = 60,
 414 };
 415
 416 static const struct panel_desc auo_b101aw03 = {
 417         .modes = &auo_b101aw03_mode,
 418         .num_modes = 1,
 419         .bpc = 6,
 420         .size = {
 421                 .width = 223,
 422                 .height = 125,
 423         },
 424 };
 425
 426 static const struct drm_display_mode auo_b101ean01_mode = {
 427         .clock = 72500,
 428         .hdisplay = 1280,
 429         .hsync_start = 1280 + 119,
 430         .hsync_end = 1280 + 119 + 32,
 431         .htotal = 1280 + 119 + 32 + 21,
 432         .vdisplay = 800,
 433         .vsync_start = 800 + 4,
 434         .vsync_end = 800 + 4 + 20,
 435         .vtotal = 800 + 4 + 20 + 8,
 436         .vrefresh = 60,
 437 };
 438
 439 static const struct panel_desc auo_b101ean01 = {
 440         .modes = &auo_b101ean01_mode,
 441         .num_modes = 1,
 442         .bpc = 6,
 443         .size = {
 444                 .width = 217,
 445                 .height = 136,
 446         },
 447 };
 448
 449 static const struct drm_display_mode auo_b101xtn01_mode = {
 450         .clock = 72000,
 451         .hdisplay = 1366,
 452         .hsync_start = 1366 + 20,
 453         .hsync_end = 1366 + 20 + 70,
 454         .htotal = 1366 + 20 + 70,
 455         .vdisplay = 768,
 456         .vsync_start = 768 + 14,
 457         .vsync_end = 768 + 14 + 42,
 458         .vtotal = 768 + 14 + 42,
 459         .vrefresh = 60,
 460         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 461 };
 462
 463 static const struct panel_desc auo_b101xtn01 = {
 464         .modes = &auo_b101xtn01_mode,
 465         .num_modes = 1,
 466         .bpc = 6,
 467         .size = {
 468                 .width = 223,
 469                 .height = 125,
 470         },
 471 };
 472
 473 static const struct drm_display_mode auo_b116xw03_mode = {
 474         .clock = 70589,
 475         .hdisplay = 1366,
 476         .hsync_start = 1366 + 40,
 477         .hsync_end = 1366 + 40 + 40,
 478         .htotal = 1366 + 40 + 40 + 32,
 479         .vdisplay = 768,
 480         .vsync_start = 768 + 10,
 481         .vsync_end = 768 + 10 + 12,
 482         .vtotal = 768 + 10 + 12 + 6,
 483         .vrefresh = 60,
 484 };
 485
 486 static const struct panel_desc auo_b116xw03 = {
 487         .modes = &auo_b116xw03_mode,
 488         .num_modes = 1,
 489         .bpc = 6,
 490         .size = {
 491                 .width = 256,
 492                 .height = 144,
 493         },
 494 };
 495
 496 static const struct drm_display_mode auo_b133xtn01_mode = {
 497         .clock = 69500,
 498         .hdisplay = 1366,
 499         .hsync_start = 1366 + 48,
 500         .hsync_end = 1366 + 48 + 32,
 501         .htotal = 1366 + 48 + 32 + 20,
 502         .vdisplay = 768,
 503         .vsync_start = 768 + 3,
 504         .vsync_end = 768 + 3 + 6,
 505         .vtotal = 768 + 3 + 6 + 13,
 506         .vrefresh = 60,
 507 };
 508
 509 static const struct panel_desc auo_b133xtn01 = {
 510         .modes = &auo_b133xtn01_mode,
 511         .num_modes = 1,
 512         .bpc = 6,
 513         .size = {
 514                 .width = 293,
 515                 .height = 165,
 516         },
 517 };
 518
 519 static const struct drm_display_mode auo_b133htn01_mode = {
 520         .clock = 150660,
 521         .hdisplay = 1920,
 522         .hsync_start = 1920 + 172,
 523         .hsync_end = 1920 + 172 + 80,
 524         .htotal = 1920 + 172 + 80 + 60,
 525         .vdisplay = 1080,
 526         .vsync_start = 1080 + 25,
 527         .vsync_end = 1080 + 25 + 10,
 528         .vtotal = 1080 + 25 + 10 + 10,
 529         .vrefresh = 60,
 530 };
 531
 532 static const struct panel_desc auo_b133htn01 = {
 533         .modes = &auo_b133htn01_mode,
 534         .num_modes = 1,
 535         .bpc = 6,
 536         .size = {
 537                 .width = 293,
 538                 .height = 165,
 539         },
 540         .delay = {
 541                 .prepare = 105,
 542                 .enable = 20,
 543                 .unprepare = 50,
 544         },
 545 };
 546
 547 static const struct drm_display_mode avic_tm070ddh03_mode = {
 548         .clock = 51200,
 549         .hdisplay = 1024,
 550         .hsync_start = 1024 + 160,
 551         .hsync_end = 1024 + 160 + 4,
 552         .htotal = 1024 + 160 + 4 + 156,
 553         .vdisplay = 600,
 554         .vsync_start = 600 + 17,
 555         .vsync_end = 600 + 17 + 1,
 556         .vtotal = 600 + 17 + 1 + 17,
 557         .vrefresh = 60,
 558 };
 559
 560 static const struct panel_desc avic_tm070ddh03 = {
 561         .modes = &avic_tm070ddh03_mode,
 562         .num_modes = 1,
 563         .bpc = 8,
 564         .size = {
 565                 .width = 154,
 566                 .height = 90,
 567         },
 568         .delay = {
 569                 .prepare = 20,
 570                 .enable = 200,
 571                 .disable = 200,
 572         },
 573 };
 574
 575 static const struct drm_display_mode chunghwa_claa101wa01a_mode = {
 576         .clock = 72070,
 577         .hdisplay = 1366,
 578         .hsync_start = 1366 + 58,
 579         .hsync_end = 1366 + 58 + 58,
 580         .htotal = 1366 + 58 + 58 + 58,
 581         .vdisplay = 768,
 582         .vsync_start = 768 + 4,
 583         .vsync_end = 768 + 4 + 4,
 584         .vtotal = 768 + 4 + 4 + 4,
 585         .vrefresh = 60,
 586 };
 587
 588 static const struct panel_desc chunghwa_claa101wa01a = {
 589         .modes = &chunghwa_claa101wa01a_mode,
 590         .num_modes = 1,
 591         .bpc = 6,
 592         .size = {
 593                 .width = 220,
 594                 .height = 120,
 595         },
 596 };
 597
 598 static const struct drm_display_mode chunghwa_claa101wb01_mode = {
 599         .clock = 69300,
 600         .hdisplay = 1366,
 601         .hsync_start = 1366 + 48,
 602         .hsync_end = 1366 + 48 + 32,
 603         .htotal = 1366 + 48 + 32 + 20,
 604         .vdisplay = 768,
 605         .vsync_start = 768 + 16,
 606         .vsync_end = 768 + 16 + 8,
 607         .vtotal = 768 + 16 + 8 + 16,
 608         .vrefresh = 60,
 609 };
 610
 611 static const struct panel_desc chunghwa_claa101wb01 = {
 612         .modes = &chunghwa_claa101wb01_mode,
 613         .num_modes = 1,
 614         .bpc = 6,
 615         .size = {
 616                 .width = 223,
 617                 .height = 125,
 618         },
 619 };
 620
 621 static const struct drm_display_mode edt_et057090dhu_mode = {
 622         .clock = 25175,
 623         .hdisplay = 640,
 624         .hsync_start = 640 + 16,
 625         .hsync_end = 640 + 16 + 30,
 626         .htotal = 640 + 16 + 30 + 114,
 627         .vdisplay = 480,
 628         .vsync_start = 480 + 10,
 629         .vsync_end = 480 + 10 + 3,
 630         .vtotal = 480 + 10 + 3 + 32,
 631         .vrefresh = 60,
 632         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 633 };
 634
 635 static const struct panel_desc edt_et057090dhu = {
 636         .modes = &edt_et057090dhu_mode,
 637         .num_modes = 1,
 638         .bpc = 6,
 639         .size = {
 640                 .width = 115,
 641                 .height = 86,
 642         },
 643 };
 644
 645 static const struct drm_display_mode edt_etm0700g0dh6_mode = {
 646         .clock = 33260,
 647         .hdisplay = 800,
 648         .hsync_start = 800 + 40,
 649         .hsync_end = 800 + 40 + 128,
 650         .htotal = 800 + 40 + 128 + 88,
 651         .vdisplay = 480,
 652         .vsync_start = 480 + 10,
 653         .vsync_end = 480 + 10 + 2,
 654         .vtotal = 480 + 10 + 2 + 33,
 655         .vrefresh = 60,
 656         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
 657 };
 658
 659 static const struct panel_desc edt_etm0700g0dh6 = {
 660         .modes = &edt_etm0700g0dh6_mode,
 661         .num_modes = 1,
 662         .bpc = 6,
 663         .size = {
 664                 .width = 152,
 665                 .height = 91,
 666         },
 667 };
 668
 669 static const struct drm_display_mode foxlink_fl500wvr00_a0t_mode = {
 670         .clock = 32260,
 671         .hdisplay = 800,
 672         .hsync_start = 800 + 168,
 673         .hsync_end = 800 + 168 + 64,
 674         .htotal = 800 + 168 + 64 + 88,
 675         .vdisplay = 480,
 676         .vsync_start = 480 + 37,
 677         .vsync_end = 480 + 37 + 2,
 678         .vtotal = 480 + 37 + 2 + 8,
 679         .vrefresh = 60,
 680 };
 681
 682 static const struct panel_desc foxlink_fl500wvr00_a0t = {
 683         .modes = &foxlink_fl500wvr00_a0t_mode,
 684         .num_modes = 1,
 685         .bpc = 8,
 686         .size = {
 687                 .width = 108,
 688                 .height = 65,
 689         },
 690         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 691 };
 692
 693 static const struct drm_display_mode giantplus_gpg482739qs5_mode = {
 694         .clock = 9000,
 695         .hdisplay = 480,
 696         .hsync_start = 480 + 5,
 697         .hsync_end = 480 + 5 + 1,
 698         .htotal = 480 + 5 + 1 + 40,
 699         .vdisplay = 272,
 700         .vsync_start = 272 + 8,
 701         .vsync_end = 272 + 8 + 1,
 702         .vtotal = 272 + 8 + 1 + 8,
 703         .vrefresh = 60,
 704 };
 705
 706 static const struct panel_desc giantplus_gpg482739qs5 = {
 707         .modes = &giantplus_gpg482739qs5_mode,
 708         .num_modes = 1,
 709         .bpc = 8,
 710         .size = {
 711                 .width = 95,
 712                 .height = 54,
 713         },
 714         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 715 };
 716
 717 static const struct display_timing hannstar_hsd070pww1_timing = {
 718         .pixelclock = { 64300000, 71100000, 82000000 },
 719         .hactive = { 1280, 1280, 1280 },
 720         .hfront_porch = { 1, 1, 10 },
 721         .hback_porch = { 1, 1, 10 },
 722         /*
 723          * According to the data sheet, the minimum horizontal blanking interval
 724          * is 54 clocks (1 + 52 + 1), but tests with a Nitrogen6X have shown the
 725          * minimum working horizontal blanking interval to be 60 clocks.
 726          */
 727         .hsync_len = { 58, 158, 661 },
 728         .vactive = { 800, 800, 800 },
 729         .vfront_porch = { 1, 1, 10 },
 730         .vback_porch = { 1, 1, 10 },
 731         .vsync_len = { 1, 21, 203 },
 732         .flags = DISPLAY_FLAGS_DE_HIGH,
 733 };
 734
 735 static const struct panel_desc hannstar_hsd070pww1 = {
 736         .timings = &hannstar_hsd070pww1_timing,
 737         .num_timings = 1,
 738         .bpc = 6,
 739         .size = {
 740                 .width = 151,
 741                 .height = 94,
 742         },
 743         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 744 };
 745
 746 static const struct display_timing hannstar_hsd100pxn1_timing = {
 747         .pixelclock = { 55000000, 65000000, 75000000 },
 748         .hactive = { 1024, 1024, 1024 },
 749         .hfront_porch = { 40, 40, 40 },
 750         .hback_porch = { 220, 220, 220 },
 751         .hsync_len = { 20, 60, 100 },
 752         .vactive = { 768, 768, 768 },
 753         .vfront_porch = { 7, 7, 7 },
 754         .vback_porch = { 21, 21, 21 },
 755         .vsync_len = { 10, 10, 10 },
 756         .flags = DISPLAY_FLAGS_DE_HIGH,
 757 };
 758
 759 static const struct panel_desc hannstar_hsd100pxn1 = {
 760         .timings = &hannstar_hsd100pxn1_timing,
 761         .num_timings = 1,
 762         .bpc = 6,
 763         .size = {
 764                 .width = 203,
 765                 .height = 152,
 766         },
 767         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 768 };
 769
 770 static const struct drm_display_mode hitachi_tx23d38vm0caa_mode = {
 771         .clock = 33333,
 772         .hdisplay = 800,
 773         .hsync_start = 800 + 85,
 774         .hsync_end = 800 + 85 + 86,
 775         .htotal = 800 + 85 + 86 + 85,
 776         .vdisplay = 480,
 777         .vsync_start = 480 + 16,
 778         .vsync_end = 480 + 16 + 13,
 779         .vtotal = 480 + 16 + 13 + 16,
 780         .vrefresh = 60,
 781 };
 782
 783 static const struct panel_desc hitachi_tx23d38vm0caa = {
 784         .modes = &hitachi_tx23d38vm0caa_mode,
 785         .num_modes = 1,
 786         .bpc = 6,
 787         .size = {
 788                 .width = 195,
 789                 .height = 117,
 790         },
 791 };
 792
 793 static const struct drm_display_mode innolux_at043tn24_mode = {
 794         .clock = 9000,
 795         .hdisplay = 480,
 796         .hsync_start = 480 + 2,
 797         .hsync_end = 480 + 2 + 41,
 798         .htotal = 480 + 2 + 41 + 2,
 799         .vdisplay = 272,
 800         .vsync_start = 272 + 2,
 801         .vsync_end = 272 + 2 + 11,
 802         .vtotal = 272 + 2 + 11 + 2,
 803         .vrefresh = 60,
 804         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
 805 };
 806
 807 static const struct panel_desc innolux_at043tn24 = {
 808         .modes = &innolux_at043tn24_mode,
 809         .num_modes = 1,
 810         .bpc = 8,
 811         .size = {
 812                 .width = 95,
 813                 .height = 54,
 814         },
 815         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 816 };
 817
 818 static const struct drm_display_mode innolux_g121i1_l01_mode = {
 819         .clock = 71000,
 820         .hdisplay = 1280,
 821         .hsync_start = 1280 + 64,
 822         .hsync_end = 1280 + 64 + 32,
 823         .htotal = 1280 + 64 + 32 + 64,
 824         .vdisplay = 800,
 825         .vsync_start = 800 + 9,
 826         .vsync_end = 800 + 9 + 6,
 827         .vtotal = 800 + 9 + 6 + 9,
 828         .vrefresh = 60,
 829 };
 830
 831 static const struct panel_desc innolux_g121i1_l01 = {
 832         .modes = &innolux_g121i1_l01_mode,
 833         .num_modes = 1,
 834         .bpc = 6,
 835         .size = {
 836                 .width = 261,
 837                 .height = 163,
 838         },
 839 };
 840
 841 static const struct drm_display_mode innolux_g121x1_l03_mode = {
 842         .clock = 65000,
 843         .hdisplay = 1024,
 844         .hsync_start = 1024 + 0,
 845         .hsync_end = 1024 + 1,
 846         .htotal = 1024 + 0 + 1 + 320,
 847         .vdisplay = 768,
 848         .vsync_start = 768 + 38,
 849         .vsync_end = 768 + 38 + 1,
 850         .vtotal = 768 + 38 + 1 + 0,
 851         .vrefresh = 60,
 852         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
 853 };
 854
 855 static const struct panel_desc innolux_g121x1_l03 = {
 856         .modes = &innolux_g121x1_l03_mode,
 857         .num_modes = 1,
 858         .bpc = 6,
 859         .size = {
 860                 .width = 246,
 861                 .height = 185,
 862         },
 863         .delay = {
 864                 .enable = 200,
 865                 .unprepare = 200,
 866                 .disable = 400,
 867         },
 868 };
 869
 870 static const struct drm_display_mode innolux_n116bge_mode = {
 871         .clock = 76420,
 872         .hdisplay = 1366,
 873         .hsync_start = 1366 + 136,
 874         .hsync_end = 1366 + 136 + 30,
 875         .htotal = 1366 + 136 + 30 + 60,
 876         .vdisplay = 768,
 877         .vsync_start = 768 + 8,
 878         .vsync_end = 768 + 8 + 12,
 879         .vtotal = 768 + 8 + 12 + 12,
 880         .vrefresh = 60,
 881         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
 882 };
 883
 884 static const struct panel_desc innolux_n116bge = {
 885         .modes = &innolux_n116bge_mode,
 886         .num_modes = 1,
 887         .bpc = 6,
 888         .size = {
 889                 .width = 256,
 890                 .height = 144,
 891         },
 892 };
 893
 894 static const struct drm_display_mode innolux_n156bge_l21_mode = {
 895         .clock = 69300,
 896         .hdisplay = 1366,
 897         .hsync_start = 1366 + 16,
 898         .hsync_end = 1366 + 16 + 34,
 899         .htotal = 1366 + 16 + 34 + 50,
 900         .vdisplay = 768,
 901         .vsync_start = 768 + 2,
 902         .vsync_end = 768 + 2 + 6,
 903         .vtotal = 768 + 2 + 6 + 12,
 904         .vrefresh = 60,
 905 };
 906
 907 static const struct panel_desc innolux_n156bge_l21 = {
 908         .modes = &innolux_n156bge_l21_mode,
 909         .num_modes = 1,
 910         .bpc = 6,
 911         .size = {
 912                 .width = 344,
 913                 .height = 193,
 914         },
 915 };
 916
 917 static const struct drm_display_mode innolux_zj070na_01p_mode = {
 918         .clock = 51501,
 919         .hdisplay = 1024,
 920         .hsync_start = 1024 + 128,
 921         .hsync_end = 1024 + 128 + 64,
 922         .htotal = 1024 + 128 + 64 + 128,
 923         .vdisplay = 600,
 924         .vsync_start = 600 + 16,
 925         .vsync_end = 600 + 16 + 4,
 926         .vtotal = 600 + 16 + 4 + 16,
 927         .vrefresh = 60,
 928 };
 929
 930 static const struct panel_desc innolux_zj070na_01p = {
 931         .modes = &innolux_zj070na_01p_mode,
 932         .num_modes = 1,
 933         .bpc = 6,
 934         .size = {
 935                 .width = 1024,
 936                 .height = 600,
 937         },
 938 };
 939
 940 static const struct display_timing kyo_tcg121xglp_timing = {
 941         .pixelclock = { 52000000, 65000000, 71000000 },
 942         .hactive = { 1024, 1024, 1024 },
 943         .hfront_porch = { 2, 2, 2 },
 944         .hback_porch = { 2, 2, 2 },
 945         .hsync_len = { 86, 124, 244 },
 946         .vactive = { 768, 768, 768 },
 947         .vfront_porch = { 2, 2, 2 },
 948         .vback_porch = { 2, 2, 2 },
 949         .vsync_len = { 6, 34, 73 },
 950         .flags = DISPLAY_FLAGS_DE_HIGH,
 951 };
 952
 953 static const struct panel_desc kyo_tcg121xglp = {
 954         .timings = &kyo_tcg121xglp_timing,
 955         .num_timings = 1,
 956         .bpc = 8,
 957         .size = {
 958                 .width = 246,
 959                 .height = 184,
 960         },
 961         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 962 };
 963
 964 static const struct drm_display_mode lg_lb070wv8_mode = {
 965         .clock = 33246,
 966         .hdisplay = 800,
 967         .hsync_start = 800 + 88,
 968         .hsync_end = 800 + 88 + 80,
 969         .htotal = 800 + 88 + 80 + 88,
 970         .vdisplay = 480,
 971         .vsync_start = 480 + 10,
 972         .vsync_end = 480 + 10 + 25,
 973         .vtotal = 480 + 10 + 25 + 10,
 974         .vrefresh = 60,
 975 };
 976
 977 static const struct panel_desc lg_lb070wv8 = {
 978         .modes = &lg_lb070wv8_mode,
 979         .num_modes = 1,
 980         .bpc = 16,
 981         .size = {
 982                 .width = 151,
 983                 .height = 91,
 984         },
 985         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 986 };
 987
 988 static const struct drm_display_mode lg_lp120up1_mode = {
 989         .clock = 162300,
 990         .hdisplay = 1920,
 991         .hsync_start = 1920 + 40,
 992         .hsync_end = 1920 + 40 + 40,
 993         .htotal = 1920 + 40 + 40+ 80,
 994         .vdisplay = 1280,
 995         .vsync_start = 1280 + 4,
 996         .vsync_end = 1280 + 4 + 4,
 997         .vtotal = 1280 + 4 + 4 + 12,
 998         .vrefresh = 60,
 999 };
1000
1001 static const struct panel_desc lg_lp120up1 = {
1002         .modes = &lg_lp120up1_mode,
1003         .num_modes = 1,
1004         .bpc = 8,
1005         .size = {
1006                 .width = 267,
1007                 .height = 183,
1008         },
1009 };
1010
1011 static const struct drm_display_mode lg_lp129qe_mode = {
1012         .clock = 285250,
1013         .hdisplay = 2560,
1014         .hsync_start = 2560 + 48,
1015         .hsync_end = 2560 + 48 + 32,
1016         .htotal = 2560 + 48 + 32 + 80,
1017         .vdisplay = 1700,
1018         .vsync_start = 1700 + 3,
1019         .vsync_end = 1700 + 3 + 10,
1020         .vtotal = 1700 + 3 + 10 + 36,
1021         .vrefresh = 60,
1022 };
1023
1024 static const struct panel_desc lg_lp129qe = {
1025         .modes = &lg_lp129qe_mode,
1026         .num_modes = 1,
1027         .bpc = 8,
1028         .size = {
1029                 .width = 272,
1030                 .height = 181,
1031         },
1032 };
1033
1034 static const struct drm_display_mode nec_nl4827hc19_05b_mode = {
1035         .clock = 10870,
1036         .hdisplay = 480,
1037         .hsync_start = 480 + 2,
1038         .hsync_end = 480 + 2 + 41,
1039         .htotal = 480 + 2 + 41 + 2,
1040         .vdisplay = 272,
1041         .vsync_start = 272 + 2,
1042         .vsync_end = 272 + 2 + 4,
1043         .vtotal = 272 + 2 + 4 + 2,
1044         .vrefresh = 74,
1045         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1046 };
1047
1048 static const struct panel_desc nec_nl4827hc19_05b = {
1049         .modes = &nec_nl4827hc19_05b_mode,
1050         .num_modes = 1,
1051         .bpc = 8,
1052         .size = {
1053                 .width = 95,
1054                 .height = 54,
1055         },
1056         .bus_format = MEDIA_BUS_FMT_RGB888_1X24
1057 };
1058
1059 static const struct display_timing okaya_rs800480t_7x0gp_timing = {
1060         .pixelclock = { 30000000, 30000000, 40000000 },
1061         .hactive = { 800, 800, 800 },
1062         .hfront_porch = { 40, 40, 40 },
1063         .hback_porch = { 40, 40, 40 },
1064         .hsync_len = { 1, 48, 48 },
1065         .vactive = { 480, 480, 480 },
1066         .vfront_porch = { 13, 13, 13 },
1067         .vback_porch = { 29, 29, 29 },
1068         .vsync_len = { 3, 3, 3 },
1069         .flags = DISPLAY_FLAGS_DE_HIGH,
1070 };
1071
1072 static const struct panel_desc okaya_rs800480t_7x0gp = {
1073         .timings = &okaya_rs800480t_7x0gp_timing,
1074         .num_timings = 1,
1075         .bpc = 6,
1076         .size = {
1077                 .width = 154,
1078                 .height = 87,
1079         },
1080         .delay = {
1081                 .prepare = 41,
1082                 .enable = 50,
1083                 .unprepare = 41,
1084                 .disable = 50,
1085         },
1086         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1087 };
1088
1089 static const struct drm_display_mode ortustech_com43h4m85ulc_mode  = {
1090         .clock = 25000,
1091         .hdisplay = 480,
1092         .hsync_start = 480 + 10,
1093         .hsync_end = 480 + 10 + 10,
1094         .htotal = 480 + 10 + 10 + 15,
1095         .vdisplay = 800,
1096         .vsync_start = 800 + 3,
1097         .vsync_end = 800 + 3 + 3,
1098         .vtotal = 800 + 3 + 3 + 3,
1099         .vrefresh = 60,
1100 };
1101
1102 static const struct panel_desc ortustech_com43h4m85ulc = {
1103         .modes = &ortustech_com43h4m85ulc_mode,
1104         .num_modes = 1,
1105         .bpc = 8,
1106         .size = {
1107                 .width = 56,
1108                 .height = 93,
1109         },
1110         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1111 };
1112
1113 static const struct drm_display_mode qd43003c0_40_mode = {
1114         .clock = 9000,
1115         .hdisplay = 480,
1116         .hsync_start = 480 + 8,
1117         .hsync_end = 480 + 8 + 4,
1118         .htotal = 480 + 8 + 4 + 39,
1119         .vdisplay = 272,
1120         .vsync_start = 272 + 4,
1121         .vsync_end = 272 + 4 + 10,
1122         .vtotal = 272 + 4 + 10 + 2,
1123         .vrefresh = 60,
1124 };
1125
1126 static const struct panel_desc qd43003c0_40 = {
1127         .modes = &qd43003c0_40_mode,
1128         .num_modes = 1,
1129         .bpc = 8,
1130         .size = {
1131                 .width = 95,
1132                 .height = 53,
1133         },
1134         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1135 };
1136
1137 static const struct drm_display_mode samsung_ltn101nt05_mode = {
1138         .clock = 54030,
1139         .hdisplay = 1024,
1140         .hsync_start = 1024 + 24,
1141         .hsync_end = 1024 + 24 + 136,
1142         .htotal = 1024 + 24 + 136 + 160,
1143         .vdisplay = 600,
1144         .vsync_start = 600 + 3,
1145         .vsync_end = 600 + 3 + 6,
1146         .vtotal = 600 + 3 + 6 + 61,
1147         .vrefresh = 60,
1148 };
1149
1150 static const struct panel_desc samsung_ltn101nt05 = {
1151         .modes = &samsung_ltn101nt05_mode,
1152         .num_modes = 1,
1153         .bpc = 6,
1154         .size = {
1155                 .width = 1024,
1156                 .height = 600,
1157         },
1158 };
1159
1160 static const struct drm_display_mode samsung_ltn140at29_301_mode = {
1161         .clock = 76300,
1162         .hdisplay = 1366,
1163         .hsync_start = 1366 + 64,
1164         .hsync_end = 1366 + 64 + 48,
1165         .htotal = 1366 + 64 + 48 + 128,
1166         .vdisplay = 768,
1167         .vsync_start = 768 + 2,
1168         .vsync_end = 768 + 2 + 5,
1169         .vtotal = 768 + 2 + 5 + 17,
1170         .vrefresh = 60,
1171 };
1172
1173 static const struct panel_desc samsung_ltn140at29_301 = {
1174         .modes = &samsung_ltn140at29_301_mode,
1175         .num_modes = 1,
1176         .bpc = 6,
1177         .size = {
1178                 .width = 320,
1179                 .height = 187,
1180         },
1181 };
1182
1183 static const struct drm_display_mode shelly_sca07010_bfn_lnn_mode = {
1184         .clock = 33300,
1185         .hdisplay = 800,
1186         .hsync_start = 800 + 1,
1187         .hsync_end = 800 + 1 + 64,
1188         .htotal = 800 + 1 + 64 + 64,
1189         .vdisplay = 480,
1190         .vsync_start = 480 + 1,
1191         .vsync_end = 480 + 1 + 23,
1192         .vtotal = 480 + 1 + 23 + 22,
1193         .vrefresh = 60,
1194 };
1195
1196 static const struct panel_desc shelly_sca07010_bfn_lnn = {
1197         .modes = &shelly_sca07010_bfn_lnn_mode,
1198         .num_modes = 1,
1199         .size = {
1200                 .width = 152,
1201                 .height = 91,
1202         },
1203         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1204 };
1205
1206 static const struct display_timing urt_umsh_8596md_timing = {
1207         .pixelclock = { 33260000, 33260000, 33260000 },
1208         .hactive = { 800, 800, 800 },
1209         .hfront_porch = { 41, 41, 41 },
1210         .hback_porch = { 216 - 128, 216 - 128, 216 - 128 },
1211         .hsync_len = { 71, 128, 128 },
1212         .vactive = { 480, 480, 480 },
1213         .vfront_porch = { 10, 10, 10 },
1214         .vback_porch = { 35 - 2, 35 - 2, 35 - 2 },
1215         .vsync_len = { 2, 2, 2 },
1216         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
1217                 DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
1218 };
1219
1220 static const struct panel_desc urt_umsh_8596md_lvds = {
1221         .timings = &urt_umsh_8596md_timing,
1222         .num_timings = 1,
1223         .bpc = 6,
1224         .size = {
1225                 .width = 152,
1226                 .height = 91,
1227         },
1228         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1229 };
1230
1231 static const struct panel_desc urt_umsh_8596md_parallel = {
1232         .timings = &urt_umsh_8596md_timing,
1233         .num_timings = 1,
1234         .bpc = 6,
1235         .size = {
1236                 .width = 152,
1237                 .height = 91,
1238         },
1239         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1240 };
1241
1242 static const struct of_device_id platform_of_match[] = {
1243         {
1244                 .compatible = "ampire,am800480r3tmqwa1h",
1245                 .data = &ampire_am800480r3tmqwa1h,
1246         }, {
1247                 .compatible = "auo,b101aw03",
1248                 .data = &auo_b101aw03,
1249         }, {
1250                 .compatible = "auo,b101ean01",
1251                 .data = &auo_b101ean01,
1252         }, {
1253                 .compatible = "auo,b101xtn01",
1254                 .data = &auo_b101xtn01,
1255         }, {
1256                 .compatible = "auo,b116xw03",
1257                 .data = &auo_b116xw03,
1258         }, {
1259                 .compatible = "auo,b133htn01",
1260                 .data = &auo_b133htn01,
1261         }, {
1262                 .compatible = "auo,b133xtn01",
1263                 .data = &auo_b133xtn01,
1264         }, {
1265                 .compatible = "avic,tm070ddh03",
1266                 .data = &avic_tm070ddh03,
1267         }, {
1268                 .compatible = "chunghwa,claa101wa01a",
1269                 .data = &chunghwa_claa101wa01a
1270         }, {
1271                 .compatible = "chunghwa,claa101wb01",
1272                 .data = &chunghwa_claa101wb01
1273         }, {
1274                 .compatible = "edt,et057090dhu",
1275                 .data = &edt_et057090dhu,
1276         }, {
1277                 .compatible = "edt,et070080dh6",
1278                 .data = &edt_etm0700g0dh6,
1279         }, {
1280                 .compatible = "edt,etm0700g0dh6",
1281                 .data = &edt_etm0700g0dh6,
1282         }, {
1283                 .compatible = "foxlink,fl500wvr00-a0t",
1284                 .data = &foxlink_fl500wvr00_a0t,
1285         }, {
1286                 .compatible = "giantplus,gpg482739qs5",
1287                 .data = &giantplus_gpg482739qs5
1288         }, {
1289                 .compatible = "hannstar,hsd070pww1",
1290                 .data = &hannstar_hsd070pww1,
1291         }, {
1292                 .compatible = "hannstar,hsd100pxn1",
1293                 .data = &hannstar_hsd100pxn1,
1294         }, {
1295                 .compatible = "hit,tx23d38vm0caa",
1296                 .data = &hitachi_tx23d38vm0caa
1297         }, {
1298                 .compatible = "innolux,at043tn24",
1299                 .data = &innolux_at043tn24,
1300         }, {
1301                 .compatible ="innolux,g121i1-l01",
1302                 .data = &innolux_g121i1_l01
1303         }, {
1304                 .compatible = "innolux,g121x1-l03",
1305                 .data = &innolux_g121x1_l03,
1306         }, {
1307                 .compatible = "innolux,n116bge",
1308                 .data = &innolux_n116bge,
1309         }, {
1310                 .compatible = "innolux,n156bge-l21",
1311                 .data = &innolux_n156bge_l21,
1312         }, {
1313                 .compatible = "innolux,zj070na-01p",
1314                 .data = &innolux_zj070na_01p,
1315         }, {
1316                 .compatible = "kyo,tcg121xglp",
1317                 .data = &kyo_tcg121xglp,
1318         }, {
1319                 .compatible = "lg,lb070wv8",
1320                 .data = &lg_lb070wv8,
1321         }, {
1322                 .compatible = "lg,lp120up1",
1323                 .data = &lg_lp120up1,
1324         }, {
1325                 .compatible = "lg,lp129qe",
1326                 .data = &lg_lp129qe,
1327         }, {
1328                 .compatible = "nec,nl4827hc19-05b",
1329                 .data = &nec_nl4827hc19_05b,
1330         }, {
1331                 .compatible = "okaya,rs800480t-7x0gp",
1332                 .data = &okaya_rs800480t_7x0gp,
1333         }, {
1334                 .compatible = "ortustech,com43h4m85ulc",
1335                 .data = &ortustech_com43h4m85ulc,
1336         }, {
1337                 .compatible = "qiaodian,qd43003c0-40",
1338                 .data = &qd43003c0_40,
1339         }, {
1340                 .compatible = "samsung,ltn101nt05",
1341                 .data = &samsung_ltn101nt05,
1342         }, {
1343                 .compatible = "samsung,ltn140at29-301",
1344                 .data = &samsung_ltn140at29_301,
1345         }, {
1346                 .compatible = "shelly,sca07010-bfn-lnn",
1347                 .data = &shelly_sca07010_bfn_lnn,
1348         }, {
1349                 .compatible = "urt,umsh-8596md-t",
1350                 .data = &urt_umsh_8596md_parallel,
1351         }, {
1352                 .compatible = "urt,umsh-8596md-1t",
1353                 .data = &urt_umsh_8596md_parallel,
1354         }, {
1355                 .compatible = "urt,umsh-8596md-7t",
1356                 .data = &urt_umsh_8596md_parallel,
1357         }, {
1358                 .compatible = "urt,umsh-8596md-11t",
1359                 .data = &urt_umsh_8596md_lvds,
1360         }, {
1361                 .compatible = "urt,umsh-8596md-19t",
1362                 .data = &urt_umsh_8596md_lvds,
1363         }, {
1364                 .compatible = "urt,umsh-8596md-20t",
1365                 .data = &urt_umsh_8596md_parallel,
1366         }, {
1367                 /* sentinel */
1368         }
1369 };
1370 MODULE_DEVICE_TABLE(of, platform_of_match);
1371
1372 static int panel_simple_platform_probe(struct platform_device *pdev)
1373 {
1374         const struct of_device_id *id;
1375
1376         id = of_match_node(platform_of_match, pdev->dev.of_node);
1377         if (!id)
1378                 return -ENODEV;
1379
1380         return panel_simple_probe(&pdev->dev, id->data);
1381 }
1382
1383 static int panel_simple_platform_remove(struct platform_device *pdev)
1384 {
1385         return panel_simple_remove(&pdev->dev);
1386 }
1387
1388 static void panel_simple_platform_shutdown(struct platform_device *pdev)
1389 {
1390         panel_simple_shutdown(&pdev->dev);
1391 }
1392
1393 static struct platform_driver panel_simple_platform_driver = {
1394         .driver = {
1395                 .name = "panel-simple",
1396                 .of_match_table = platform_of_match,
1397         },
1398         .probe = panel_simple_platform_probe,
1399         .remove = panel_simple_platform_remove,
1400         .shutdown = panel_simple_platform_shutdown,
1401 };
1402
1403 struct panel_desc_dsi {
1404         struct panel_desc desc;
1405
1406         unsigned long flags;
1407         enum mipi_dsi_pixel_format format;
1408         unsigned int lanes;
1409 };
1410
1411 static const struct drm_display_mode auo_b080uan01_mode = {
1412         .clock = 154500,
1413         .hdisplay = 1200,
1414         .hsync_start = 1200 + 62,
1415         .hsync_end = 1200 + 62 + 4,
1416         .htotal = 1200 + 62 + 4 + 62,
1417         .vdisplay = 1920,
1418         .vsync_start = 1920 + 9,
1419         .vsync_end = 1920 + 9 + 2,
1420         .vtotal = 1920 + 9 + 2 + 8,
1421         .vrefresh = 60,
1422 };
1423
1424 static const struct panel_desc_dsi auo_b080uan01 = {
1425         .desc = {
1426                 .modes = &auo_b080uan01_mode,
1427                 .num_modes = 1,
1428                 .bpc = 8,
1429                 .size = {
1430                         .width = 108,
1431                         .height = 272,
1432                 },
1433         },
1434         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
1435         .format = MIPI_DSI_FMT_RGB888,
1436         .lanes = 4,
1437 };
1438
1439 static const struct drm_display_mode boe_tv080wum_nl0_mode = {
1440         .clock = 160000,
1441         .hdisplay = 1200,
1442         .hsync_start = 1200 + 120,
1443         .hsync_end = 1200 + 120 + 20,
1444         .htotal = 1200 + 120 + 20 + 21,
1445         .vdisplay = 1920,
1446         .vsync_start = 1920 + 21,
1447         .vsync_end = 1920 + 21 + 3,
1448         .vtotal = 1920 + 21 + 3 + 18,
1449         .vrefresh = 60,
1450         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1451 };
1452
1453 static const struct panel_desc_dsi boe_tv080wum_nl0 = {
1454         .desc = {
1455                 .modes = &boe_tv080wum_nl0_mode,
1456                 .num_modes = 1,
1457                 .size = {
1458                         .width = 107,
1459                         .height = 172,
1460                 },
1461         },
1462         .flags = MIPI_DSI_MODE_VIDEO |
1463                  MIPI_DSI_MODE_VIDEO_BURST |
1464                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE,
1465         .format = MIPI_DSI_FMT_RGB888,
1466         .lanes = 4,
1467 };
1468
1469 static const struct drm_display_mode lg_ld070wx3_sl01_mode = {
1470         .clock = 71000,
1471         .hdisplay = 800,
1472         .hsync_start = 800 + 32,
1473         .hsync_end = 800 + 32 + 1,
1474         .htotal = 800 + 32 + 1 + 57,
1475         .vdisplay = 1280,
1476         .vsync_start = 1280 + 28,
1477         .vsync_end = 1280 + 28 + 1,
1478         .vtotal = 1280 + 28 + 1 + 14,
1479         .vrefresh = 60,
1480 };
1481
1482 static const struct panel_desc_dsi lg_ld070wx3_sl01 = {
1483         .desc = {
1484                 .modes = &lg_ld070wx3_sl01_mode,
1485                 .num_modes = 1,
1486                 .bpc = 8,
1487                 .size = {
1488                         .width = 94,
1489                         .height = 151,
1490                 },
1491         },
1492         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
1493         .format = MIPI_DSI_FMT_RGB888,
1494         .lanes = 4,
1495 };
1496
1497 static const struct drm_display_mode lg_lh500wx1_sd03_mode = {
1498         .clock = 67000,
1499         .hdisplay = 720,
1500         .hsync_start = 720 + 12,
1501         .hsync_end = 720 + 12 + 4,
1502         .htotal = 720 + 12 + 4 + 112,
1503         .vdisplay = 1280,
1504         .vsync_start = 1280 + 8,
1505         .vsync_end = 1280 + 8 + 4,
1506         .vtotal = 1280 + 8 + 4 + 12,
1507         .vrefresh = 60,
1508 };
1509
1510 static const struct panel_desc_dsi lg_lh500wx1_sd03 = {
1511         .desc = {
1512                 .modes = &lg_lh500wx1_sd03_mode,
1513                 .num_modes = 1,
1514                 .bpc = 8,
1515                 .size = {
1516                         .width = 62,
1517                         .height = 110,
1518                 },
1519         },
1520         .flags = MIPI_DSI_MODE_VIDEO,
1521         .format = MIPI_DSI_FMT_RGB888,
1522         .lanes = 4,
1523 };
1524
1525 static const struct drm_display_mode panasonic_vvx10f004b00_mode = {
1526         .clock = 157200,
1527         .hdisplay = 1920,
1528         .hsync_start = 1920 + 154,
1529         .hsync_end = 1920 + 154 + 16,
1530         .htotal = 1920 + 154 + 16 + 32,
1531         .vdisplay = 1200,
1532         .vsync_start = 1200 + 17,
1533         .vsync_end = 1200 + 17 + 2,
1534         .vtotal = 1200 + 17 + 2 + 16,
1535         .vrefresh = 60,
1536 };
1537
1538 static const struct panel_desc_dsi panasonic_vvx10f004b00 = {
1539         .desc = {
1540                 .modes = &panasonic_vvx10f004b00_mode,
1541                 .num_modes = 1,
1542                 .bpc = 8,
1543                 .size = {
1544                         .width = 217,
1545                         .height = 136,
1546                 },
1547         },
1548         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
1549                  MIPI_DSI_CLOCK_NON_CONTINUOUS,
1550         .format = MIPI_DSI_FMT_RGB888,
1551         .lanes = 4,
1552 };
1553
1554
1555 static const struct of_device_id dsi_of_match[] = {
1556         {
1557                 .compatible = "auo,b080uan01",
1558                 .data = &auo_b080uan01
1559         }, {
1560                 .compatible = "boe,tv080wum-nl0",
1561                 .data = &boe_tv080wum_nl0
1562         }, {
1563                 .compatible = "lg,ld070wx3-sl01",
1564                 .data = &lg_ld070wx3_sl01
1565         }, {
1566                 .compatible = "lg,lh500wx1-sd03",
1567                 .data = &lg_lh500wx1_sd03
1568         }, {
1569                 .compatible = "panasonic,vvx10f004b00",
1570                 .data = &panasonic_vvx10f004b00
1571         }, {
1572                 /* sentinel */
1573         }
1574 };
1575 MODULE_DEVICE_TABLE(of, dsi_of_match);
1576
1577 static int panel_simple_dsi_probe(struct mipi_dsi_device *dsi)
1578 {
1579         const struct panel_desc_dsi *desc;
1580         const struct of_device_id *id;
1581         int err;
1582
1583         id = of_match_node(dsi_of_match, dsi->dev.of_node);
1584         if (!id)
1585                 return -ENODEV;
1586
1587         desc = id->data;
1588
1589         err = panel_simple_probe(&dsi->dev, &desc->desc);
1590         if (err < 0)
1591                 return err;
1592
1593         dsi->mode_flags = desc->flags;
1594         dsi->format = desc->format;
1595         dsi->lanes = desc->lanes;
1596
1597         return mipi_dsi_attach(dsi);
1598 }
1599
1600 static int panel_simple_dsi_remove(struct mipi_dsi_device *dsi)
1601 {
1602         int err;
1603
1604         err = mipi_dsi_detach(dsi);
1605         if (err < 0)
1606                 dev_err(&dsi->dev, "failed to detach from DSI host: %d\n", err);
1607
1608         return panel_simple_remove(&dsi->dev);
1609 }
1610
1611 static void panel_simple_dsi_shutdown(struct mipi_dsi_device *dsi)
1612 {
1613         panel_simple_shutdown(&dsi->dev);
1614 }
1615
1616 static struct mipi_dsi_driver panel_simple_dsi_driver = {
1617         .driver = {
1618                 .name = "panel-simple-dsi",
1619                 .of_match_table = dsi_of_match,
1620         },
1621         .probe = panel_simple_dsi_probe,
1622         .remove = panel_simple_dsi_remove,
1623         .shutdown = panel_simple_dsi_shutdown,
1624 };
1625
1626 static int __init panel_simple_init(void)
1627 {
1628         int err;
1629
1630         err = platform_driver_register(&panel_simple_platform_driver);
1631         if (err < 0)
1632                 return err;
1633
1634         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI)) {
1635                 err = mipi_dsi_driver_register(&panel_simple_dsi_driver);
1636                 if (err < 0)
1637                         return err;
1638         }
1639
1640         return 0;
1641 }
1642 module_init(panel_simple_init);
1643
1644 static void __exit panel_simple_exit(void)
1645 {
1646         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI))
1647                 mipi_dsi_driver_unregister(&panel_simple_dsi_driver);
1648
1649         platform_driver_unregister(&panel_simple_platform_driver);
1650 }
1651 module_exit(panel_simple_exit);
1652
1653 MODULE_AUTHOR("Thierry Reding <treding@nvidia.com>");
1654 MODULE_DESCRIPTION("DRM Driver for Simple Panels");
1655 MODULE_LICENSE("GPL and additional rights");