drivers/infiniband/hw/mlx5/mlx5_ib.h

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #ifndef MLX5_IB_H
  34 #define MLX5_IB_H
  35
  36 #include <linux/kernel.h>
  37 #include <linux/sched.h>
  38 #include <rdma/ib_verbs.h>
  39 #include <rdma/ib_smi.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/cq.h>
  42 #include <linux/mlx5/qp.h>
  43 #include <linux/mlx5/srq.h>
  44 #include <linux/types.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <rdma/ib_user_verbs.h>
  47 #include <rdma/mlx5-abi.h>
  48
  49 #define mlx5_ib_dbg(dev, format, arg...)                                \
  50 pr_debug("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,    \
  51          __LINE__, current->pid, ##arg)
  52
  53 #define mlx5_ib_err(dev, format, arg...)                                \
  54 pr_err("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,      \
  55         __LINE__, current->pid, ##arg)
  56
  57 #define mlx5_ib_warn(dev, format, arg...)                               \
  58 pr_warn("%s:%s:%d:(pid %d): " format, (dev)->ib_dev.name, __func__,     \
  59         __LINE__, current->pid, ##arg)
  60
  61 #define field_avail(type, fld, sz) (offsetof(type, fld) +               \
  62                                     sizeof(((type *)0)->fld) <= (sz))
  63 #define MLX5_IB_DEFAULT_UIDX 0xffffff
  64 #define MLX5_USER_ASSIGNED_UIDX_MASK __mlx5_mask(qpc, user_index)
  65
  66 enum {
  67         MLX5_IB_MMAP_CMD_SHIFT  = 8,
  68         MLX5_IB_MMAP_CMD_MASK   = 0xff,
  69 };
  70
  71 enum mlx5_ib_mmap_cmd {
  72         MLX5_IB_MMAP_REGULAR_PAGE               = 0,
  73         MLX5_IB_MMAP_GET_CONTIGUOUS_PAGES       = 1,
  74         MLX5_IB_MMAP_WC_PAGE                    = 2,
  75         MLX5_IB_MMAP_NC_PAGE                    = 3,
  76         /* 5 is chosen in order to be compatible with old versions of libmlx5 */
  77         MLX5_IB_MMAP_CORE_CLOCK                 = 5,
  78 };
  79
  80 enum {
  81         MLX5_RES_SCAT_DATA32_CQE        = 0x1,
  82         MLX5_RES_SCAT_DATA64_CQE        = 0x2,
  83         MLX5_REQ_SCAT_DATA32_CQE        = 0x11,
  84         MLX5_REQ_SCAT_DATA64_CQE        = 0x22,
  85 };
  86
  87 enum mlx5_ib_latency_class {
  88         MLX5_IB_LATENCY_CLASS_LOW,
  89         MLX5_IB_LATENCY_CLASS_MEDIUM,
  90         MLX5_IB_LATENCY_CLASS_HIGH,
  91         MLX5_IB_LATENCY_CLASS_FAST_PATH
  92 };
  93
  94 enum mlx5_ib_mad_ifc_flags {
  95         MLX5_MAD_IFC_IGNORE_MKEY        = 1,
  96         MLX5_MAD_IFC_IGNORE_BKEY        = 2,
  97         MLX5_MAD_IFC_NET_VIEW           = 4,
  98 };
  99
 100 enum {
 101         MLX5_CROSS_CHANNEL_UUAR         = 0,
 102 };
 103
 104 enum {
 105         MLX5_CQE_VERSION_V0,
 106         MLX5_CQE_VERSION_V1,
 107 };
 108
 109 struct mlx5_ib_vma_private_data {
 110         struct list_head list;
 111         struct vm_area_struct *vma;
 112 };
 113
 114 struct mlx5_ib_ucontext {
 115         struct ib_ucontext      ibucontext;
 116         struct list_head        db_page_list;
 117
 118         /* protect doorbell record alloc/free
 119          */
 120         struct mutex            db_page_mutex;
 121         struct mlx5_uuar_info   uuari;
 122         u8                      cqe_version;
 123         /* Transport Domain number */
 124         u32                     tdn;
 125         struct list_head        vma_private_list;
 126 };
 127
 128 static inline struct mlx5_ib_ucontext *to_mucontext(struct ib_ucontext *ibucontext)
 129 {
 130         return container_of(ibucontext, struct mlx5_ib_ucontext, ibucontext);
 131 }
 132
 133 struct mlx5_ib_pd {
 134         struct ib_pd            ibpd;
 135         u32                     pdn;
 136 };
 137
 138 #define MLX5_IB_FLOW_MCAST_PRIO         (MLX5_BY_PASS_NUM_PRIOS - 1)
 139 #define MLX5_IB_FLOW_LAST_PRIO          (MLX5_BY_PASS_NUM_REGULAR_PRIOS - 1)
 140 #if (MLX5_IB_FLOW_LAST_PRIO <= 0)
 141 #error "Invalid number of bypass priorities"
 142 #endif
 143 #define MLX5_IB_FLOW_LEFTOVERS_PRIO     (MLX5_IB_FLOW_MCAST_PRIO + 1)
 144
 145 #define MLX5_IB_NUM_FLOW_FT             (MLX5_IB_FLOW_LEFTOVERS_PRIO + 1)
 146 #define MLX5_IB_NUM_SNIFFER_FTS         2
 147 struct mlx5_ib_flow_prio {
 148         struct mlx5_flow_table          *flow_table;
 149         unsigned int                    refcount;
 150 };
 151
 152 struct mlx5_ib_flow_handler {
 153         struct list_head                list;
 154         struct ib_flow                  ibflow;
 155         struct mlx5_ib_flow_prio        *prio;
 156         struct mlx5_flow_rule   *rule;
 157 };
 158
 159 struct mlx5_ib_flow_db {
 160         struct mlx5_ib_flow_prio        prios[MLX5_IB_NUM_FLOW_FT];
 161         struct mlx5_ib_flow_prio        sniffer[MLX5_IB_NUM_SNIFFER_FTS];
 162         struct mlx5_flow_table          *lag_demux_ft;
 163         /* Protect flow steering bypass flow tables
 164          * when add/del flow rules.
 165          * only single add/removal of flow steering rule could be done
 166          * simultaneously.
 167          */
 168         struct mutex                    lock;
 169 };
 170
 171 /* Use macros here so that don't have to duplicate
 172  * enum ib_send_flags and enum ib_qp_type for low-level driver
 173  */
 174
 175 #define MLX5_IB_SEND_UMR_UNREG  IB_SEND_RESERVED_START
 176 #define MLX5_IB_SEND_UMR_FAIL_IF_FREE (IB_SEND_RESERVED_START << 1)
 177 #define MLX5_IB_SEND_UMR_UPDATE_MTT (IB_SEND_RESERVED_START << 2)
 178
 179 #define MLX5_IB_SEND_UMR_UPDATE_TRANSLATION     (IB_SEND_RESERVED_START << 3)
 180 #define MLX5_IB_SEND_UMR_UPDATE_PD              (IB_SEND_RESERVED_START << 4)
 181 #define MLX5_IB_SEND_UMR_UPDATE_ACCESS          IB_SEND_RESERVED_END
 182
 183 #define MLX5_IB_QPT_REG_UMR     IB_QPT_RESERVED1
 184 /*
 185  * IB_QPT_GSI creates the software wrapper around GSI, and MLX5_IB_QPT_HW_GSI
 186  * creates the actual hardware QP.
 187  */
 188 #define MLX5_IB_QPT_HW_GSI      IB_QPT_RESERVED2
 189 #define MLX5_IB_WR_UMR          IB_WR_RESERVED1
 190
 191 /* Private QP creation flags to be passed in ib_qp_init_attr.create_flags.
 192  *
 193  * These flags are intended for internal use by the mlx5_ib driver, and they
 194  * rely on the range reserved for that use in the ib_qp_create_flags enum.
 195  */
 196
 197 /* Create a UD QP whose source QP number is 1 */
 198 static inline enum ib_qp_create_flags mlx5_ib_create_qp_sqpn_qp1(void)
 199 {
 200         return IB_QP_CREATE_RESERVED_START;
 201 }
 202
 203 struct wr_list {
 204         u16     opcode;
 205         u16     next;
 206 };
 207
 208 struct mlx5_ib_wq {
 209         u64                    *wrid;
 210         u32                    *wr_data;
 211         struct wr_list         *w_list;
 212         unsigned               *wqe_head;
 213         u16                     unsig_count;
 214
 215         /* serialize post to the work queue
 216          */
 217         spinlock_t              lock;
 218         int                     wqe_cnt;
 219         int                     max_post;
 220         int                     max_gs;
 221         int                     offset;
 222         int                     wqe_shift;
 223         unsigned                head;
 224         unsigned                tail;
 225         u16                     cur_post;
 226         u16                     last_poll;
 227         void                   *qend;
 228 };
 229
 230 struct mlx5_ib_rwq {
 231         struct ib_wq            ibwq;
 232         struct mlx5_core_qp     core_qp;
 233         u32                     rq_num_pas;
 234         u32                     log_rq_stride;
 235         u32                     log_rq_size;
 236         u32                     rq_page_offset;
 237         u32                     log_page_size;
 238         struct ib_umem          *umem;
 239         size_t                  buf_size;
 240         unsigned int            page_shift;
 241         int                     create_type;
 242         struct mlx5_db          db;
 243         u32                     user_index;
 244         u32                     wqe_count;
 245         u32                     wqe_shift;
 246         int                     wq_sig;
 247 };
 248
 249 enum {
 250         MLX5_QP_USER,
 251         MLX5_QP_KERNEL,
 252         MLX5_QP_EMPTY
 253 };
 254
 255 enum {
 256         MLX5_WQ_USER,
 257         MLX5_WQ_KERNEL
 258 };
 259
 260 struct mlx5_ib_rwq_ind_table {
 261         struct ib_rwq_ind_table ib_rwq_ind_tbl;
 262         u32                     rqtn;
 263 };
 264
 265 /*
 266  * Connect-IB can trigger up to four concurrent pagefaults
 267  * per-QP.
 268  */
 269 enum mlx5_ib_pagefault_context {
 270         MLX5_IB_PAGEFAULT_RESPONDER_READ,
 271         MLX5_IB_PAGEFAULT_REQUESTOR_READ,
 272         MLX5_IB_PAGEFAULT_RESPONDER_WRITE,
 273         MLX5_IB_PAGEFAULT_REQUESTOR_WRITE,
 274         MLX5_IB_PAGEFAULT_CONTEXTS
 275 };
 276
 277 static inline enum mlx5_ib_pagefault_context
 278         mlx5_ib_get_pagefault_context(struct mlx5_pagefault *pagefault)
 279 {
 280         return pagefault->flags & (MLX5_PFAULT_REQUESTOR | MLX5_PFAULT_WRITE);
 281 }
 282
 283 struct mlx5_ib_pfault {
 284         struct work_struct      work;
 285         struct mlx5_pagefault   mpfault;
 286 };
 287
 288 struct mlx5_ib_ubuffer {
 289         struct ib_umem         *umem;
 290         int                     buf_size;
 291         u64                     buf_addr;
 292 };
 293
 294 struct mlx5_ib_qp_base {
 295         struct mlx5_ib_qp       *container_mibqp;
 296         struct mlx5_core_qp     mqp;
 297         struct mlx5_ib_ubuffer  ubuffer;
 298 };
 299
 300 struct mlx5_ib_qp_trans {
 301         struct mlx5_ib_qp_base  base;
 302         u16                     xrcdn;
 303         u8                      alt_port;
 304         u8                      atomic_rd_en;
 305         u8                      resp_depth;
 306 };
 307
 308 struct mlx5_ib_rss_qp {
 309         u32     tirn;
 310 };
 311
 312 struct mlx5_ib_rq {
 313         struct mlx5_ib_qp_base base;
 314         struct mlx5_ib_wq       *rq;
 315         struct mlx5_ib_ubuffer  ubuffer;
 316         struct mlx5_db          *doorbell;
 317         u32                     tirn;
 318         u8                      state;
 319 };
 320
 321 struct mlx5_ib_sq {
 322         struct mlx5_ib_qp_base base;
 323         struct mlx5_ib_wq       *sq;
 324         struct mlx5_ib_ubuffer  ubuffer;
 325         struct mlx5_db          *doorbell;
 326         u32                     tisn;
 327         u8                      state;
 328 };
 329
 330 struct mlx5_ib_raw_packet_qp {
 331         struct mlx5_ib_sq sq;
 332         struct mlx5_ib_rq rq;
 333 };
 334
 335 struct mlx5_ib_qp {
 336         struct ib_qp            ibqp;
 337         union {
 338                 struct mlx5_ib_qp_trans trans_qp;
 339                 struct mlx5_ib_raw_packet_qp raw_packet_qp;
 340                 struct mlx5_ib_rss_qp rss_qp;
 341         };
 342         struct mlx5_buf         buf;
 343
 344         struct mlx5_db          db;
 345         struct mlx5_ib_wq       rq;
 346
 347         u8                      sq_signal_bits;
 348         u8                      fm_cache;
 349         struct mlx5_ib_wq       sq;
 350
 351         /* serialize qp state modifications
 352          */
 353         struct mutex            mutex;
 354         u32                     flags;
 355         u8                      port;
 356         u8                      state;
 357         int                     wq_sig;
 358         int                     scat_cqe;
 359         int                     max_inline_data;
 360         struct mlx5_bf         *bf;
 361         int                     has_rq;
 362
 363         /* only for user space QPs. For kernel
 364          * we have it from the bf object
 365          */
 366         int                     uuarn;
 367
 368         int                     create_type;
 369
 370         /* Store signature errors */
 371         bool                    signature_en;
 372
 373 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 374         /*
 375          * A flag that is true for QP's that are in a state that doesn't
 376          * allow page faults, and shouldn't schedule any more faults.
 377          */
 378         int                     disable_page_faults;
 379         /*
 380          * The disable_page_faults_lock protects a QP's disable_page_faults
 381          * field, allowing for a thread to atomically check whether the QP
 382          * allows page faults, and if so schedule a page fault.
 383          */
 384         spinlock_t              disable_page_faults_lock;
 385         struct mlx5_ib_pfault   pagefaults[MLX5_IB_PAGEFAULT_CONTEXTS];
 386 #endif
 387         struct list_head        qps_list;
 388         struct list_head        cq_recv_list;
 389         struct list_head        cq_send_list;
 390 };
 391
 392 struct mlx5_ib_cq_buf {
 393         struct mlx5_buf         buf;
 394         struct ib_umem          *umem;
 395         int                     cqe_size;
 396         int                     nent;
 397 };
 398
 399 enum mlx5_ib_qp_flags {
 400         MLX5_IB_QP_LSO                          = IB_QP_CREATE_IPOIB_UD_LSO,
 401         MLX5_IB_QP_BLOCK_MULTICAST_LOOPBACK     = IB_QP_CREATE_BLOCK_MULTICAST_LOOPBACK,
 402         MLX5_IB_QP_CROSS_CHANNEL            = IB_QP_CREATE_CROSS_CHANNEL,
 403         MLX5_IB_QP_MANAGED_SEND             = IB_QP_CREATE_MANAGED_SEND,
 404         MLX5_IB_QP_MANAGED_RECV             = IB_QP_CREATE_MANAGED_RECV,
 405         MLX5_IB_QP_SIGNATURE_HANDLING           = 1 << 5,
 406         /* QP uses 1 as its source QP number */
 407         MLX5_IB_QP_SQPN_QP1                     = 1 << 6,
 408         MLX5_IB_QP_CAP_SCATTER_FCS              = 1 << 7,
 409 };
 410
 411 struct mlx5_umr_wr {
 412         struct ib_send_wr               wr;
 413         union {
 414                 u64                     virt_addr;
 415                 u64                     offset;
 416         } target;
 417         struct ib_pd                   *pd;
 418         unsigned int                    page_shift;
 419         unsigned int                    npages;
 420         u32                             length;
 421         int                             access_flags;
 422         u32                             mkey;
 423 };
 424
 425 static inline struct mlx5_umr_wr *umr_wr(struct ib_send_wr *wr)
 426 {
 427         return container_of(wr, struct mlx5_umr_wr, wr);
 428 }
 429
 430 struct mlx5_shared_mr_info {
 431         int mr_id;
 432         struct ib_umem          *umem;
 433 };
 434
 435 struct mlx5_ib_cq {
 436         struct ib_cq            ibcq;
 437         struct mlx5_core_cq     mcq;
 438         struct mlx5_ib_cq_buf   buf;
 439         struct mlx5_db          db;
 440
 441         /* serialize access to the CQ
 442          */
 443         spinlock_t              lock;
 444
 445         /* protect resize cq
 446          */
 447         struct mutex            resize_mutex;
 448         struct mlx5_ib_cq_buf  *resize_buf;
 449         struct ib_umem         *resize_umem;
 450         int                     cqe_size;
 451         struct list_head        list_send_qp;
 452         struct list_head        list_recv_qp;
 453         u32                     create_flags;
 454         struct list_head        wc_list;
 455         enum ib_cq_notify_flags notify_flags;
 456         struct work_struct      notify_work;
 457 };
 458
 459 struct mlx5_ib_wc {
 460         struct ib_wc wc;
 461         struct list_head list;
 462 };
 463
 464 struct mlx5_ib_srq {
 465         struct ib_srq           ibsrq;
 466         struct mlx5_core_srq    msrq;
 467         struct mlx5_buf         buf;
 468         struct mlx5_db          db;
 469         u64                    *wrid;
 470         /* protect SRQ hanlding
 471          */
 472         spinlock_t              lock;
 473         int                     head;
 474         int                     tail;
 475         u16                     wqe_ctr;
 476         struct ib_umem         *umem;
 477         /* serialize arming a SRQ
 478          */
 479         struct mutex            mutex;
 480         int                     wq_sig;
 481 };
 482
 483 struct mlx5_ib_xrcd {
 484         struct ib_xrcd          ibxrcd;
 485         u32                     xrcdn;
 486 };
 487
 488 enum mlx5_ib_mtt_access_flags {
 489         MLX5_IB_MTT_READ  = (1 << 0),
 490         MLX5_IB_MTT_WRITE = (1 << 1),
 491 };
 492
 493 #define MLX5_IB_MTT_PRESENT (MLX5_IB_MTT_READ | MLX5_IB_MTT_WRITE)
 494
 495 struct mlx5_ib_mr {
 496         struct ib_mr            ibmr;
 497         void                    *descs;
 498         dma_addr_t              desc_map;
 499         int                     ndescs;
 500         int                     max_descs;
 501         int                     desc_size;
 502         int                     access_mode;
 503         struct mlx5_core_mkey   mmkey;
 504         struct ib_umem         *umem;
 505         struct mlx5_shared_mr_info      *smr_info;
 506         struct list_head        list;
 507         int                     order;
 508         int                     umred;
 509         int                     npages;
 510         struct mlx5_ib_dev     *dev;
 511         u32 out[MLX5_ST_SZ_DW(create_mkey_out)];
 512         struct mlx5_core_sig_ctx    *sig;
 513         int                     live;
 514         void                    *descs_alloc;
 515         int                     access_flags; /* Needed for rereg MR */
 516 };
 517
 518 struct mlx5_ib_mw {
 519         struct ib_mw            ibmw;
 520         struct mlx5_core_mkey   mmkey;
 521 };
 522
 523 struct mlx5_ib_umr_context {
 524         struct ib_cqe           cqe;
 525         enum ib_wc_status       status;
 526         struct completion       done;
 527 };
 528
 529 struct umr_common {
 530         struct ib_pd    *pd;
 531         struct ib_cq    *cq;
 532         struct ib_qp    *qp;
 533         /* control access to UMR QP
 534          */
 535         struct semaphore        sem;
 536 };
 537
 538 enum {
 539         MLX5_FMR_INVALID,
 540         MLX5_FMR_VALID,
 541         MLX5_FMR_BUSY,
 542 };
 543
 544 struct mlx5_cache_ent {
 545         struct list_head        head;
 546         /* sync access to the cahce entry
 547          */
 548         spinlock_t              lock;
 549
 550
 551         struct dentry          *dir;
 552         char                    name[4];
 553         u32                     order;
 554         u32                     size;
 555         u32                     cur;
 556         u32                     miss;
 557         u32                     limit;
 558
 559         struct dentry          *fsize;
 560         struct dentry          *fcur;
 561         struct dentry          *fmiss;
 562         struct dentry          *flimit;
 563
 564         struct mlx5_ib_dev     *dev;
 565         struct work_struct      work;
 566         struct delayed_work     dwork;
 567         int                     pending;
 568 };
 569
 570 struct mlx5_mr_cache {
 571         struct workqueue_struct *wq;
 572         struct mlx5_cache_ent   ent[MAX_MR_CACHE_ENTRIES];
 573         int                     stopped;
 574         struct dentry           *root;
 575         unsigned long           last_add;
 576 };
 577
 578 struct mlx5_ib_gsi_qp;
 579
 580 struct mlx5_ib_port_resources {
 581         struct mlx5_ib_resources *devr;
 582         struct mlx5_ib_gsi_qp *gsi;
 583         struct work_struct pkey_change_work;
 584 };
 585
 586 struct mlx5_ib_resources {
 587         struct ib_cq    *c0;
 588         struct ib_xrcd  *x0;
 589         struct ib_xrcd  *x1;
 590         struct ib_pd    *p0;
 591         struct ib_srq   *s0;
 592         struct ib_srq   *s1;
 593         struct mlx5_ib_port_resources ports[2];
 594         /* Protects changes to the port resources */
 595         struct mutex    mutex;
 596 };
 597
 598 struct mlx5_ib_port {
 599         u16 q_cnt_id;
 600 };
 601
 602 struct mlx5_roce {
 603         /* Protect mlx5_ib_get_netdev from invoking dev_hold() with a NULL
 604          * netdev pointer
 605          */
 606         rwlock_t                netdev_lock;
 607         struct net_device       *netdev;
 608         struct notifier_block   nb;
 609         atomic_t                next_port;
 610 };
 611
 612 struct mlx5_ib_dev {
 613         struct ib_device                ib_dev;
 614         struct mlx5_core_dev            *mdev;
 615         struct mlx5_roce                roce;
 616         MLX5_DECLARE_DOORBELL_LOCK(uar_lock);
 617         int                             num_ports;
 618         /* serialize update of capability mask
 619          */
 620         struct mutex                    cap_mask_mutex;
 621         bool                            ib_active;
 622         struct umr_common               umrc;
 623         /* sync used page count stats
 624          */
 625         struct mlx5_ib_resources        devr;
 626         struct mlx5_mr_cache            cache;
 627         struct timer_list               delay_timer;
 628         int                             fill_delay;
 629 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 630         struct ib_odp_caps      odp_caps;
 631         /*
 632          * Sleepable RCU that prevents destruction of MRs while they are still
 633          * being used by a page fault handler.
 634          */
 635         struct srcu_struct      mr_srcu;
 636 #endif
 637         struct mlx5_ib_flow_db  flow_db;
 638         /* protect resources needed as part of reset flow */
 639         spinlock_t              reset_flow_resource_lock;
 640         struct list_head        qp_list;
 641         /* Array with num_ports elements */
 642         struct mlx5_ib_port     *port;
 643 };
 644
 645 static inline struct mlx5_ib_cq *to_mibcq(struct mlx5_core_cq *mcq)
 646 {
 647         return container_of(mcq, struct mlx5_ib_cq, mcq);
 648 }
 649
 650 static inline struct mlx5_ib_xrcd *to_mxrcd(struct ib_xrcd *ibxrcd)
 651 {
 652         return container_of(ibxrcd, struct mlx5_ib_xrcd, ibxrcd);
 653 }
 654
 655 static inline struct mlx5_ib_dev *to_mdev(struct ib_device *ibdev)
 656 {
 657         return container_of(ibdev, struct mlx5_ib_dev, ib_dev);
 658 }
 659
 660 static inline struct mlx5_ib_cq *to_mcq(struct ib_cq *ibcq)
 661 {
 662         return container_of(ibcq, struct mlx5_ib_cq, ibcq);
 663 }
 664
 665 static inline struct mlx5_ib_qp *to_mibqp(struct mlx5_core_qp *mqp)
 666 {
 667         return container_of(mqp, struct mlx5_ib_qp_base, mqp)->container_mibqp;
 668 }
 669
 670 static inline struct mlx5_ib_rwq *to_mibrwq(struct mlx5_core_qp *core_qp)
 671 {
 672         return container_of(core_qp, struct mlx5_ib_rwq, core_qp);
 673 }
 674
 675 static inline struct mlx5_ib_mr *to_mibmr(struct mlx5_core_mkey *mmkey)
 676 {
 677         return container_of(mmkey, struct mlx5_ib_mr, mmkey);
 678 }
 679
 680 static inline struct mlx5_ib_pd *to_mpd(struct ib_pd *ibpd)
 681 {
 682         return container_of(ibpd, struct mlx5_ib_pd, ibpd);
 683 }
 684
 685 static inline struct mlx5_ib_srq *to_msrq(struct ib_srq *ibsrq)
 686 {
 687         return container_of(ibsrq, struct mlx5_ib_srq, ibsrq);
 688 }
 689
 690 static inline struct mlx5_ib_qp *to_mqp(struct ib_qp *ibqp)
 691 {
 692         return container_of(ibqp, struct mlx5_ib_qp, ibqp);
 693 }
 694
 695 static inline struct mlx5_ib_rwq *to_mrwq(struct ib_wq *ibwq)
 696 {
 697         return container_of(ibwq, struct mlx5_ib_rwq, ibwq);
 698 }
 699
 700 static inline struct mlx5_ib_rwq_ind_table *to_mrwq_ind_table(struct ib_rwq_ind_table *ib_rwq_ind_tbl)
 701 {
 702         return container_of(ib_rwq_ind_tbl, struct mlx5_ib_rwq_ind_table, ib_rwq_ind_tbl);
 703 }
 704
 705 static inline struct mlx5_ib_srq *to_mibsrq(struct mlx5_core_srq *msrq)
 706 {
 707         return container_of(msrq, struct mlx5_ib_srq, msrq);
 708 }
 709
 710 static inline struct mlx5_ib_mr *to_mmr(struct ib_mr *ibmr)
 711 {
 712         return container_of(ibmr, struct mlx5_ib_mr, ibmr);
 713 }
 714
 715 static inline struct mlx5_ib_mw *to_mmw(struct ib_mw *ibmw)
 716 {
 717         return container_of(ibmw, struct mlx5_ib_mw, ibmw);
 718 }
 719
 720 struct mlx5_ib_ah {
 721         struct ib_ah            ibah;
 722         struct mlx5_av          av;
 723 };
 724
 725 static inline struct mlx5_ib_ah *to_mah(struct ib_ah *ibah)
 726 {
 727         return container_of(ibah, struct mlx5_ib_ah, ibah);
 728 }
 729
 730 int mlx5_ib_db_map_user(struct mlx5_ib_ucontext *context, unsigned long virt,
 731                         struct mlx5_db *db);
 732 void mlx5_ib_db_unmap_user(struct mlx5_ib_ucontext *context, struct mlx5_db *db);
 733 void __mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
 734 void mlx5_ib_cq_clean(struct mlx5_ib_cq *cq, u32 qpn, struct mlx5_ib_srq *srq);
 735 void mlx5_ib_free_srq_wqe(struct mlx5_ib_srq *srq, int wqe_index);
 736 int mlx5_MAD_IFC(struct mlx5_ib_dev *dev, int ignore_mkey, int ignore_bkey,
 737                  u8 port, const struct ib_wc *in_wc, const struct ib_grh *in_grh,
 738                  const void *in_mad, void *response_mad);
 739 struct ib_ah *mlx5_ib_create_ah(struct ib_pd *pd, struct ib_ah_attr *ah_attr);
 740 int mlx5_ib_query_ah(struct ib_ah *ibah, struct ib_ah_attr *ah_attr);
 741 int mlx5_ib_destroy_ah(struct ib_ah *ah);
 742 struct ib_srq *mlx5_ib_create_srq(struct ib_pd *pd,
 743                                   struct ib_srq_init_attr *init_attr,
 744                                   struct ib_udata *udata);
 745 int mlx5_ib_modify_srq(struct ib_srq *ibsrq, struct ib_srq_attr *attr,
 746                        enum ib_srq_attr_mask attr_mask, struct ib_udata *udata);
 747 int mlx5_ib_query_srq(struct ib_srq *ibsrq, struct ib_srq_attr *srq_attr);
 748 int mlx5_ib_destroy_srq(struct ib_srq *srq);
 749 int mlx5_ib_post_srq_recv(struct ib_srq *ibsrq, struct ib_recv_wr *wr,
 750                           struct ib_recv_wr **bad_wr);
 751 struct ib_qp *mlx5_ib_create_qp(struct ib_pd *pd,
 752                                 struct ib_qp_init_attr *init_attr,
 753                                 struct ib_udata *udata);
 754 int mlx5_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
 755                       int attr_mask, struct ib_udata *udata);
 756 int mlx5_ib_query_qp(struct ib_qp *ibqp, struct ib_qp_attr *qp_attr, int qp_attr_mask,
 757                      struct ib_qp_init_attr *qp_init_attr);
 758 int mlx5_ib_destroy_qp(struct ib_qp *qp);
 759 int mlx5_ib_post_send(struct ib_qp *ibqp, struct ib_send_wr *wr,
 760                       struct ib_send_wr **bad_wr);
 761 int mlx5_ib_post_recv(struct ib_qp *ibqp, struct ib_recv_wr *wr,
 762                       struct ib_recv_wr **bad_wr);
 763 void *mlx5_get_send_wqe(struct mlx5_ib_qp *qp, int n);
 764 int mlx5_ib_read_user_wqe(struct mlx5_ib_qp *qp, int send, int wqe_index,
 765                           void *buffer, u32 length,
 766                           struct mlx5_ib_qp_base *base);
 767 struct ib_cq *mlx5_ib_create_cq(struct ib_device *ibdev,
 768                                 const struct ib_cq_init_attr *attr,
 769                                 struct ib_ucontext *context,
 770                                 struct ib_udata *udata);
 771 int mlx5_ib_destroy_cq(struct ib_cq *cq);
 772 int mlx5_ib_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
 773 int mlx5_ib_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
 774 int mlx5_ib_modify_cq(struct ib_cq *cq, u16 cq_count, u16 cq_period);
 775 int mlx5_ib_resize_cq(struct ib_cq *ibcq, int entries, struct ib_udata *udata);
 776 struct ib_mr *mlx5_ib_get_dma_mr(struct ib_pd *pd, int acc);
 777 struct ib_mr *mlx5_ib_reg_user_mr(struct ib_pd *pd, u64 start, u64 length,
 778                                   u64 virt_addr, int access_flags,
 779                                   struct ib_udata *udata);
 780 struct ib_mw *mlx5_ib_alloc_mw(struct ib_pd *pd, enum ib_mw_type type,
 781                                struct ib_udata *udata);
 782 int mlx5_ib_dealloc_mw(struct ib_mw *mw);
 783 int mlx5_ib_update_mtt(struct mlx5_ib_mr *mr, u64 start_page_index,
 784                        int npages, int zap);
 785 int mlx5_ib_rereg_user_mr(struct ib_mr *ib_mr, int flags, u64 start,
 786                           u64 length, u64 virt_addr, int access_flags,
 787                           struct ib_pd *pd, struct ib_udata *udata);
 788 int mlx5_ib_dereg_mr(struct ib_mr *ibmr);
 789 struct ib_mr *mlx5_ib_alloc_mr(struct ib_pd *pd,
 790                                enum ib_mr_type mr_type,
 791                                u32 max_num_sg);
 792 int mlx5_ib_map_mr_sg(struct ib_mr *ibmr, struct scatterlist *sg, int sg_nents,
 793                       unsigned int *sg_offset);
 794 int mlx5_ib_process_mad(struct ib_device *ibdev, int mad_flags, u8 port_num,
 795                         const struct ib_wc *in_wc, const struct ib_grh *in_grh,
 796                         const struct ib_mad_hdr *in, size_t in_mad_size,
 797                         struct ib_mad_hdr *out, size_t *out_mad_size,
 798                         u16 *out_mad_pkey_index);
 799 struct ib_xrcd *mlx5_ib_alloc_xrcd(struct ib_device *ibdev,
 800                                           struct ib_ucontext *context,
 801                                           struct ib_udata *udata);
 802 int mlx5_ib_dealloc_xrcd(struct ib_xrcd *xrcd);
 803 int mlx5_ib_get_buf_offset(u64 addr, int page_shift, u32 *offset);
 804 int mlx5_query_ext_port_caps(struct mlx5_ib_dev *dev, u8 port);
 805 int mlx5_query_mad_ifc_smp_attr_node_info(struct ib_device *ibdev,
 806                                           struct ib_smp *out_mad);
 807 int mlx5_query_mad_ifc_system_image_guid(struct ib_device *ibdev,
 808                                          __be64 *sys_image_guid);
 809 int mlx5_query_mad_ifc_max_pkeys(struct ib_device *ibdev,
 810                                  u16 *max_pkeys);
 811 int mlx5_query_mad_ifc_vendor_id(struct ib_device *ibdev,
 812                                  u32 *vendor_id);
 813 int mlx5_query_mad_ifc_node_desc(struct mlx5_ib_dev *dev, char *node_desc);
 814 int mlx5_query_mad_ifc_node_guid(struct mlx5_ib_dev *dev, __be64 *node_guid);
 815 int mlx5_query_mad_ifc_pkey(struct ib_device *ibdev, u8 port, u16 index,
 816                             u16 *pkey);
 817 int mlx5_query_mad_ifc_gids(struct ib_device *ibdev, u8 port, int index,
 818                             union ib_gid *gid);
 819 int mlx5_query_mad_ifc_port(struct ib_device *ibdev, u8 port,
 820                             struct ib_port_attr *props);
 821 int mlx5_ib_query_port(struct ib_device *ibdev, u8 port,
 822                        struct ib_port_attr *props);
 823 int mlx5_ib_init_fmr(struct mlx5_ib_dev *dev);
 824 void mlx5_ib_cleanup_fmr(struct mlx5_ib_dev *dev);
 825 void mlx5_ib_cont_pages(struct ib_umem *umem, u64 addr, int *count, int *shift,
 826                         int *ncont, int *order);
 827 void __mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 828                             int page_shift, size_t offset, size_t num_pages,
 829                             __be64 *pas, int access_flags);
 830 void mlx5_ib_populate_pas(struct mlx5_ib_dev *dev, struct ib_umem *umem,
 831                           int page_shift, __be64 *pas, int access_flags);
 832 void mlx5_ib_copy_pas(u64 *old, u64 *new, int step, int num);
 833 int mlx5_ib_get_cqe_size(struct mlx5_ib_dev *dev, struct ib_cq *ibcq);
 834 int mlx5_mr_cache_init(struct mlx5_ib_dev *dev);
 835 int mlx5_mr_cache_cleanup(struct mlx5_ib_dev *dev);
 836 int mlx5_mr_ib_cont_pages(struct ib_umem *umem, u64 addr, int *count, int *shift);
 837 int mlx5_ib_check_mr_status(struct ib_mr *ibmr, u32 check_mask,
 838                             struct ib_mr_status *mr_status);
 839 struct ib_wq *mlx5_ib_create_wq(struct ib_pd *pd,
 840                                 struct ib_wq_init_attr *init_attr,
 841                                 struct ib_udata *udata);
 842 int mlx5_ib_destroy_wq(struct ib_wq *wq);
 843 int mlx5_ib_modify_wq(struct ib_wq *wq, struct ib_wq_attr *wq_attr,
 844                       u32 wq_attr_mask, struct ib_udata *udata);
 845 struct ib_rwq_ind_table *mlx5_ib_create_rwq_ind_table(struct ib_device *device,
 846                                                       struct ib_rwq_ind_table_init_attr *init_attr,
 847                                                       struct ib_udata *udata);
 848 int mlx5_ib_destroy_rwq_ind_table(struct ib_rwq_ind_table *wq_ind_table);
 849
 850 #ifdef CONFIG_INFINIBAND_ON_DEMAND_PAGING
 851 extern struct workqueue_struct *mlx5_ib_page_fault_wq;
 852
 853 void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev);
 854 void mlx5_ib_mr_pfault_handler(struct mlx5_ib_qp *qp,
 855                                struct mlx5_ib_pfault *pfault);
 856 void mlx5_ib_odp_create_qp(struct mlx5_ib_qp *qp);
 857 int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev);
 858 void mlx5_ib_odp_remove_one(struct mlx5_ib_dev *ibdev);
 859 int __init mlx5_ib_odp_init(void);
 860 void mlx5_ib_odp_cleanup(void);
 861 void mlx5_ib_qp_disable_pagefaults(struct mlx5_ib_qp *qp);
 862 void mlx5_ib_qp_enable_pagefaults(struct mlx5_ib_qp *qp);
 863 void mlx5_ib_invalidate_range(struct ib_umem *umem, unsigned long start,
 864                               unsigned long end);
 865 #else /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
 866 static inline void mlx5_ib_internal_fill_odp_caps(struct mlx5_ib_dev *dev)
 867 {
 868         return;
 869 }
 870
 871 static inline void mlx5_ib_odp_create_qp(struct mlx5_ib_qp *qp)         {}
 872 static inline int mlx5_ib_odp_init_one(struct mlx5_ib_dev *ibdev) { return 0; }
 873 static inline void mlx5_ib_odp_remove_one(struct mlx5_ib_dev *ibdev)    {}
 874 static inline int mlx5_ib_odp_init(void) { return 0; }
 875 static inline void mlx5_ib_odp_cleanup(void)                            {}
 876 static inline void mlx5_ib_qp_disable_pagefaults(struct mlx5_ib_qp *qp) {}
 877 static inline void mlx5_ib_qp_enable_pagefaults(struct mlx5_ib_qp *qp)  {}
 878
 879 #endif /* CONFIG_INFINIBAND_ON_DEMAND_PAGING */
 880
 881 int mlx5_ib_get_vf_config(struct ib_device *device, int vf,
 882                           u8 port, struct ifla_vf_info *info);
 883 int mlx5_ib_set_vf_link_state(struct ib_device *device, int vf,
 884                               u8 port, int state);
 885 int mlx5_ib_get_vf_stats(struct ib_device *device, int vf,
 886                          u8 port, struct ifla_vf_stats *stats);
 887 int mlx5_ib_set_vf_guid(struct ib_device *device, int vf, u8 port,
 888                         u64 guid, int type);
 889
 890 __be16 mlx5_get_roce_udp_sport(struct mlx5_ib_dev *dev, u8 port_num,
 891                                int index);
 892
 893 /* GSI QP helper functions */
 894 struct ib_qp *mlx5_ib_gsi_create_qp(struct ib_pd *pd,
 895                                     struct ib_qp_init_attr *init_attr);
 896 int mlx5_ib_gsi_destroy_qp(struct ib_qp *qp);
 897 int mlx5_ib_gsi_modify_qp(struct ib_qp *qp, struct ib_qp_attr *attr,
 898                           int attr_mask);
 899 int mlx5_ib_gsi_query_qp(struct ib_qp *qp, struct ib_qp_attr *qp_attr,
 900                          int qp_attr_mask,
 901                          struct ib_qp_init_attr *qp_init_attr);
 902 int mlx5_ib_gsi_post_send(struct ib_qp *qp, struct ib_send_wr *wr,
 903                           struct ib_send_wr **bad_wr);
 904 int mlx5_ib_gsi_post_recv(struct ib_qp *qp, struct ib_recv_wr *wr,
 905                           struct ib_recv_wr **bad_wr);
 906 void mlx5_ib_gsi_pkey_change(struct mlx5_ib_gsi_qp *gsi);
 907
 908 int mlx5_ib_generate_wc(struct ib_cq *ibcq, struct ib_wc *wc);
 909
 910 static inline void init_query_mad(struct ib_smp *mad)
 911 {
 912         mad->base_version  = 1;
 913         mad->mgmt_class    = IB_MGMT_CLASS_SUBN_LID_ROUTED;
 914         mad->class_version = 1;
 915         mad->method        = IB_MGMT_METHOD_GET;
 916 }
 917
 918 static inline u8 convert_access(int acc)
 919 {
 920         return (acc & IB_ACCESS_REMOTE_ATOMIC ? MLX5_PERM_ATOMIC       : 0) |
 921                (acc & IB_ACCESS_REMOTE_WRITE  ? MLX5_PERM_REMOTE_WRITE : 0) |
 922                (acc & IB_ACCESS_REMOTE_READ   ? MLX5_PERM_REMOTE_READ  : 0) |
 923                (acc & IB_ACCESS_LOCAL_WRITE   ? MLX5_PERM_LOCAL_WRITE  : 0) |
 924                MLX5_PERM_LOCAL_READ;
 925 }
 926
 927 static inline int is_qp1(enum ib_qp_type qp_type)
 928 {
 929         return qp_type == MLX5_IB_QPT_HW_GSI;
 930 }
 931
 932 #define MLX5_MAX_UMR_SHIFT 16
 933 #define MLX5_MAX_UMR_PAGES (1 << MLX5_MAX_UMR_SHIFT)
 934
 935 static inline u32 check_cq_create_flags(u32 flags)
 936 {
 937         /*
 938          * It returns non-zero value for unsupported CQ
 939          * create flags, otherwise it returns zero.
 940          */
 941         return (flags & ~(IB_CQ_FLAGS_IGNORE_OVERRUN |
 942                           IB_CQ_FLAGS_TIMESTAMP_COMPLETION));
 943 }
 944
 945 static inline int verify_assign_uidx(u8 cqe_version, u32 cmd_uidx,
 946                                      u32 *user_index)
 947 {
 948         if (cqe_version) {
 949                 if ((cmd_uidx == MLX5_IB_DEFAULT_UIDX) ||
 950                     (cmd_uidx & ~MLX5_USER_ASSIGNED_UIDX_MASK))
 951                         return -EINVAL;
 952                 *user_index = cmd_uidx;
 953         } else {
 954                 *user_index = MLX5_IB_DEFAULT_UIDX;
 955         }
 956
 957         return 0;
 958 }
 959
 960 static inline int get_qp_user_index(struct mlx5_ib_ucontext *ucontext,
 961                                     struct mlx5_ib_create_qp *ucmd,
 962                                     int inlen,
 963                                     u32 *user_index)
 964 {
 965         u8 cqe_version = ucontext->cqe_version;
 966
 967         if (field_avail(struct mlx5_ib_create_qp, uidx, inlen) &&
 968             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
 969                 return 0;
 970
 971         if (!!(field_avail(struct mlx5_ib_create_qp, uidx, inlen) !=
 972                !!cqe_version))
 973                 return -EINVAL;
 974
 975         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
 976 }
 977
 978 static inline int get_srq_user_index(struct mlx5_ib_ucontext *ucontext,
 979                                      struct mlx5_ib_create_srq *ucmd,
 980                                      int inlen,
 981                                      u32 *user_index)
 982 {
 983         u8 cqe_version = ucontext->cqe_version;
 984
 985         if (field_avail(struct mlx5_ib_create_srq, uidx, inlen) &&
 986             !cqe_version && (ucmd->uidx == MLX5_IB_DEFAULT_UIDX))
 987                 return 0;
 988
 989         if (!!(field_avail(struct mlx5_ib_create_srq, uidx, inlen) !=
 990                !!cqe_version))
 991                 return -EINVAL;
 992
 993         return verify_assign_uidx(cqe_version, ucmd->uidx, user_index);
 994 }
 995 #endif /* MLX5_IB_H */