drivers/infiniband/hw/qedr/qedr.h

   1 /* QLogic qedr NIC Driver
   2  * Copyright (c) 2015-2016  QLogic Corporation
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and /or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __QEDR_H__
  33 #define __QEDR_H__
  34
  35 #include <linux/pci.h>
  36 #include <rdma/ib_addr.h>
  37 #include <linux/qed/qed_if.h>
  38 #include <linux/qed/qed_chain.h>
  39 #include <linux/qed/qed_roce_if.h>
  40 #include <linux/qed/qede_roce.h>
  41 #include "qedr_hsi.h"
  42
  43 #define QEDR_MODULE_VERSION     "8.10.10.0"
  44 #define QEDR_NODE_DESC "QLogic 579xx RoCE HCA"
  45 #define DP_NAME(dev) ((dev)->ibdev.name)
  46
  47 #define DP_DEBUG(dev, module, fmt, ...)                                 \
  48         pr_debug("(%s) " module ": " fmt,                               \
  49                  DP_NAME(dev) ? DP_NAME(dev) : "", ## __VA_ARGS__)
  50
  51 #define QEDR_MSG_INIT "INIT"
  52 #define QEDR_MSG_MISC "MISC"
  53 #define QEDR_MSG_CQ   "  CQ"
  54 #define QEDR_MSG_MR   "  MR"
  55 #define QEDR_MSG_RQ   "  RQ"
  56 #define QEDR_MSG_SQ   "  SQ"
  57 #define QEDR_MSG_QP   "  QP"
  58
  59 #define QEDR_CQ_MAGIC_NUMBER   (0x11223344)
  60
  61 struct qedr_dev;
  62
  63 struct qedr_cnq {
  64         struct qedr_dev         *dev;
  65         struct qed_chain        pbl;
  66         struct qed_sb_info      *sb;
  67         char                    name[32];
  68         u64                     n_comp;
  69         __le16                  *hw_cons_ptr;
  70         u8                      index;
  71 };
  72
  73 #define QEDR_MAX_SGID 128
  74
  75 struct qedr_device_attr {
  76         u32     vendor_id;
  77         u32     vendor_part_id;
  78         u32     hw_ver;
  79         u64     fw_ver;
  80         u64     node_guid;
  81         u64     sys_image_guid;
  82         u8      max_cnq;
  83         u8      max_sge;
  84         u16     max_inline;
  85         u32     max_sqe;
  86         u32     max_rqe;
  87         u8      max_qp_resp_rd_atomic_resc;
  88         u8      max_qp_req_rd_atomic_resc;
  89         u64     max_dev_resp_rd_atomic_resc;
  90         u32     max_cq;
  91         u32     max_qp;
  92         u32     max_mr;
  93         u64     max_mr_size;
  94         u32     max_cqe;
  95         u32     max_mw;
  96         u32     max_fmr;
  97         u32     max_mr_mw_fmr_pbl;
  98         u64     max_mr_mw_fmr_size;
  99         u32     max_pd;
 100         u32     max_ah;
 101         u8      max_pkey;
 102         u32     max_srq;
 103         u32     max_srq_wr;
 104         u8      max_srq_sge;
 105         u8      max_stats_queues;
 106         u32     dev_caps;
 107
 108         u64     page_size_caps;
 109         u8      dev_ack_delay;
 110         u32     reserved_lkey;
 111         u32     bad_pkey_counter;
 112         struct qed_rdma_events events;
 113 };
 114
 115 struct qedr_dev {
 116         struct ib_device        ibdev;
 117         struct qed_dev          *cdev;
 118         struct pci_dev          *pdev;
 119         struct net_device       *ndev;
 120
 121         enum ib_atomic_cap      atomic_cap;
 122
 123         void *rdma_ctx;
 124         struct qedr_device_attr attr;
 125
 126         const struct qed_rdma_ops *ops;
 127         struct qed_int_info     int_info;
 128
 129         struct qed_sb_info      *sb_array;
 130         struct qedr_cnq         *cnq_array;
 131         int                     num_cnq;
 132         int                     sb_start;
 133
 134         void __iomem            *db_addr;
 135         u64                     db_phys_addr;
 136         u32                     db_size;
 137         u16                     dpi;
 138
 139         union ib_gid *sgid_tbl;
 140
 141         /* Lock for sgid table */
 142         spinlock_t sgid_lock;
 143
 144         u64                     guid;
 145
 146         u32                     dp_module;
 147         u8                      dp_level;
 148         u8                      num_hwfns;
 149         uint                    wq_multiplier;
 150         u8                      gsi_ll2_mac_address[ETH_ALEN];
 151 };
 152
 153 #define QEDR_MAX_SQ_PBL                 (0x8000)
 154 #define QEDR_MAX_SQ_PBL_ENTRIES         (0x10000 / sizeof(void *))
 155 #define QEDR_SQE_ELEMENT_SIZE           (sizeof(struct rdma_sq_sge))
 156 #define QEDR_MAX_SQE_ELEMENTS_PER_SQE   (ROCE_REQ_MAX_SINGLE_SQ_WQE_SIZE / \
 157                                          QEDR_SQE_ELEMENT_SIZE)
 158 #define QEDR_MAX_SQE_ELEMENTS_PER_PAGE  ((RDMA_RING_PAGE_SIZE) / \
 159                                          QEDR_SQE_ELEMENT_SIZE)
 160 #define QEDR_MAX_SQE                    ((QEDR_MAX_SQ_PBL_ENTRIES) *\
 161                                          (RDMA_RING_PAGE_SIZE) / \
 162                                          (QEDR_SQE_ELEMENT_SIZE) /\
 163                                          (QEDR_MAX_SQE_ELEMENTS_PER_SQE))
 164 /* RQ */
 165 #define QEDR_MAX_RQ_PBL                 (0x2000)
 166 #define QEDR_MAX_RQ_PBL_ENTRIES         (0x10000 / sizeof(void *))
 167 #define QEDR_RQE_ELEMENT_SIZE           (sizeof(struct rdma_rq_sge))
 168 #define QEDR_MAX_RQE_ELEMENTS_PER_RQE   (RDMA_MAX_SGE_PER_RQ_WQE)
 169 #define QEDR_MAX_RQE_ELEMENTS_PER_PAGE  ((RDMA_RING_PAGE_SIZE) / \
 170                                          QEDR_RQE_ELEMENT_SIZE)
 171 #define QEDR_MAX_RQE                    ((QEDR_MAX_RQ_PBL_ENTRIES) *\
 172                                          (RDMA_RING_PAGE_SIZE) / \
 173                                          (QEDR_RQE_ELEMENT_SIZE) /\
 174                                          (QEDR_MAX_RQE_ELEMENTS_PER_RQE))
 175
 176 #define QEDR_CQE_SIZE   (sizeof(union rdma_cqe))
 177 #define QEDR_MAX_CQE_PBL_SIZE (512 * 1024)
 178 #define QEDR_MAX_CQE_PBL_ENTRIES (((QEDR_MAX_CQE_PBL_SIZE) / \
 179                                   sizeof(u64)) - 1)
 180 #define QEDR_MAX_CQES ((u32)((QEDR_MAX_CQE_PBL_ENTRIES) * \
 181                              (QED_CHAIN_PAGE_SIZE) / QEDR_CQE_SIZE))
 182
 183 #define QEDR_ROCE_MAX_CNQ_SIZE          (0x4000)
 184
 185 #define QEDR_MAX_PORT                   (1)
 186
 187 #define QEDR_UVERBS(CMD_NAME) (1ull << IB_USER_VERBS_CMD_##CMD_NAME)
 188
 189 #define QEDR_ROCE_PKEY_MAX 1
 190 #define QEDR_ROCE_PKEY_TABLE_LEN 1
 191 #define QEDR_ROCE_PKEY_DEFAULT 0xffff
 192
 193 struct qedr_pbl {
 194         struct list_head list_entry;
 195         void *va;
 196         dma_addr_t pa;
 197 };
 198
 199 struct qedr_ucontext {
 200         struct ib_ucontext ibucontext;
 201         struct qedr_dev *dev;
 202         struct qedr_pd *pd;
 203         u64 dpi_addr;
 204         u64 dpi_phys_addr;
 205         u32 dpi_size;
 206         u16 dpi;
 207
 208         struct list_head mm_head;
 209
 210         /* Lock to protect mm list */
 211         struct mutex mm_list_lock;
 212 };
 213
 214 union db_prod64 {
 215         struct rdma_pwm_val32_data data;
 216         u64 raw;
 217 };
 218
 219 enum qedr_cq_type {
 220         QEDR_CQ_TYPE_GSI,
 221         QEDR_CQ_TYPE_KERNEL,
 222         QEDR_CQ_TYPE_USER,
 223 };
 224
 225 struct qedr_pbl_info {
 226         u32 num_pbls;
 227         u32 num_pbes;
 228         u32 pbl_size;
 229         u32 pbe_size;
 230         bool two_layered;
 231 };
 232
 233 struct qedr_userq {
 234         struct ib_umem *umem;
 235         struct qedr_pbl_info pbl_info;
 236         struct qedr_pbl *pbl_tbl;
 237         u64 buf_addr;
 238         size_t buf_len;
 239 };
 240
 241 struct qedr_cq {
 242         struct ib_cq ibcq;
 243
 244         enum qedr_cq_type cq_type;
 245         u32 sig;
 246
 247         u16 icid;
 248
 249         /* Lock to protect multiplem CQ's */
 250         spinlock_t cq_lock;
 251         u8 arm_flags;
 252         struct qed_chain pbl;
 253
 254         void __iomem *db_addr;
 255         union db_prod64 db;
 256
 257         u8 pbl_toggle;
 258         union rdma_cqe *latest_cqe;
 259         union rdma_cqe *toggle_cqe;
 260
 261         u32 cq_cons;
 262
 263         struct qedr_userq q;
 264 };
 265
 266 struct qedr_pd {
 267         struct ib_pd ibpd;
 268         u32 pd_id;
 269         struct qedr_ucontext *uctx;
 270 };
 271
 272 struct qedr_mm {
 273         struct {
 274                 u64 phy_addr;
 275                 unsigned long len;
 276         } key;
 277         struct list_head entry;
 278 };
 279
 280 union db_prod32 {
 281         struct rdma_pwm_val16_data data;
 282         u32 raw;
 283 };
 284
 285 struct qedr_qp_hwq_info {
 286         /* WQE Elements */
 287         struct qed_chain pbl;
 288         u64 p_phys_addr_tbl;
 289         u32 max_sges;
 290
 291         /* WQE */
 292         u16 prod;
 293         u16 cons;
 294         u16 wqe_cons;
 295         u16 max_wr;
 296
 297         /* DB */
 298         void __iomem *db;
 299         union db_prod32 db_data;
 300 };
 301
 302 #define QEDR_INC_SW_IDX(p_info, index)                                  \
 303         do {                                                            \
 304                 p_info->index = (p_info->index + 1) &                   \
 305                                 qed_chain_get_capacity(p_info->pbl)     \
 306         } while (0)
 307
 308 enum qedr_qp_err_bitmap {
 309         QEDR_QP_ERR_SQ_FULL = 1,
 310         QEDR_QP_ERR_RQ_FULL = 2,
 311         QEDR_QP_ERR_BAD_SR = 4,
 312         QEDR_QP_ERR_BAD_RR = 8,
 313         QEDR_QP_ERR_SQ_PBL_FULL = 16,
 314         QEDR_QP_ERR_RQ_PBL_FULL = 32,
 315 };
 316
 317 struct qedr_qp {
 318         struct ib_qp ibqp;      /* must be first */
 319         struct qedr_dev *dev;
 320
 321         struct qedr_qp_hwq_info sq;
 322         struct qedr_qp_hwq_info rq;
 323
 324         u32 max_inline_data;
 325
 326         /* Lock for QP's */
 327         spinlock_t q_lock;
 328         struct qedr_cq *sq_cq;
 329         struct qedr_cq *rq_cq;
 330         struct qedr_srq *srq;
 331         enum qed_roce_qp_state state;
 332         u32 id;
 333         struct qedr_pd *pd;
 334         enum ib_qp_type qp_type;
 335         struct qed_rdma_qp *qed_qp;
 336         u32 qp_id;
 337         u16 icid;
 338         u16 mtu;
 339         int sgid_idx;
 340         u32 rq_psn;
 341         u32 sq_psn;
 342         u32 qkey;
 343         u32 dest_qp_num;
 344
 345         /* Relevant to qps created from kernel space only (ULPs) */
 346         u8 prev_wqe_size;
 347         u16 wqe_cons;
 348         u32 err_bitmap;
 349         bool signaled;
 350
 351         /* SQ shadow */
 352         struct {
 353                 u64 wr_id;
 354                 enum ib_wc_opcode opcode;
 355                 u32 bytes_len;
 356                 u8 wqe_size;
 357                 bool signaled;
 358                 dma_addr_t icrc_mapping;
 359                 u32 *icrc;
 360                 struct qedr_mr *mr;
 361         } *wqe_wr_id;
 362
 363         /* RQ shadow */
 364         struct {
 365                 u64 wr_id;
 366                 struct ib_sge sg_list[RDMA_MAX_SGE_PER_RQ_WQE];
 367                 u8 wqe_size;
 368
 369                 u16 vlan_id;
 370                 int rc;
 371         } *rqe_wr_id;
 372
 373         /* Relevant to qps created from user space only (applications) */
 374         struct qedr_userq usq;
 375         struct qedr_userq urq;
 376 };
 377
 378 struct qedr_ah {
 379         struct ib_ah ibah;
 380         struct ib_ah_attr attr;
 381 };
 382
 383 enum qedr_mr_type {
 384         QEDR_MR_USER,
 385         QEDR_MR_KERNEL,
 386         QEDR_MR_DMA,
 387         QEDR_MR_FRMR,
 388 };
 389
 390 struct mr_info {
 391         struct qedr_pbl *pbl_table;
 392         struct qedr_pbl_info pbl_info;
 393         struct list_head free_pbl_list;
 394         struct list_head inuse_pbl_list;
 395         u32 completed;
 396         u32 completed_handled;
 397 };
 398
 399 struct qedr_mr {
 400         struct ib_mr ibmr;
 401         struct ib_umem *umem;
 402
 403         struct qed_rdma_register_tid_in_params hw_mr;
 404         enum qedr_mr_type type;
 405
 406         struct qedr_dev *dev;
 407         struct mr_info info;
 408
 409         u64 *pages;
 410         u32 npages;
 411 };
 412
 413 #define SET_FIELD2(value, name, flag) ((value) |= ((flag) << (name ## _SHIFT)))
 414
 415 #define QEDR_RESP_IMM   (RDMA_CQE_RESPONDER_IMM_FLG_MASK << \
 416                          RDMA_CQE_RESPONDER_IMM_FLG_SHIFT)
 417 #define QEDR_RESP_RDMA  (RDMA_CQE_RESPONDER_RDMA_FLG_MASK << \
 418                          RDMA_CQE_RESPONDER_RDMA_FLG_SHIFT)
 419 #define QEDR_RESP_RDMA_IMM (QEDR_RESP_IMM | QEDR_RESP_RDMA)
 420
 421 static inline void qedr_inc_sw_cons(struct qedr_qp_hwq_info *info)
 422 {
 423         info->cons = (info->cons + 1) % info->max_wr;
 424         info->wqe_cons++;
 425 }
 426
 427 static inline void qedr_inc_sw_prod(struct qedr_qp_hwq_info *info)
 428 {
 429         info->prod = (info->prod + 1) % info->max_wr;
 430 }
 431
 432 static inline int qedr_get_dmac(struct qedr_dev *dev,
 433                                 struct ib_ah_attr *ah_attr, u8 *mac_addr)
 434 {
 435         union ib_gid zero_sgid = { { 0 } };
 436         struct in6_addr in6;
 437
 438         if (!memcmp(&ah_attr->grh.dgid, &zero_sgid, sizeof(union ib_gid))) {
 439                 DP_ERR(dev, "Local port GID not supported\n");
 440                 eth_zero_addr(mac_addr);
 441                 return -EINVAL;
 442         }
 443
 444         memcpy(&in6, ah_attr->grh.dgid.raw, sizeof(in6));
 445         ether_addr_copy(mac_addr, ah_attr->dmac);
 446
 447         return 0;
 448 }
 449
 450 static inline
 451 struct qedr_ucontext *get_qedr_ucontext(struct ib_ucontext *ibucontext)
 452 {
 453         return container_of(ibucontext, struct qedr_ucontext, ibucontext);
 454 }
 455
 456 static inline struct qedr_dev *get_qedr_dev(struct ib_device *ibdev)
 457 {
 458         return container_of(ibdev, struct qedr_dev, ibdev);
 459 }
 460
 461 static inline struct qedr_pd *get_qedr_pd(struct ib_pd *ibpd)
 462 {
 463         return container_of(ibpd, struct qedr_pd, ibpd);
 464 }
 465
 466 static inline struct qedr_cq *get_qedr_cq(struct ib_cq *ibcq)
 467 {
 468         return container_of(ibcq, struct qedr_cq, ibcq);
 469 }
 470
 471 static inline struct qedr_qp *get_qedr_qp(struct ib_qp *ibqp)
 472 {
 473         return container_of(ibqp, struct qedr_qp, ibqp);
 474 }
 475
 476 static inline struct qedr_mr *get_qedr_mr(struct ib_mr *ibmr)
 477 {
 478         return container_of(ibmr, struct qedr_mr, ibmr);
 479 }
 480 #endif