2091c0d6e67d4a2046ab6ebe1b32d8b2ee639d4f
[cascardo/linux.git] / drivers / infiniband / hw / qedr / qedr.h
1 /* QLogic qedr NIC Driver
2  * Copyright (c) 2015-2016  QLogic Corporation
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and /or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32 #ifndef __QEDR_H__
33 #define __QEDR_H__
34
35 #include <linux/pci.h>
36 #include <rdma/ib_addr.h>
37 #include <linux/qed/qed_if.h>
38 #include <linux/qed/qed_chain.h>
39 #include <linux/qed/qed_roce_if.h>
40 #include <linux/qed/qede_roce.h>
41 #include "qedr_hsi.h"
42
43 #define QEDR_MODULE_VERSION     "8.10.10.0"
44 #define QEDR_NODE_DESC "QLogic 579xx RoCE HCA"
45 #define DP_NAME(dev) ((dev)->ibdev.name)
46
47 #define DP_DEBUG(dev, module, fmt, ...)                                 \
48         pr_debug("(%s) " module ": " fmt,                               \
49                  DP_NAME(dev) ? DP_NAME(dev) : "", ## __VA_ARGS__)
50
51 #define QEDR_MSG_INIT "INIT"
52 #define QEDR_MSG_MISC "MISC"
53
54 struct qedr_dev;
55
56 struct qedr_cnq {
57         struct qedr_dev         *dev;
58         struct qed_chain        pbl;
59         struct qed_sb_info      *sb;
60         char                    name[32];
61         u64                     n_comp;
62         __le16                  *hw_cons_ptr;
63         u8                      index;
64 };
65
66 #define QEDR_MAX_SGID 128
67
68 struct qedr_device_attr {
69         u32     vendor_id;
70         u32     vendor_part_id;
71         u32     hw_ver;
72         u64     fw_ver;
73         u64     node_guid;
74         u64     sys_image_guid;
75         u8      max_cnq;
76         u8      max_sge;
77         u16     max_inline;
78         u32     max_sqe;
79         u32     max_rqe;
80         u8      max_qp_resp_rd_atomic_resc;
81         u8      max_qp_req_rd_atomic_resc;
82         u64     max_dev_resp_rd_atomic_resc;
83         u32     max_cq;
84         u32     max_qp;
85         u32     max_mr;
86         u64     max_mr_size;
87         u32     max_cqe;
88         u32     max_mw;
89         u32     max_fmr;
90         u32     max_mr_mw_fmr_pbl;
91         u64     max_mr_mw_fmr_size;
92         u32     max_pd;
93         u32     max_ah;
94         u8      max_pkey;
95         u32     max_srq;
96         u32     max_srq_wr;
97         u8      max_srq_sge;
98         u8      max_stats_queues;
99         u32     dev_caps;
100
101         u64     page_size_caps;
102         u8      dev_ack_delay;
103         u32     reserved_lkey;
104         u32     bad_pkey_counter;
105         struct qed_rdma_events events;
106 };
107
108 struct qedr_dev {
109         struct ib_device        ibdev;
110         struct qed_dev          *cdev;
111         struct pci_dev          *pdev;
112         struct net_device       *ndev;
113
114         enum ib_atomic_cap      atomic_cap;
115
116         void *rdma_ctx;
117         struct qedr_device_attr attr;
118
119         const struct qed_rdma_ops *ops;
120         struct qed_int_info     int_info;
121
122         struct qed_sb_info      *sb_array;
123         struct qedr_cnq         *cnq_array;
124         int                     num_cnq;
125         int                     sb_start;
126
127         void __iomem            *db_addr;
128         u64                     db_phys_addr;
129         u32                     db_size;
130         u16                     dpi;
131
132         union ib_gid *sgid_tbl;
133
134         /* Lock for sgid table */
135         spinlock_t sgid_lock;
136
137         u64                     guid;
138
139         u32                     dp_module;
140         u8                      dp_level;
141         u8                      num_hwfns;
142 };
143
144 #define QEDR_MAX_SQ_PBL                 (0x8000)
145 #define QEDR_MAX_SQ_PBL_ENTRIES         (0x10000 / sizeof(void *))
146 #define QEDR_SQE_ELEMENT_SIZE           (sizeof(struct rdma_sq_sge))
147 #define QEDR_MAX_SQE_ELEMENTS_PER_SQE   (ROCE_REQ_MAX_SINGLE_SQ_WQE_SIZE / \
148                                          QEDR_SQE_ELEMENT_SIZE)
149 #define QEDR_MAX_SQE_ELEMENTS_PER_PAGE  ((RDMA_RING_PAGE_SIZE) / \
150                                          QEDR_SQE_ELEMENT_SIZE)
151 #define QEDR_MAX_SQE                    ((QEDR_MAX_SQ_PBL_ENTRIES) *\
152                                          (RDMA_RING_PAGE_SIZE) / \
153                                          (QEDR_SQE_ELEMENT_SIZE) /\
154                                          (QEDR_MAX_SQE_ELEMENTS_PER_SQE))
155 /* RQ */
156 #define QEDR_MAX_RQ_PBL                 (0x2000)
157 #define QEDR_MAX_RQ_PBL_ENTRIES         (0x10000 / sizeof(void *))
158 #define QEDR_RQE_ELEMENT_SIZE           (sizeof(struct rdma_rq_sge))
159 #define QEDR_MAX_RQE_ELEMENTS_PER_RQE   (RDMA_MAX_SGE_PER_RQ_WQE)
160 #define QEDR_MAX_RQE_ELEMENTS_PER_PAGE  ((RDMA_RING_PAGE_SIZE) / \
161                                          QEDR_RQE_ELEMENT_SIZE)
162 #define QEDR_MAX_RQE                    ((QEDR_MAX_RQ_PBL_ENTRIES) *\
163                                          (RDMA_RING_PAGE_SIZE) / \
164                                          (QEDR_RQE_ELEMENT_SIZE) /\
165                                          (QEDR_MAX_RQE_ELEMENTS_PER_RQE))
166
167 #define QEDR_CQE_SIZE   (sizeof(union rdma_cqe))
168 #define QEDR_MAX_CQE_PBL_SIZE (512 * 1024)
169 #define QEDR_MAX_CQE_PBL_ENTRIES (((QEDR_MAX_CQE_PBL_SIZE) / \
170                                   sizeof(u64)) - 1)
171 #define QEDR_MAX_CQES ((u32)((QEDR_MAX_CQE_PBL_ENTRIES) * \
172                              (QED_CHAIN_PAGE_SIZE) / QEDR_CQE_SIZE))
173
174 #define QEDR_ROCE_MAX_CNQ_SIZE          (0x4000)
175
176 #define QEDR_MAX_PORT                   (1)
177
178 #define QEDR_UVERBS(CMD_NAME) (1ull << IB_USER_VERBS_CMD_##CMD_NAME)
179
180 #define QEDR_ROCE_PKEY_MAX 1
181 #define QEDR_ROCE_PKEY_TABLE_LEN 1
182 #define QEDR_ROCE_PKEY_DEFAULT 0xffff
183
184 struct qedr_ucontext {
185         struct ib_ucontext ibucontext;
186         struct qedr_dev *dev;
187         struct qedr_pd *pd;
188         u64 dpi_addr;
189         u64 dpi_phys_addr;
190         u32 dpi_size;
191         u16 dpi;
192
193         struct list_head mm_head;
194
195         /* Lock to protect mm list */
196         struct mutex mm_list_lock;
197 };
198
199 struct qedr_mm {
200         struct {
201                 u64 phy_addr;
202                 unsigned long len;
203         } key;
204         struct list_head entry;
205 };
206
207 static inline
208 struct qedr_ucontext *get_qedr_ucontext(struct ib_ucontext *ibucontext)
209 {
210         return container_of(ibucontext, struct qedr_ucontext, ibucontext);
211 }
212
213 static inline struct qedr_dev *get_qedr_dev(struct ib_device *ibdev)
214 {
215         return container_of(ibdev, struct qedr_dev, ibdev);
216 }
217
218 #endif