drivers/net/ethernet/cavium/thunder/nicvf_queues.c

   1 /*
   2  * Copyright (C) 2015 Cavium, Inc.
   3  *
   4  * This program is free software; you can redistribute it and/or modify it
   5  * under the terms of version 2 of the GNU General Public License
   6  * as published by the Free Software Foundation.
   7  */
   8
   9 #include <linux/pci.h>
  10 #include <linux/netdevice.h>
  11 #include <linux/ip.h>
  12 #include <linux/etherdevice.h>
  13 #include <net/ip.h>
  14 #include <net/tso.h>
  15
  16 #include "nic_reg.h"
  17 #include "nic.h"
  18 #include "q_struct.h"
  19 #include "nicvf_queues.h"
  20
  21 static void nicvf_get_page(struct nicvf *nic)
  22 {
  23         if (!nic->rb_pageref || !nic->rb_page)
  24                 return;
  25
  26         page_ref_add(nic->rb_page, nic->rb_pageref);
  27         nic->rb_pageref = 0;
  28 }
  29
  30 /* Poll a register for a specific value */
  31 static int nicvf_poll_reg(struct nicvf *nic, int qidx,
  32                           u64 reg, int bit_pos, int bits, int val)
  33 {
  34         u64 bit_mask;
  35         u64 reg_val;
  36         int timeout = 10;
  37
  38         bit_mask = (1ULL << bits) - 1;
  39         bit_mask = (bit_mask << bit_pos);
  40
  41         while (timeout) {
  42                 reg_val = nicvf_queue_reg_read(nic, reg, qidx);
  43                 if (((reg_val & bit_mask) >> bit_pos) == val)
  44                         return 0;
  45                 usleep_range(1000, 2000);
  46                 timeout--;
  47         }
  48         netdev_err(nic->netdev, "Poll on reg 0x%llx failed\n", reg);
  49         return 1;
  50 }
  51
  52 /* Allocate memory for a queue's descriptors */
  53 static int nicvf_alloc_q_desc_mem(struct nicvf *nic, struct q_desc_mem *dmem,
  54                                   int q_len, int desc_size, int align_bytes)
  55 {
  56         dmem->q_len = q_len;
  57         dmem->size = (desc_size * q_len) + align_bytes;
  58         /* Save address, need it while freeing */
  59         dmem->unalign_base = dma_zalloc_coherent(&nic->pdev->dev, dmem->size,
  60                                                 &dmem->dma, GFP_KERNEL);
  61         if (!dmem->unalign_base)
  62                 return -ENOMEM;
  63
  64         /* Align memory address for 'align_bytes' */
  65         dmem->phys_base = NICVF_ALIGNED_ADDR((u64)dmem->dma, align_bytes);
  66         dmem->base = dmem->unalign_base + (dmem->phys_base - dmem->dma);
  67         return 0;
  68 }
  69
  70 /* Free queue's descriptor memory */
  71 static void nicvf_free_q_desc_mem(struct nicvf *nic, struct q_desc_mem *dmem)
  72 {
  73         if (!dmem)
  74                 return;
  75
  76         dma_free_coherent(&nic->pdev->dev, dmem->size,
  77                           dmem->unalign_base, dmem->dma);
  78         dmem->unalign_base = NULL;
  79         dmem->base = NULL;
  80 }
  81
  82 /* Allocate buffer for packet reception
  83  * HW returns memory address where packet is DMA'ed but not a pointer
  84  * into RBDR ring, so save buffer address at the start of fragment and
  85  * align the start address to a cache aligned address
  86  */
  87 static inline int nicvf_alloc_rcv_buffer(struct nicvf *nic, gfp_t gfp,
  88                                          u32 buf_len, u64 **rbuf)
  89 {
  90         int order = (PAGE_SIZE <= 4096) ?  PAGE_ALLOC_COSTLY_ORDER : 0;
  91
  92         /* Check if request can be accomodated in previous allocated page */
  93         if (nic->rb_page &&
  94             ((nic->rb_page_offset + buf_len) < (PAGE_SIZE << order))) {
  95                 nic->rb_pageref++;
  96                 goto ret;
  97         }
  98
  99         nicvf_get_page(nic);
 100         nic->rb_page = NULL;
 101
 102         /* Allocate a new page */
 103         if (!nic->rb_page) {
 104                 nic->rb_page = alloc_pages(gfp | __GFP_COMP | __GFP_NOWARN,
 105                                            order);
 106                 if (!nic->rb_page) {
 107                         nic->drv_stats.rcv_buffer_alloc_failures++;
 108                         return -ENOMEM;
 109                 }
 110                 nic->rb_page_offset = 0;
 111         }
 112
 113 ret:
 114         *rbuf = (u64 *)((u64)page_address(nic->rb_page) + nic->rb_page_offset);
 115         nic->rb_page_offset += buf_len;
 116
 117         return 0;
 118 }
 119
 120 /* Build skb around receive buffer */
 121 static struct sk_buff *nicvf_rb_ptr_to_skb(struct nicvf *nic,
 122                                            u64 rb_ptr, int len)
 123 {
 124         void *data;
 125         struct sk_buff *skb;
 126
 127         data = phys_to_virt(rb_ptr);
 128
 129         /* Now build an skb to give to stack */
 130         skb = build_skb(data, RCV_FRAG_LEN);
 131         if (!skb) {
 132                 put_page(virt_to_page(data));
 133                 return NULL;
 134         }
 135
 136         prefetch(skb->data);
 137         return skb;
 138 }
 139
 140 /* Allocate RBDR ring and populate receive buffers */
 141 static int  nicvf_init_rbdr(struct nicvf *nic, struct rbdr *rbdr,
 142                             int ring_len, int buf_size)
 143 {
 144         int idx;
 145         u64 *rbuf;
 146         struct rbdr_entry_t *desc;
 147         int err;
 148
 149         err = nicvf_alloc_q_desc_mem(nic, &rbdr->dmem, ring_len,
 150                                      sizeof(struct rbdr_entry_t),
 151                                      NICVF_RCV_BUF_ALIGN_BYTES);
 152         if (err)
 153                 return err;
 154
 155         rbdr->desc = rbdr->dmem.base;
 156         /* Buffer size has to be in multiples of 128 bytes */
 157         rbdr->dma_size = buf_size;
 158         rbdr->enable = true;
 159         rbdr->thresh = RBDR_THRESH;
 160
 161         nic->rb_page = NULL;
 162         for (idx = 0; idx < ring_len; idx++) {
 163                 err = nicvf_alloc_rcv_buffer(nic, GFP_KERNEL, RCV_FRAG_LEN,
 164                                              &rbuf);
 165                 if (err)
 166                         return err;
 167
 168                 desc = GET_RBDR_DESC(rbdr, idx);
 169                 desc->buf_addr = virt_to_phys(rbuf) >> NICVF_RCV_BUF_ALIGN;
 170         }
 171
 172         nicvf_get_page(nic);
 173
 174         return 0;
 175 }
 176
 177 /* Free RBDR ring and its receive buffers */
 178 static void nicvf_free_rbdr(struct nicvf *nic, struct rbdr *rbdr)
 179 {
 180         int head, tail;
 181         u64 buf_addr;
 182         struct rbdr_entry_t *desc;
 183
 184         if (!rbdr)
 185                 return;
 186
 187         rbdr->enable = false;
 188         if (!rbdr->dmem.base)
 189                 return;
 190
 191         head = rbdr->head;
 192         tail = rbdr->tail;
 193
 194         /* Free SKBs */
 195         while (head != tail) {
 196                 desc = GET_RBDR_DESC(rbdr, head);
 197                 buf_addr = desc->buf_addr << NICVF_RCV_BUF_ALIGN;
 198                 put_page(virt_to_page(phys_to_virt(buf_addr)));
 199                 head++;
 200                 head &= (rbdr->dmem.q_len - 1);
 201         }
 202         /* Free SKB of tail desc */
 203         desc = GET_RBDR_DESC(rbdr, tail);
 204         buf_addr = desc->buf_addr << NICVF_RCV_BUF_ALIGN;
 205         put_page(virt_to_page(phys_to_virt(buf_addr)));
 206
 207         /* Free RBDR ring */
 208         nicvf_free_q_desc_mem(nic, &rbdr->dmem);
 209 }
 210
 211 /* Refill receive buffer descriptors with new buffers.
 212  */
 213 static void nicvf_refill_rbdr(struct nicvf *nic, gfp_t gfp)
 214 {
 215         struct queue_set *qs = nic->qs;
 216         int rbdr_idx = qs->rbdr_cnt;
 217         int tail, qcount;
 218         int refill_rb_cnt;
 219         struct rbdr *rbdr;
 220         struct rbdr_entry_t *desc;
 221         u64 *rbuf;
 222         int new_rb = 0;
 223
 224 refill:
 225         if (!rbdr_idx)
 226                 return;
 227         rbdr_idx--;
 228         rbdr = &qs->rbdr[rbdr_idx];
 229         /* Check if it's enabled */
 230         if (!rbdr->enable)
 231                 goto next_rbdr;
 232
 233         /* Get no of desc's to be refilled */
 234         qcount = nicvf_queue_reg_read(nic, NIC_QSET_RBDR_0_1_STATUS0, rbdr_idx);
 235         qcount &= 0x7FFFF;
 236         /* Doorbell can be ringed with a max of ring size minus 1 */
 237         if (qcount >= (qs->rbdr_len - 1))
 238                 goto next_rbdr;
 239         else
 240                 refill_rb_cnt = qs->rbdr_len - qcount - 1;
 241
 242         /* Start filling descs from tail */
 243         tail = nicvf_queue_reg_read(nic, NIC_QSET_RBDR_0_1_TAIL, rbdr_idx) >> 3;
 244         while (refill_rb_cnt) {
 245                 tail++;
 246                 tail &= (rbdr->dmem.q_len - 1);
 247
 248                 if (nicvf_alloc_rcv_buffer(nic, gfp, RCV_FRAG_LEN, &rbuf))
 249                         break;
 250
 251                 desc = GET_RBDR_DESC(rbdr, tail);
 252                 desc->buf_addr = virt_to_phys(rbuf) >> NICVF_RCV_BUF_ALIGN;
 253                 refill_rb_cnt--;
 254                 new_rb++;
 255         }
 256
 257         nicvf_get_page(nic);
 258
 259         /* make sure all memory stores are done before ringing doorbell */
 260         smp_wmb();
 261
 262         /* Check if buffer allocation failed */
 263         if (refill_rb_cnt)
 264                 nic->rb_alloc_fail = true;
 265         else
 266                 nic->rb_alloc_fail = false;
 267
 268         /* Notify HW */
 269         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_DOOR,
 270                               rbdr_idx, new_rb);
 271 next_rbdr:
 272         /* Re-enable RBDR interrupts only if buffer allocation is success */
 273         if (!nic->rb_alloc_fail && rbdr->enable)
 274                 nicvf_enable_intr(nic, NICVF_INTR_RBDR, rbdr_idx);
 275
 276         if (rbdr_idx)
 277                 goto refill;
 278 }
 279
 280 /* Alloc rcv buffers in non-atomic mode for better success */
 281 void nicvf_rbdr_work(struct work_struct *work)
 282 {
 283         struct nicvf *nic = container_of(work, struct nicvf, rbdr_work.work);
 284
 285         nicvf_refill_rbdr(nic, GFP_KERNEL);
 286         if (nic->rb_alloc_fail)
 287                 schedule_delayed_work(&nic->rbdr_work, msecs_to_jiffies(10));
 288         else
 289                 nic->rb_work_scheduled = false;
 290 }
 291
 292 /* In Softirq context, alloc rcv buffers in atomic mode */
 293 void nicvf_rbdr_task(unsigned long data)
 294 {
 295         struct nicvf *nic = (struct nicvf *)data;
 296
 297         nicvf_refill_rbdr(nic, GFP_ATOMIC);
 298         if (nic->rb_alloc_fail) {
 299                 nic->rb_work_scheduled = true;
 300                 schedule_delayed_work(&nic->rbdr_work, msecs_to_jiffies(10));
 301         }
 302 }
 303
 304 /* Initialize completion queue */
 305 static int nicvf_init_cmp_queue(struct nicvf *nic,
 306                                 struct cmp_queue *cq, int q_len)
 307 {
 308         int err;
 309
 310         err = nicvf_alloc_q_desc_mem(nic, &cq->dmem, q_len, CMP_QUEUE_DESC_SIZE,
 311                                      NICVF_CQ_BASE_ALIGN_BYTES);
 312         if (err)
 313                 return err;
 314
 315         cq->desc = cq->dmem.base;
 316         cq->thresh = pass1_silicon(nic->pdev) ? 0 : CMP_QUEUE_CQE_THRESH;
 317         nic->cq_coalesce_usecs = (CMP_QUEUE_TIMER_THRESH * 0.05) - 1;
 318
 319         return 0;
 320 }
 321
 322 static void nicvf_free_cmp_queue(struct nicvf *nic, struct cmp_queue *cq)
 323 {
 324         if (!cq)
 325                 return;
 326         if (!cq->dmem.base)
 327                 return;
 328
 329         nicvf_free_q_desc_mem(nic, &cq->dmem);
 330 }
 331
 332 /* Initialize transmit queue */
 333 static int nicvf_init_snd_queue(struct nicvf *nic,
 334                                 struct snd_queue *sq, int q_len)
 335 {
 336         int err;
 337
 338         err = nicvf_alloc_q_desc_mem(nic, &sq->dmem, q_len, SND_QUEUE_DESC_SIZE,
 339                                      NICVF_SQ_BASE_ALIGN_BYTES);
 340         if (err)
 341                 return err;
 342
 343         sq->desc = sq->dmem.base;
 344         sq->skbuff = kcalloc(q_len, sizeof(u64), GFP_KERNEL);
 345         if (!sq->skbuff)
 346                 return -ENOMEM;
 347         sq->head = 0;
 348         sq->tail = 0;
 349         atomic_set(&sq->free_cnt, q_len - 1);
 350         sq->thresh = SND_QUEUE_THRESH;
 351
 352         /* Preallocate memory for TSO segment's header */
 353         sq->tso_hdrs = dma_alloc_coherent(&nic->pdev->dev,
 354                                           q_len * TSO_HEADER_SIZE,
 355                                           &sq->tso_hdrs_phys, GFP_KERNEL);
 356         if (!sq->tso_hdrs)
 357                 return -ENOMEM;
 358
 359         return 0;
 360 }
 361
 362 static void nicvf_free_snd_queue(struct nicvf *nic, struct snd_queue *sq)
 363 {
 364         if (!sq)
 365                 return;
 366         if (!sq->dmem.base)
 367                 return;
 368
 369         if (sq->tso_hdrs)
 370                 dma_free_coherent(&nic->pdev->dev,
 371                                   sq->dmem.q_len * TSO_HEADER_SIZE,
 372                                   sq->tso_hdrs, sq->tso_hdrs_phys);
 373
 374         kfree(sq->skbuff);
 375         nicvf_free_q_desc_mem(nic, &sq->dmem);
 376 }
 377
 378 static void nicvf_reclaim_snd_queue(struct nicvf *nic,
 379                                     struct queue_set *qs, int qidx)
 380 {
 381         /* Disable send queue */
 382         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_CFG, qidx, 0);
 383         /* Check if SQ is stopped */
 384         if (nicvf_poll_reg(nic, qidx, NIC_QSET_SQ_0_7_STATUS, 21, 1, 0x01))
 385                 return;
 386         /* Reset send queue */
 387         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_CFG, qidx, NICVF_SQ_RESET);
 388 }
 389
 390 static void nicvf_reclaim_rcv_queue(struct nicvf *nic,
 391                                     struct queue_set *qs, int qidx)
 392 {
 393         union nic_mbx mbx = {};
 394
 395         /* Make sure all packets in the pipeline are written back into mem */
 396         mbx.msg.msg = NIC_MBOX_MSG_RQ_SW_SYNC;
 397         nicvf_send_msg_to_pf(nic, &mbx);
 398 }
 399
 400 static void nicvf_reclaim_cmp_queue(struct nicvf *nic,
 401                                     struct queue_set *qs, int qidx)
 402 {
 403         /* Disable timer threshold (doesn't get reset upon CQ reset */
 404         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_CFG2, qidx, 0);
 405         /* Disable completion queue */
 406         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_CFG, qidx, 0);
 407         /* Reset completion queue */
 408         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_CFG, qidx, NICVF_CQ_RESET);
 409 }
 410
 411 static void nicvf_reclaim_rbdr(struct nicvf *nic,
 412                                struct rbdr *rbdr, int qidx)
 413 {
 414         u64 tmp, fifo_state;
 415         int timeout = 10;
 416
 417         /* Save head and tail pointers for feeing up buffers */
 418         rbdr->head = nicvf_queue_reg_read(nic,
 419                                           NIC_QSET_RBDR_0_1_HEAD,
 420                                           qidx) >> 3;
 421         rbdr->tail = nicvf_queue_reg_read(nic,
 422                                           NIC_QSET_RBDR_0_1_TAIL,
 423                                           qidx) >> 3;
 424
 425         /* If RBDR FIFO is in 'FAIL' state then do a reset first
 426          * before relaiming.
 427          */
 428         fifo_state = nicvf_queue_reg_read(nic, NIC_QSET_RBDR_0_1_STATUS0, qidx);
 429         if (((fifo_state >> 62) & 0x03) == 0x3)
 430                 nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_CFG,
 431                                       qidx, NICVF_RBDR_RESET);
 432
 433         /* Disable RBDR */
 434         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_CFG, qidx, 0);
 435         if (nicvf_poll_reg(nic, qidx, NIC_QSET_RBDR_0_1_STATUS0, 62, 2, 0x00))
 436                 return;
 437         while (1) {
 438                 tmp = nicvf_queue_reg_read(nic,
 439                                            NIC_QSET_RBDR_0_1_PREFETCH_STATUS,
 440                                            qidx);
 441                 if ((tmp & 0xFFFFFFFF) == ((tmp >> 32) & 0xFFFFFFFF))
 442                         break;
 443                 usleep_range(1000, 2000);
 444                 timeout--;
 445                 if (!timeout) {
 446                         netdev_err(nic->netdev,
 447                                    "Failed polling on prefetch status\n");
 448                         return;
 449                 }
 450         }
 451         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_CFG,
 452                               qidx, NICVF_RBDR_RESET);
 453
 454         if (nicvf_poll_reg(nic, qidx, NIC_QSET_RBDR_0_1_STATUS0, 62, 2, 0x02))
 455                 return;
 456         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_CFG, qidx, 0x00);
 457         if (nicvf_poll_reg(nic, qidx, NIC_QSET_RBDR_0_1_STATUS0, 62, 2, 0x00))
 458                 return;
 459 }
 460
 461 void nicvf_config_vlan_stripping(struct nicvf *nic, netdev_features_t features)
 462 {
 463         u64 rq_cfg;
 464         int sqs;
 465
 466         rq_cfg = nicvf_queue_reg_read(nic, NIC_QSET_RQ_GEN_CFG, 0);
 467
 468         /* Enable first VLAN stripping */
 469         if (features & NETIF_F_HW_VLAN_CTAG_RX)
 470                 rq_cfg |= (1ULL << 25);
 471         else
 472                 rq_cfg &= ~(1ULL << 25);
 473         nicvf_queue_reg_write(nic, NIC_QSET_RQ_GEN_CFG, 0, rq_cfg);
 474
 475         /* Configure Secondary Qsets, if any */
 476         for (sqs = 0; sqs < nic->sqs_count; sqs++)
 477                 if (nic->snicvf[sqs])
 478                         nicvf_queue_reg_write(nic->snicvf[sqs],
 479                                               NIC_QSET_RQ_GEN_CFG, 0, rq_cfg);
 480 }
 481
 482 /* Configures receive queue */
 483 static void nicvf_rcv_queue_config(struct nicvf *nic, struct queue_set *qs,
 484                                    int qidx, bool enable)
 485 {
 486         union nic_mbx mbx = {};
 487         struct rcv_queue *rq;
 488         struct rq_cfg rq_cfg;
 489
 490         rq = &qs->rq[qidx];
 491         rq->enable = enable;
 492
 493         /* Disable receive queue */
 494         nicvf_queue_reg_write(nic, NIC_QSET_RQ_0_7_CFG, qidx, 0);
 495
 496         if (!rq->enable) {
 497                 nicvf_reclaim_rcv_queue(nic, qs, qidx);
 498                 return;
 499         }
 500
 501         rq->cq_qs = qs->vnic_id;
 502         rq->cq_idx = qidx;
 503         rq->start_rbdr_qs = qs->vnic_id;
 504         rq->start_qs_rbdr_idx = qs->rbdr_cnt - 1;
 505         rq->cont_rbdr_qs = qs->vnic_id;
 506         rq->cont_qs_rbdr_idx = qs->rbdr_cnt - 1;
 507         /* all writes of RBDR data to be loaded into L2 Cache as well*/
 508         rq->caching = 1;
 509
 510         /* Send a mailbox msg to PF to config RQ */
 511         mbx.rq.msg = NIC_MBOX_MSG_RQ_CFG;
 512         mbx.rq.qs_num = qs->vnic_id;
 513         mbx.rq.rq_num = qidx;
 514         mbx.rq.cfg = (rq->caching << 26) | (rq->cq_qs << 19) |
 515                           (rq->cq_idx << 16) | (rq->cont_rbdr_qs << 9) |
 516                           (rq->cont_qs_rbdr_idx << 8) |
 517                           (rq->start_rbdr_qs << 1) | (rq->start_qs_rbdr_idx);
 518         nicvf_send_msg_to_pf(nic, &mbx);
 519
 520         mbx.rq.msg = NIC_MBOX_MSG_RQ_BP_CFG;
 521         mbx.rq.cfg = (1ULL << 63) | (1ULL << 62) | (qs->vnic_id << 0);
 522         nicvf_send_msg_to_pf(nic, &mbx);
 523
 524         /* RQ drop config
 525          * Enable CQ drop to reserve sufficient CQEs for all tx packets
 526          */
 527         mbx.rq.msg = NIC_MBOX_MSG_RQ_DROP_CFG;
 528         mbx.rq.cfg = (1ULL << 62) | (RQ_CQ_DROP << 8);
 529         nicvf_send_msg_to_pf(nic, &mbx);
 530
 531         nicvf_queue_reg_write(nic, NIC_QSET_RQ_GEN_CFG, 0, 0x00);
 532         if (!nic->sqs_mode)
 533                 nicvf_config_vlan_stripping(nic, nic->netdev->features);
 534
 535         /* Enable Receive queue */
 536         memset(&rq_cfg, 0, sizeof(struct rq_cfg));
 537         rq_cfg.ena = 1;
 538         rq_cfg.tcp_ena = 0;
 539         nicvf_queue_reg_write(nic, NIC_QSET_RQ_0_7_CFG, qidx, *(u64 *)&rq_cfg);
 540 }
 541
 542 /* Configures completion queue */
 543 void nicvf_cmp_queue_config(struct nicvf *nic, struct queue_set *qs,
 544                             int qidx, bool enable)
 545 {
 546         struct cmp_queue *cq;
 547         struct cq_cfg cq_cfg;
 548
 549         cq = &qs->cq[qidx];
 550         cq->enable = enable;
 551
 552         if (!cq->enable) {
 553                 nicvf_reclaim_cmp_queue(nic, qs, qidx);
 554                 return;
 555         }
 556
 557         /* Reset completion queue */
 558         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_CFG, qidx, NICVF_CQ_RESET);
 559
 560         if (!cq->enable)
 561                 return;
 562
 563         spin_lock_init(&cq->lock);
 564         /* Set completion queue base address */
 565         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_BASE,
 566                               qidx, (u64)(cq->dmem.phys_base));
 567
 568         /* Enable Completion queue */
 569         memset(&cq_cfg, 0, sizeof(struct cq_cfg));
 570         cq_cfg.ena = 1;
 571         cq_cfg.reset = 0;
 572         cq_cfg.caching = 0;
 573         cq_cfg.qsize = CMP_QSIZE;
 574         cq_cfg.avg_con = 0;
 575         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_CFG, qidx, *(u64 *)&cq_cfg);
 576
 577         /* Set threshold value for interrupt generation */
 578         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_THRESH, qidx, cq->thresh);
 579         nicvf_queue_reg_write(nic, NIC_QSET_CQ_0_7_CFG2,
 580                               qidx, CMP_QUEUE_TIMER_THRESH);
 581 }
 582
 583 /* Configures transmit queue */
 584 static void nicvf_snd_queue_config(struct nicvf *nic, struct queue_set *qs,
 585                                    int qidx, bool enable)
 586 {
 587         union nic_mbx mbx = {};
 588         struct snd_queue *sq;
 589         struct sq_cfg sq_cfg;
 590
 591         sq = &qs->sq[qidx];
 592         sq->enable = enable;
 593
 594         if (!sq->enable) {
 595                 nicvf_reclaim_snd_queue(nic, qs, qidx);
 596                 return;
 597         }
 598
 599         /* Reset send queue */
 600         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_CFG, qidx, NICVF_SQ_RESET);
 601
 602         sq->cq_qs = qs->vnic_id;
 603         sq->cq_idx = qidx;
 604
 605         /* Send a mailbox msg to PF to config SQ */
 606         mbx.sq.msg = NIC_MBOX_MSG_SQ_CFG;
 607         mbx.sq.qs_num = qs->vnic_id;
 608         mbx.sq.sq_num = qidx;
 609         mbx.sq.sqs_mode = nic->sqs_mode;
 610         mbx.sq.cfg = (sq->cq_qs << 3) | sq->cq_idx;
 611         nicvf_send_msg_to_pf(nic, &mbx);
 612
 613         /* Set queue base address */
 614         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_BASE,
 615                               qidx, (u64)(sq->dmem.phys_base));
 616
 617         /* Enable send queue  & set queue size */
 618         memset(&sq_cfg, 0, sizeof(struct sq_cfg));
 619         sq_cfg.ena = 1;
 620         sq_cfg.reset = 0;
 621         sq_cfg.ldwb = 0;
 622         sq_cfg.qsize = SND_QSIZE;
 623         sq_cfg.tstmp_bgx_intf = 0;
 624         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_CFG, qidx, *(u64 *)&sq_cfg);
 625
 626         /* Set threshold value for interrupt generation */
 627         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_THRESH, qidx, sq->thresh);
 628
 629         /* Set queue:cpu affinity for better load distribution */
 630         if (cpu_online(qidx)) {
 631                 cpumask_set_cpu(qidx, &sq->affinity_mask);
 632                 netif_set_xps_queue(nic->netdev,
 633                                     &sq->affinity_mask, qidx);
 634         }
 635 }
 636
 637 /* Configures receive buffer descriptor ring */
 638 static void nicvf_rbdr_config(struct nicvf *nic, struct queue_set *qs,
 639                               int qidx, bool enable)
 640 {
 641         struct rbdr *rbdr;
 642         struct rbdr_cfg rbdr_cfg;
 643
 644         rbdr = &qs->rbdr[qidx];
 645         nicvf_reclaim_rbdr(nic, rbdr, qidx);
 646         if (!enable)
 647                 return;
 648
 649         /* Set descriptor base address */
 650         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_BASE,
 651                               qidx, (u64)(rbdr->dmem.phys_base));
 652
 653         /* Enable RBDR  & set queue size */
 654         /* Buffer size should be in multiples of 128 bytes */
 655         memset(&rbdr_cfg, 0, sizeof(struct rbdr_cfg));
 656         rbdr_cfg.ena = 1;
 657         rbdr_cfg.reset = 0;
 658         rbdr_cfg.ldwb = 0;
 659         rbdr_cfg.qsize = RBDR_SIZE;
 660         rbdr_cfg.avg_con = 0;
 661         rbdr_cfg.lines = rbdr->dma_size / 128;
 662         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_CFG,
 663                               qidx, *(u64 *)&rbdr_cfg);
 664
 665         /* Notify HW */
 666         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_DOOR,
 667                               qidx, qs->rbdr_len - 1);
 668
 669         /* Set threshold value for interrupt generation */
 670         nicvf_queue_reg_write(nic, NIC_QSET_RBDR_0_1_THRESH,
 671                               qidx, rbdr->thresh - 1);
 672 }
 673
 674 /* Requests PF to assign and enable Qset */
 675 void nicvf_qset_config(struct nicvf *nic, bool enable)
 676 {
 677         union nic_mbx mbx = {};
 678         struct queue_set *qs = nic->qs;
 679         struct qs_cfg *qs_cfg;
 680
 681         if (!qs) {
 682                 netdev_warn(nic->netdev,
 683                             "Qset is still not allocated, don't init queues\n");
 684                 return;
 685         }
 686
 687         qs->enable = enable;
 688         qs->vnic_id = nic->vf_id;
 689
 690         /* Send a mailbox msg to PF to config Qset */
 691         mbx.qs.msg = NIC_MBOX_MSG_QS_CFG;
 692         mbx.qs.num = qs->vnic_id;
 693         mbx.qs.sqs_count = nic->sqs_count;
 694
 695         mbx.qs.cfg = 0;
 696         qs_cfg = (struct qs_cfg *)&mbx.qs.cfg;
 697         if (qs->enable) {
 698                 qs_cfg->ena = 1;
 699 #ifdef __BIG_ENDIAN
 700                 qs_cfg->be = 1;
 701 #endif
 702                 qs_cfg->vnic = qs->vnic_id;
 703         }
 704         nicvf_send_msg_to_pf(nic, &mbx);
 705 }
 706
 707 static void nicvf_free_resources(struct nicvf *nic)
 708 {
 709         int qidx;
 710         struct queue_set *qs = nic->qs;
 711
 712         /* Free receive buffer descriptor ring */
 713         for (qidx = 0; qidx < qs->rbdr_cnt; qidx++)
 714                 nicvf_free_rbdr(nic, &qs->rbdr[qidx]);
 715
 716         /* Free completion queue */
 717         for (qidx = 0; qidx < qs->cq_cnt; qidx++)
 718                 nicvf_free_cmp_queue(nic, &qs->cq[qidx]);
 719
 720         /* Free send queue */
 721         for (qidx = 0; qidx < qs->sq_cnt; qidx++)
 722                 nicvf_free_snd_queue(nic, &qs->sq[qidx]);
 723 }
 724
 725 static int nicvf_alloc_resources(struct nicvf *nic)
 726 {
 727         int qidx;
 728         struct queue_set *qs = nic->qs;
 729
 730         /* Alloc receive buffer descriptor ring */
 731         for (qidx = 0; qidx < qs->rbdr_cnt; qidx++) {
 732                 if (nicvf_init_rbdr(nic, &qs->rbdr[qidx], qs->rbdr_len,
 733                                     DMA_BUFFER_LEN))
 734                         goto alloc_fail;
 735         }
 736
 737         /* Alloc send queue */
 738         for (qidx = 0; qidx < qs->sq_cnt; qidx++) {
 739                 if (nicvf_init_snd_queue(nic, &qs->sq[qidx], qs->sq_len))
 740                         goto alloc_fail;
 741         }
 742
 743         /* Alloc completion queue */
 744         for (qidx = 0; qidx < qs->cq_cnt; qidx++) {
 745                 if (nicvf_init_cmp_queue(nic, &qs->cq[qidx], qs->cq_len))
 746                         goto alloc_fail;
 747         }
 748
 749         return 0;
 750 alloc_fail:
 751         nicvf_free_resources(nic);
 752         return -ENOMEM;
 753 }
 754
 755 int nicvf_set_qset_resources(struct nicvf *nic)
 756 {
 757         struct queue_set *qs;
 758
 759         qs = devm_kzalloc(&nic->pdev->dev, sizeof(*qs), GFP_KERNEL);
 760         if (!qs)
 761                 return -ENOMEM;
 762         nic->qs = qs;
 763
 764         /* Set count of each queue */
 765         qs->rbdr_cnt = RBDR_CNT;
 766         qs->rq_cnt = RCV_QUEUE_CNT;
 767         qs->sq_cnt = SND_QUEUE_CNT;
 768         qs->cq_cnt = CMP_QUEUE_CNT;
 769
 770         /* Set queue lengths */
 771         qs->rbdr_len = RCV_BUF_COUNT;
 772         qs->sq_len = SND_QUEUE_LEN;
 773         qs->cq_len = CMP_QUEUE_LEN;
 774
 775         nic->rx_queues = qs->rq_cnt;
 776         nic->tx_queues = qs->sq_cnt;
 777
 778         return 0;
 779 }
 780
 781 int nicvf_config_data_transfer(struct nicvf *nic, bool enable)
 782 {
 783         bool disable = false;
 784         struct queue_set *qs = nic->qs;
 785         int qidx;
 786
 787         if (!qs)
 788                 return 0;
 789
 790         if (enable) {
 791                 if (nicvf_alloc_resources(nic))
 792                         return -ENOMEM;
 793
 794                 for (qidx = 0; qidx < qs->sq_cnt; qidx++)
 795                         nicvf_snd_queue_config(nic, qs, qidx, enable);
 796                 for (qidx = 0; qidx < qs->cq_cnt; qidx++)
 797                         nicvf_cmp_queue_config(nic, qs, qidx, enable);
 798                 for (qidx = 0; qidx < qs->rbdr_cnt; qidx++)
 799                         nicvf_rbdr_config(nic, qs, qidx, enable);
 800                 for (qidx = 0; qidx < qs->rq_cnt; qidx++)
 801                         nicvf_rcv_queue_config(nic, qs, qidx, enable);
 802         } else {
 803                 for (qidx = 0; qidx < qs->rq_cnt; qidx++)
 804                         nicvf_rcv_queue_config(nic, qs, qidx, disable);
 805                 for (qidx = 0; qidx < qs->rbdr_cnt; qidx++)
 806                         nicvf_rbdr_config(nic, qs, qidx, disable);
 807                 for (qidx = 0; qidx < qs->sq_cnt; qidx++)
 808                         nicvf_snd_queue_config(nic, qs, qidx, disable);
 809                 for (qidx = 0; qidx < qs->cq_cnt; qidx++)
 810                         nicvf_cmp_queue_config(nic, qs, qidx, disable);
 811
 812                 nicvf_free_resources(nic);
 813         }
 814
 815         return 0;
 816 }
 817
 818 /* Get a free desc from SQ
 819  * returns descriptor ponter & descriptor number
 820  */
 821 static inline int nicvf_get_sq_desc(struct snd_queue *sq, int desc_cnt)
 822 {
 823         int qentry;
 824
 825         qentry = sq->tail;
 826         atomic_sub(desc_cnt, &sq->free_cnt);
 827         sq->tail += desc_cnt;
 828         sq->tail &= (sq->dmem.q_len - 1);
 829
 830         return qentry;
 831 }
 832
 833 /* Free descriptor back to SQ for future use */
 834 void nicvf_put_sq_desc(struct snd_queue *sq, int desc_cnt)
 835 {
 836         atomic_add(desc_cnt, &sq->free_cnt);
 837         sq->head += desc_cnt;
 838         sq->head &= (sq->dmem.q_len - 1);
 839 }
 840
 841 static inline int nicvf_get_nxt_sqentry(struct snd_queue *sq, int qentry)
 842 {
 843         qentry++;
 844         qentry &= (sq->dmem.q_len - 1);
 845         return qentry;
 846 }
 847
 848 void nicvf_sq_enable(struct nicvf *nic, struct snd_queue *sq, int qidx)
 849 {
 850         u64 sq_cfg;
 851
 852         sq_cfg = nicvf_queue_reg_read(nic, NIC_QSET_SQ_0_7_CFG, qidx);
 853         sq_cfg |= NICVF_SQ_EN;
 854         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_CFG, qidx, sq_cfg);
 855         /* Ring doorbell so that H/W restarts processing SQEs */
 856         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_DOOR, qidx, 0);
 857 }
 858
 859 void nicvf_sq_disable(struct nicvf *nic, int qidx)
 860 {
 861         u64 sq_cfg;
 862
 863         sq_cfg = nicvf_queue_reg_read(nic, NIC_QSET_SQ_0_7_CFG, qidx);
 864         sq_cfg &= ~NICVF_SQ_EN;
 865         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_CFG, qidx, sq_cfg);
 866 }
 867
 868 void nicvf_sq_free_used_descs(struct net_device *netdev, struct snd_queue *sq,
 869                               int qidx)
 870 {
 871         u64 head, tail;
 872         struct sk_buff *skb;
 873         struct nicvf *nic = netdev_priv(netdev);
 874         struct sq_hdr_subdesc *hdr;
 875
 876         head = nicvf_queue_reg_read(nic, NIC_QSET_SQ_0_7_HEAD, qidx) >> 4;
 877         tail = nicvf_queue_reg_read(nic, NIC_QSET_SQ_0_7_TAIL, qidx) >> 4;
 878         while (sq->head != head) {
 879                 hdr = (struct sq_hdr_subdesc *)GET_SQ_DESC(sq, sq->head);
 880                 if (hdr->subdesc_type != SQ_DESC_TYPE_HEADER) {
 881                         nicvf_put_sq_desc(sq, 1);
 882                         continue;
 883                 }
 884                 skb = (struct sk_buff *)sq->skbuff[sq->head];
 885                 if (skb)
 886                         dev_kfree_skb_any(skb);
 887                 atomic64_add(1, (atomic64_t *)&netdev->stats.tx_packets);
 888                 atomic64_add(hdr->tot_len,
 889                              (atomic64_t *)&netdev->stats.tx_bytes);
 890                 nicvf_put_sq_desc(sq, hdr->subdesc_cnt + 1);
 891         }
 892 }
 893
 894 /* Calculate no of SQ subdescriptors needed to transmit all
 895  * segments of this TSO packet.
 896  * Taken from 'Tilera network driver' with a minor modification.
 897  */
 898 static int nicvf_tso_count_subdescs(struct sk_buff *skb)
 899 {
 900         struct skb_shared_info *sh = skb_shinfo(skb);
 901         unsigned int sh_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
 902         unsigned int data_len = skb->len - sh_len;
 903         unsigned int p_len = sh->gso_size;
 904         long f_id = -1;    /* id of the current fragment */
 905         long f_size = skb_headlen(skb) - sh_len;  /* current fragment size */
 906         long f_used = 0;  /* bytes used from the current fragment */
 907         long n;            /* size of the current piece of payload */
 908         int num_edescs = 0;
 909         int segment;
 910
 911         for (segment = 0; segment < sh->gso_segs; segment++) {
 912                 unsigned int p_used = 0;
 913
 914                 /* One edesc for header and for each piece of the payload. */
 915                 for (num_edescs++; p_used < p_len; num_edescs++) {
 916                         /* Advance as needed. */
 917                         while (f_used >= f_size) {
 918                                 f_id++;
 919                                 f_size = skb_frag_size(&sh->frags[f_id]);
 920                                 f_used = 0;
 921                         }
 922
 923                         /* Use bytes from the current fragment. */
 924                         n = p_len - p_used;
 925                         if (n > f_size - f_used)
 926                                 n = f_size - f_used;
 927                         f_used += n;
 928                         p_used += n;
 929                 }
 930
 931                 /* The last segment may be less than gso_size. */
 932                 data_len -= p_len;
 933                 if (data_len < p_len)
 934                         p_len = data_len;
 935         }
 936
 937         /* '+ gso_segs' for SQ_HDR_SUDESCs for each segment */
 938         return num_edescs + sh->gso_segs;
 939 }
 940
 941 #define POST_CQE_DESC_COUNT 2
 942
 943 /* Get the number of SQ descriptors needed to xmit this skb */
 944 static int nicvf_sq_subdesc_required(struct nicvf *nic, struct sk_buff *skb)
 945 {
 946         int subdesc_cnt = MIN_SQ_DESC_PER_PKT_XMIT;
 947
 948         if (skb_shinfo(skb)->gso_size && !nic->hw_tso) {
 949                 subdesc_cnt = nicvf_tso_count_subdescs(skb);
 950                 return subdesc_cnt;
 951         }
 952
 953         /* Dummy descriptors to get TSO pkt completion notification */
 954         if (nic->t88 && nic->hw_tso && skb_shinfo(skb)->gso_size)
 955                 subdesc_cnt += POST_CQE_DESC_COUNT;
 956
 957         if (skb_shinfo(skb)->nr_frags)
 958                 subdesc_cnt += skb_shinfo(skb)->nr_frags;
 959
 960         return subdesc_cnt;
 961 }
 962
 963 /* Add SQ HEADER subdescriptor.
 964  * First subdescriptor for every send descriptor.
 965  */
 966 static inline void
 967 nicvf_sq_add_hdr_subdesc(struct nicvf *nic, struct snd_queue *sq, int qentry,
 968                          int subdesc_cnt, struct sk_buff *skb, int len)
 969 {
 970         int proto;
 971         struct sq_hdr_subdesc *hdr;
 972
 973         hdr = (struct sq_hdr_subdesc *)GET_SQ_DESC(sq, qentry);
 974         memset(hdr, 0, SND_QUEUE_DESC_SIZE);
 975         hdr->subdesc_type = SQ_DESC_TYPE_HEADER;
 976
 977         if (nic->t88 && nic->hw_tso && skb_shinfo(skb)->gso_size) {
 978                 /* post_cqe = 0, to avoid HW posting a CQE for every TSO
 979                  * segment transmitted on 88xx.
 980                  */
 981                 hdr->subdesc_cnt = subdesc_cnt - POST_CQE_DESC_COUNT;
 982         } else {
 983                 sq->skbuff[qentry] = (u64)skb;
 984                 /* Enable notification via CQE after processing SQE */
 985                 hdr->post_cqe = 1;
 986                 /* No of subdescriptors following this */
 987                 hdr->subdesc_cnt = subdesc_cnt;
 988         }
 989         hdr->tot_len = len;
 990
 991         /* Offload checksum calculation to HW */
 992         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 993                 hdr->csum_l3 = 1; /* Enable IP csum calculation */
 994                 hdr->l3_offset = skb_network_offset(skb);
 995                 hdr->l4_offset = skb_transport_offset(skb);
 996
 997                 proto = ip_hdr(skb)->protocol;
 998                 switch (proto) {
 999                 case IPPROTO_TCP:
1000                         hdr->csum_l4 = SEND_L4_CSUM_TCP;
1001                         break;
1002                 case IPPROTO_UDP:
1003                         hdr->csum_l4 = SEND_L4_CSUM_UDP;
1004                         break;
1005                 case IPPROTO_SCTP:
1006                         hdr->csum_l4 = SEND_L4_CSUM_SCTP;
1007                         break;
1008                 }
1009         }
1010
1011         if (nic->hw_tso && skb_shinfo(skb)->gso_size) {
1012                 hdr->tso = 1;
1013                 hdr->tso_start = skb_transport_offset(skb) + tcp_hdrlen(skb);
1014                 hdr->tso_max_paysize = skb_shinfo(skb)->gso_size;
1015                 /* For non-tunneled pkts, point this to L2 ethertype */
1016                 hdr->inner_l3_offset = skb_network_offset(skb) - 2;
1017                 nic->drv_stats.tx_tso++;
1018         }
1019 }
1020
1021 /* SQ GATHER subdescriptor
1022  * Must follow HDR descriptor
1023  */
1024 static inline void nicvf_sq_add_gather_subdesc(struct snd_queue *sq, int qentry,
1025                                                int size, u64 data)
1026 {
1027         struct sq_gather_subdesc *gather;
1028
1029         qentry &= (sq->dmem.q_len - 1);
1030         gather = (struct sq_gather_subdesc *)GET_SQ_DESC(sq, qentry);
1031
1032         memset(gather, 0, SND_QUEUE_DESC_SIZE);
1033         gather->subdesc_type = SQ_DESC_TYPE_GATHER;
1034         gather->ld_type = NIC_SEND_LD_TYPE_E_LDD;
1035         gather->size = size;
1036         gather->addr = data;
1037 }
1038
1039 /* Add HDR + IMMEDIATE subdescriptors right after descriptors of a TSO
1040  * packet so that a CQE is posted as a notifation for transmission of
1041  * TSO packet.
1042  */
1043 static inline void nicvf_sq_add_cqe_subdesc(struct snd_queue *sq, int qentry,
1044                                             int tso_sqe, struct sk_buff *skb)
1045 {
1046         struct sq_imm_subdesc *imm;
1047         struct sq_hdr_subdesc *hdr;
1048
1049         sq->skbuff[qentry] = (u64)skb;
1050
1051         hdr = (struct sq_hdr_subdesc *)GET_SQ_DESC(sq, qentry);
1052         memset(hdr, 0, SND_QUEUE_DESC_SIZE);
1053         hdr->subdesc_type = SQ_DESC_TYPE_HEADER;
1054         /* Enable notification via CQE after processing SQE */
1055         hdr->post_cqe = 1;
1056         /* There is no packet to transmit here */
1057         hdr->dont_send = 1;
1058         hdr->subdesc_cnt = POST_CQE_DESC_COUNT - 1;
1059         hdr->tot_len = 1;
1060         /* Actual TSO header SQE index, needed for cleanup */
1061         hdr->rsvd2 = tso_sqe;
1062
1063         qentry = nicvf_get_nxt_sqentry(sq, qentry);
1064         imm = (struct sq_imm_subdesc *)GET_SQ_DESC(sq, qentry);
1065         memset(imm, 0, SND_QUEUE_DESC_SIZE);
1066         imm->subdesc_type = SQ_DESC_TYPE_IMMEDIATE;
1067         imm->len = 1;
1068 }
1069
1070 /* Segment a TSO packet into 'gso_size' segments and append
1071  * them to SQ for transfer
1072  */
1073 static int nicvf_sq_append_tso(struct nicvf *nic, struct snd_queue *sq,
1074                                int sq_num, int qentry, struct sk_buff *skb)
1075 {
1076         struct tso_t tso;
1077         int seg_subdescs = 0, desc_cnt = 0;
1078         int seg_len, total_len, data_left;
1079         int hdr_qentry = qentry;
1080         int hdr_len = skb_transport_offset(skb) + tcp_hdrlen(skb);
1081
1082         tso_start(skb, &tso);
1083         total_len = skb->len - hdr_len;
1084         while (total_len > 0) {
1085                 char *hdr;
1086
1087                 /* Save Qentry for adding HDR_SUBDESC at the end */
1088                 hdr_qentry = qentry;
1089
1090                 data_left = min_t(int, skb_shinfo(skb)->gso_size, total_len);
1091                 total_len -= data_left;
1092
1093                 /* Add segment's header */
1094                 qentry = nicvf_get_nxt_sqentry(sq, qentry);
1095                 hdr = sq->tso_hdrs + qentry * TSO_HEADER_SIZE;
1096                 tso_build_hdr(skb, hdr, &tso, data_left, total_len == 0);
1097                 nicvf_sq_add_gather_subdesc(sq, qentry, hdr_len,
1098                                             sq->tso_hdrs_phys +
1099                                             qentry * TSO_HEADER_SIZE);
1100                 /* HDR_SUDESC + GATHER */
1101                 seg_subdescs = 2;
1102                 seg_len = hdr_len;
1103
1104                 /* Add segment's payload fragments */
1105                 while (data_left > 0) {
1106                         int size;
1107
1108                         size = min_t(int, tso.size, data_left);
1109
1110                         qentry = nicvf_get_nxt_sqentry(sq, qentry);
1111                         nicvf_sq_add_gather_subdesc(sq, qentry, size,
1112                                                     virt_to_phys(tso.data));
1113                         seg_subdescs++;
1114                         seg_len += size;
1115
1116                         data_left -= size;
1117                         tso_build_data(skb, &tso, size);
1118                 }
1119                 nicvf_sq_add_hdr_subdesc(nic, sq, hdr_qentry,
1120                                          seg_subdescs - 1, skb, seg_len);
1121                 sq->skbuff[hdr_qentry] = (u64)NULL;
1122                 qentry = nicvf_get_nxt_sqentry(sq, qentry);
1123
1124                 desc_cnt += seg_subdescs;
1125         }
1126         /* Save SKB in the last segment for freeing */
1127         sq->skbuff[hdr_qentry] = (u64)skb;
1128
1129         /* make sure all memory stores are done before ringing doorbell */
1130         smp_wmb();
1131
1132         /* Inform HW to xmit all TSO segments */
1133         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_DOOR,
1134                               sq_num, desc_cnt);
1135         nic->drv_stats.tx_tso++;
1136         return 1;
1137 }
1138
1139 /* Append an skb to a SQ for packet transfer. */
1140 int nicvf_sq_append_skb(struct nicvf *nic, struct sk_buff *skb)
1141 {
1142         int i, size;
1143         int subdesc_cnt, tso_sqe = 0;
1144         int sq_num, qentry;
1145         struct queue_set *qs;
1146         struct snd_queue *sq;
1147
1148         sq_num = skb_get_queue_mapping(skb);
1149         if (sq_num >= MAX_SND_QUEUES_PER_QS) {
1150                 /* Get secondary Qset's SQ structure */
1151                 i = sq_num / MAX_SND_QUEUES_PER_QS;
1152                 if (!nic->snicvf[i - 1]) {
1153                         netdev_warn(nic->netdev,
1154                                     "Secondary Qset#%d's ptr not initialized\n",
1155                                     i - 1);
1156                         return 1;
1157                 }
1158                 nic = (struct nicvf *)nic->snicvf[i - 1];
1159                 sq_num = sq_num % MAX_SND_QUEUES_PER_QS;
1160         }
1161
1162         qs = nic->qs;
1163         sq = &qs->sq[sq_num];
1164
1165         subdesc_cnt = nicvf_sq_subdesc_required(nic, skb);
1166         if (subdesc_cnt > atomic_read(&sq->free_cnt))
1167                 goto append_fail;
1168
1169         qentry = nicvf_get_sq_desc(sq, subdesc_cnt);
1170
1171         /* Check if its a TSO packet */
1172         if (skb_shinfo(skb)->gso_size && !nic->hw_tso)
1173                 return nicvf_sq_append_tso(nic, sq, sq_num, qentry, skb);
1174
1175         /* Add SQ header subdesc */
1176         nicvf_sq_add_hdr_subdesc(nic, sq, qentry, subdesc_cnt - 1,
1177                                  skb, skb->len);
1178         tso_sqe = qentry;
1179
1180         /* Add SQ gather subdescs */
1181         qentry = nicvf_get_nxt_sqentry(sq, qentry);
1182         size = skb_is_nonlinear(skb) ? skb_headlen(skb) : skb->len;
1183         nicvf_sq_add_gather_subdesc(sq, qentry, size, virt_to_phys(skb->data));
1184
1185         /* Check for scattered buffer */
1186         if (!skb_is_nonlinear(skb))
1187                 goto doorbell;
1188
1189         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1190                 const struct skb_frag_struct *frag;
1191
1192                 frag = &skb_shinfo(skb)->frags[i];
1193
1194                 qentry = nicvf_get_nxt_sqentry(sq, qentry);
1195                 size = skb_frag_size(frag);
1196                 nicvf_sq_add_gather_subdesc(sq, qentry, size,
1197                                             virt_to_phys(
1198                                             skb_frag_address(frag)));
1199         }
1200
1201 doorbell:
1202         if (nic->t88 && skb_shinfo(skb)->gso_size) {
1203                 qentry = nicvf_get_nxt_sqentry(sq, qentry);
1204                 nicvf_sq_add_cqe_subdesc(sq, qentry, tso_sqe, skb);
1205         }
1206
1207         /* make sure all memory stores are done before ringing doorbell */
1208         smp_wmb();
1209
1210         /* Inform HW to xmit new packet */
1211         nicvf_queue_reg_write(nic, NIC_QSET_SQ_0_7_DOOR,
1212                               sq_num, subdesc_cnt);
1213         return 1;
1214
1215 append_fail:
1216         /* Use original PCI dev for debug log */
1217         nic = nic->pnicvf;
1218         netdev_dbg(nic->netdev, "Not enough SQ descriptors to xmit pkt\n");
1219         return 0;
1220 }
1221
1222 static inline unsigned frag_num(unsigned i)
1223 {
1224 #ifdef __BIG_ENDIAN
1225         return (i & ~3) + 3 - (i & 3);
1226 #else
1227         return i;
1228 #endif
1229 }
1230
1231 /* Returns SKB for a received packet */
1232 struct sk_buff *nicvf_get_rcv_skb(struct nicvf *nic, struct cqe_rx_t *cqe_rx)
1233 {
1234         int frag;
1235         int payload_len = 0;
1236         struct sk_buff *skb = NULL;
1237         struct sk_buff *skb_frag = NULL;
1238         struct sk_buff *prev_frag = NULL;
1239         u16 *rb_lens = NULL;
1240         u64 *rb_ptrs = NULL;
1241
1242         rb_lens = (void *)cqe_rx + (3 * sizeof(u64));
1243         rb_ptrs = (void *)cqe_rx + (6 * sizeof(u64));
1244
1245         netdev_dbg(nic->netdev, "%s rb_cnt %d rb0_ptr %llx rb0_sz %d\n",
1246                    __func__, cqe_rx->rb_cnt, cqe_rx->rb0_ptr, cqe_rx->rb0_sz);
1247
1248         for (frag = 0; frag < cqe_rx->rb_cnt; frag++) {
1249                 payload_len = rb_lens[frag_num(frag)];
1250                 if (!frag) {
1251                         /* First fragment */
1252                         skb = nicvf_rb_ptr_to_skb(nic,
1253                                                   *rb_ptrs - cqe_rx->align_pad,
1254                                                   payload_len);
1255                         if (!skb)
1256                                 return NULL;
1257                         skb_reserve(skb, cqe_rx->align_pad);
1258                         skb_put(skb, payload_len);
1259                 } else {
1260                         /* Add fragments */
1261                         skb_frag = nicvf_rb_ptr_to_skb(nic, *rb_ptrs,
1262                                                        payload_len);
1263                         if (!skb_frag) {
1264                                 dev_kfree_skb(skb);
1265                                 return NULL;
1266                         }
1267
1268                         if (!skb_shinfo(skb)->frag_list)
1269                                 skb_shinfo(skb)->frag_list = skb_frag;
1270                         else
1271                                 prev_frag->next = skb_frag;
1272
1273                         prev_frag = skb_frag;
1274                         skb->len += payload_len;
1275                         skb->data_len += payload_len;
1276                         skb_frag->len = payload_len;
1277                 }
1278                 /* Next buffer pointer */
1279                 rb_ptrs++;
1280         }
1281         return skb;
1282 }
1283
1284 static u64 nicvf_int_type_to_mask(int int_type, int q_idx)
1285 {
1286         u64 reg_val;
1287
1288         switch (int_type) {
1289         case NICVF_INTR_CQ:
1290                 reg_val = ((1ULL << q_idx) << NICVF_INTR_CQ_SHIFT);
1291                 break;
1292         case NICVF_INTR_SQ:
1293                 reg_val = ((1ULL << q_idx) << NICVF_INTR_SQ_SHIFT);
1294                 break;
1295         case NICVF_INTR_RBDR:
1296                 reg_val = ((1ULL << q_idx) << NICVF_INTR_RBDR_SHIFT);
1297                 break;
1298         case NICVF_INTR_PKT_DROP:
1299                 reg_val = (1ULL << NICVF_INTR_PKT_DROP_SHIFT);
1300                 break;
1301         case NICVF_INTR_TCP_TIMER:
1302                 reg_val = (1ULL << NICVF_INTR_TCP_TIMER_SHIFT);
1303                 break;
1304         case NICVF_INTR_MBOX:
1305                 reg_val = (1ULL << NICVF_INTR_MBOX_SHIFT);
1306                 break;
1307         case NICVF_INTR_QS_ERR:
1308                 reg_val = (1ULL << NICVF_INTR_QS_ERR_SHIFT);
1309                 break;
1310         default:
1311                 reg_val = 0;
1312         }
1313
1314         return reg_val;
1315 }
1316
1317 /* Enable interrupt */
1318 void nicvf_enable_intr(struct nicvf *nic, int int_type, int q_idx)
1319 {
1320         u64 mask = nicvf_int_type_to_mask(int_type, q_idx);
1321
1322         if (!mask) {
1323                 netdev_dbg(nic->netdev,
1324                            "Failed to enable interrupt: unknown type\n");
1325                 return;
1326         }
1327         nicvf_reg_write(nic, NIC_VF_ENA_W1S,
1328                         nicvf_reg_read(nic, NIC_VF_ENA_W1S) | mask);
1329 }
1330
1331 /* Disable interrupt */
1332 void nicvf_disable_intr(struct nicvf *nic, int int_type, int q_idx)
1333 {
1334         u64 mask = nicvf_int_type_to_mask(int_type, q_idx);
1335
1336         if (!mask) {
1337                 netdev_dbg(nic->netdev,
1338                            "Failed to disable interrupt: unknown type\n");
1339                 return;
1340         }
1341
1342         nicvf_reg_write(nic, NIC_VF_ENA_W1C, mask);
1343 }
1344
1345 /* Clear interrupt */
1346 void nicvf_clear_intr(struct nicvf *nic, int int_type, int q_idx)
1347 {
1348         u64 mask = nicvf_int_type_to_mask(int_type, q_idx);
1349
1350         if (!mask) {
1351                 netdev_dbg(nic->netdev,
1352                            "Failed to clear interrupt: unknown type\n");
1353                 return;
1354         }
1355
1356         nicvf_reg_write(nic, NIC_VF_INT, mask);
1357 }
1358
1359 /* Check if interrupt is enabled */
1360 int nicvf_is_intr_enabled(struct nicvf *nic, int int_type, int q_idx)
1361 {
1362         u64 mask = nicvf_int_type_to_mask(int_type, q_idx);
1363         /* If interrupt type is unknown, we treat it disabled. */
1364         if (!mask) {
1365                 netdev_dbg(nic->netdev,
1366                            "Failed to check interrupt enable: unknown type\n");
1367                 return 0;
1368         }
1369
1370         return mask & nicvf_reg_read(nic, NIC_VF_ENA_W1S);
1371 }
1372
1373 void nicvf_update_rq_stats(struct nicvf *nic, int rq_idx)
1374 {
1375         struct rcv_queue *rq;
1376
1377 #define GET_RQ_STATS(reg) \
1378         nicvf_reg_read(nic, NIC_QSET_RQ_0_7_STAT_0_1 |\
1379                             (rq_idx << NIC_Q_NUM_SHIFT) | (reg << 3))
1380
1381         rq = &nic->qs->rq[rq_idx];
1382         rq->stats.bytes = GET_RQ_STATS(RQ_SQ_STATS_OCTS);
1383         rq->stats.pkts = GET_RQ_STATS(RQ_SQ_STATS_PKTS);
1384 }
1385
1386 void nicvf_update_sq_stats(struct nicvf *nic, int sq_idx)
1387 {
1388         struct snd_queue *sq;
1389
1390 #define GET_SQ_STATS(reg) \
1391         nicvf_reg_read(nic, NIC_QSET_SQ_0_7_STAT_0_1 |\
1392                             (sq_idx << NIC_Q_NUM_SHIFT) | (reg << 3))
1393
1394         sq = &nic->qs->sq[sq_idx];
1395         sq->stats.bytes = GET_SQ_STATS(RQ_SQ_STATS_OCTS);
1396         sq->stats.pkts = GET_SQ_STATS(RQ_SQ_STATS_PKTS);
1397 }
1398
1399 /* Check for errors in the receive cmp.queue entry */
1400 int nicvf_check_cqe_rx_errs(struct nicvf *nic, struct cqe_rx_t *cqe_rx)
1401 {
1402         struct nicvf_hw_stats *stats = &nic->hw_stats;
1403
1404         if (!cqe_rx->err_level && !cqe_rx->err_opcode)
1405                 return 0;
1406
1407         if (netif_msg_rx_err(nic))
1408                 netdev_err(nic->netdev,
1409                            "%s: RX error CQE err_level 0x%x err_opcode 0x%x\n",
1410                            nic->netdev->name,
1411                            cqe_rx->err_level, cqe_rx->err_opcode);
1412
1413         switch (cqe_rx->err_opcode) {
1414         case CQ_RX_ERROP_RE_PARTIAL:
1415                 stats->rx_bgx_truncated_pkts++;
1416                 break;
1417         case CQ_RX_ERROP_RE_JABBER:
1418                 stats->rx_jabber_errs++;
1419                 break;
1420         case CQ_RX_ERROP_RE_FCS:
1421                 stats->rx_fcs_errs++;
1422                 break;
1423         case CQ_RX_ERROP_RE_RX_CTL:
1424                 stats->rx_bgx_errs++;
1425                 break;
1426         case CQ_RX_ERROP_PREL2_ERR:
1427                 stats->rx_prel2_errs++;
1428                 break;
1429         case CQ_RX_ERROP_L2_MAL:
1430                 stats->rx_l2_hdr_malformed++;
1431                 break;
1432         case CQ_RX_ERROP_L2_OVERSIZE:
1433                 stats->rx_oversize++;
1434                 break;
1435         case CQ_RX_ERROP_L2_UNDERSIZE:
1436                 stats->rx_undersize++;
1437                 break;
1438         case CQ_RX_ERROP_L2_LENMISM:
1439                 stats->rx_l2_len_mismatch++;
1440                 break;
1441         case CQ_RX_ERROP_L2_PCLP:
1442                 stats->rx_l2_pclp++;
1443                 break;
1444         case CQ_RX_ERROP_IP_NOT:
1445                 stats->rx_ip_ver_errs++;
1446                 break;
1447         case CQ_RX_ERROP_IP_CSUM_ERR:
1448                 stats->rx_ip_csum_errs++;
1449                 break;
1450         case CQ_RX_ERROP_IP_MAL:
1451                 stats->rx_ip_hdr_malformed++;
1452                 break;
1453         case CQ_RX_ERROP_IP_MALD:
1454                 stats->rx_ip_payload_malformed++;
1455                 break;
1456         case CQ_RX_ERROP_IP_HOP:
1457                 stats->rx_ip_ttl_errs++;
1458                 break;
1459         case CQ_RX_ERROP_L3_PCLP:
1460                 stats->rx_l3_pclp++;
1461                 break;
1462         case CQ_RX_ERROP_L4_MAL:
1463                 stats->rx_l4_malformed++;
1464                 break;
1465         case CQ_RX_ERROP_L4_CHK:
1466                 stats->rx_l4_csum_errs++;
1467                 break;
1468         case CQ_RX_ERROP_UDP_LEN:
1469                 stats->rx_udp_len_errs++;
1470                 break;
1471         case CQ_RX_ERROP_L4_PORT:
1472                 stats->rx_l4_port_errs++;
1473                 break;
1474         case CQ_RX_ERROP_TCP_FLAG:
1475                 stats->rx_tcp_flag_errs++;
1476                 break;
1477         case CQ_RX_ERROP_TCP_OFFSET:
1478                 stats->rx_tcp_offset_errs++;
1479                 break;
1480         case CQ_RX_ERROP_L4_PCLP:
1481                 stats->rx_l4_pclp++;
1482                 break;
1483         case CQ_RX_ERROP_RBDR_TRUNC:
1484                 stats->rx_truncated_pkts++;
1485                 break;
1486         }
1487
1488         return 1;
1489 }
1490
1491 /* Check for errors in the send cmp.queue entry */
1492 int nicvf_check_cqe_tx_errs(struct nicvf *nic,
1493                             struct cmp_queue *cq, struct cqe_send_t *cqe_tx)
1494 {
1495         struct cmp_queue_stats *stats = &cq->stats;
1496
1497         switch (cqe_tx->send_status) {
1498         case CQ_TX_ERROP_GOOD:
1499                 stats->tx.good++;
1500                 return 0;
1501         case CQ_TX_ERROP_DESC_FAULT:
1502                 stats->tx.desc_fault++;
1503                 break;
1504         case CQ_TX_ERROP_HDR_CONS_ERR:
1505                 stats->tx.hdr_cons_err++;
1506                 break;
1507         case CQ_TX_ERROP_SUBDC_ERR:
1508                 stats->tx.subdesc_err++;
1509                 break;
1510         case CQ_TX_ERROP_IMM_SIZE_OFLOW:
1511                 stats->tx.imm_size_oflow++;
1512                 break;
1513         case CQ_TX_ERROP_DATA_SEQUENCE_ERR:
1514                 stats->tx.data_seq_err++;
1515                 break;
1516         case CQ_TX_ERROP_MEM_SEQUENCE_ERR:
1517                 stats->tx.mem_seq_err++;
1518                 break;
1519         case CQ_TX_ERROP_LOCK_VIOL:
1520                 stats->tx.lock_viol++;
1521                 break;
1522         case CQ_TX_ERROP_DATA_FAULT:
1523                 stats->tx.data_fault++;
1524                 break;
1525         case CQ_TX_ERROP_TSTMP_CONFLICT:
1526                 stats->tx.tstmp_conflict++;
1527                 break;
1528         case CQ_TX_ERROP_TSTMP_TIMEOUT:
1529                 stats->tx.tstmp_timeout++;
1530                 break;
1531         case CQ_TX_ERROP_MEM_FAULT:
1532                 stats->tx.mem_fault++;
1533                 break;
1534         case CQ_TX_ERROP_CK_OVERLAP:
1535                 stats->tx.csum_overlap++;
1536                 break;
1537         case CQ_TX_ERROP_CK_OFLOW:
1538                 stats->tx.csum_overflow++;
1539                 break;
1540         }
1541
1542         return 1;
1543 }