drivers/net/ethernet/ti/davinci_emac.c

   1 /*
   2  * DaVinci Ethernet Medium Access Controller
   3  *
   4  * DaVinci EMAC is based upon CPPI 3.0 TI DMA engine
   5  *
   6  * Copyright (C) 2009 Texas Instruments.
   7  *
   8  * ---------------------------------------------------------------------------
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  * ---------------------------------------------------------------------------
  24  * History:
  25  * 0-5 A number of folks worked on this driver in bits and pieces but the major
  26  *     contribution came from Suraj Iyer and Anant Gole
  27  * 6.0 Anant Gole - rewrote the driver as per Linux conventions
  28  * 6.1 Chaithrika U S - added support for Gigabit and RMII features,
  29  *     PHY layer usage
  30  */
  31
  32 #include <linux/module.h>
  33 #include <linux/kernel.h>
  34 #include <linux/sched.h>
  35 #include <linux/string.h>
  36 #include <linux/timer.h>
  37 #include <linux/errno.h>
  38 #include <linux/in.h>
  39 #include <linux/ioport.h>
  40 #include <linux/slab.h>
  41 #include <linux/mm.h>
  42 #include <linux/interrupt.h>
  43 #include <linux/init.h>
  44 #include <linux/netdevice.h>
  45 #include <linux/etherdevice.h>
  46 #include <linux/skbuff.h>
  47 #include <linux/ethtool.h>
  48 #include <linux/highmem.h>
  49 #include <linux/proc_fs.h>
  50 #include <linux/ctype.h>
  51 #include <linux/spinlock.h>
  52 #include <linux/dma-mapping.h>
  53 #include <linux/clk.h>
  54 #include <linux/platform_device.h>
  55 #include <linux/regmap.h>
  56 #include <linux/semaphore.h>
  57 #include <linux/phy.h>
  58 #include <linux/bitops.h>
  59 #include <linux/io.h>
  60 #include <linux/uaccess.h>
  61 #include <linux/pm_runtime.h>
  62 #include <linux/davinci_emac.h>
  63 #include <linux/of.h>
  64 #include <linux/of_address.h>
  65 #include <linux/of_device.h>
  66 #include <linux/of_mdio.h>
  67 #include <linux/of_irq.h>
  68 #include <linux/of_net.h>
  69 #include <linux/mfd/syscon.h>
  70
  71 #include <asm/irq.h>
  72 #include <asm/page.h>
  73
  74 #include "cpsw.h"
  75 #include "davinci_cpdma.h"
  76
  77 static int debug_level;
  78 module_param(debug_level, int, 0);
  79 MODULE_PARM_DESC(debug_level, "DaVinci EMAC debug level (NETIF_MSG bits)");
  80
  81 /* Netif debug messages possible */
  82 #define DAVINCI_EMAC_DEBUG      (NETIF_MSG_DRV | \
  83                                 NETIF_MSG_PROBE | \
  84                                 NETIF_MSG_LINK | \
  85                                 NETIF_MSG_TIMER | \
  86                                 NETIF_MSG_IFDOWN | \
  87                                 NETIF_MSG_IFUP | \
  88                                 NETIF_MSG_RX_ERR | \
  89                                 NETIF_MSG_TX_ERR | \
  90                                 NETIF_MSG_TX_QUEUED | \
  91                                 NETIF_MSG_INTR | \
  92                                 NETIF_MSG_TX_DONE | \
  93                                 NETIF_MSG_RX_STATUS | \
  94                                 NETIF_MSG_PKTDATA | \
  95                                 NETIF_MSG_HW | \
  96                                 NETIF_MSG_WOL)
  97
  98 /* version info */
  99 #define EMAC_MAJOR_VERSION      6
 100 #define EMAC_MINOR_VERSION      1
 101 #define EMAC_MODULE_VERSION     "6.1"
 102 MODULE_VERSION(EMAC_MODULE_VERSION);
 103 static const char emac_version_string[] = "TI DaVinci EMAC Linux v6.1";
 104
 105 /* Configuration items */
 106 #define EMAC_DEF_PASS_CRC               (0) /* Do not pass CRC up to frames */
 107 #define EMAC_DEF_QOS_EN                 (0) /* EMAC proprietary QoS disabled */
 108 #define EMAC_DEF_NO_BUFF_CHAIN          (0) /* No buffer chain */
 109 #define EMAC_DEF_MACCTRL_FRAME_EN       (0) /* Discard Maccontrol frames */
 110 #define EMAC_DEF_SHORT_FRAME_EN         (0) /* Discard short frames */
 111 #define EMAC_DEF_ERROR_FRAME_EN         (0) /* Discard error frames */
 112 #define EMAC_DEF_PROM_EN                (0) /* Promiscuous disabled */
 113 #define EMAC_DEF_PROM_CH                (0) /* Promiscuous channel is 0 */
 114 #define EMAC_DEF_BCAST_EN               (1) /* Broadcast enabled */
 115 #define EMAC_DEF_BCAST_CH               (0) /* Broadcast channel is 0 */
 116 #define EMAC_DEF_MCAST_EN               (1) /* Multicast enabled */
 117 #define EMAC_DEF_MCAST_CH               (0) /* Multicast channel is 0 */
 118
 119 #define EMAC_DEF_TXPRIO_FIXED           (1) /* TX Priority is fixed */
 120 #define EMAC_DEF_TXPACING_EN            (0) /* TX pacing NOT supported*/
 121
 122 #define EMAC_DEF_BUFFER_OFFSET          (0) /* Buffer offset to DMA (future) */
 123 #define EMAC_DEF_MIN_ETHPKTSIZE         (60) /* Minimum ethernet pkt size */
 124 #define EMAC_DEF_MAX_FRAME_SIZE         (1500 + 14 + 4 + 4)
 125 #define EMAC_DEF_TX_CH                  (0) /* Default 0th channel */
 126 #define EMAC_DEF_RX_CH                  (0) /* Default 0th channel */
 127 #define EMAC_DEF_RX_NUM_DESC            (128)
 128 #define EMAC_DEF_MAX_TX_CH              (1) /* Max TX channels configured */
 129 #define EMAC_DEF_MAX_RX_CH              (1) /* Max RX channels configured */
 130 #define EMAC_POLL_WEIGHT                (64) /* Default NAPI poll weight */
 131
 132 /* Buffer descriptor parameters */
 133 #define EMAC_DEF_TX_MAX_SERVICE         (32) /* TX max service BD's */
 134 #define EMAC_DEF_RX_MAX_SERVICE         (64) /* should = netdev->weight */
 135
 136 /* EMAC register related defines */
 137 #define EMAC_ALL_MULTI_REG_VALUE        (0xFFFFFFFF)
 138 #define EMAC_NUM_MULTICAST_BITS         (64)
 139 #define EMAC_TX_CONTROL_TX_ENABLE_VAL   (0x1)
 140 #define EMAC_RX_CONTROL_RX_ENABLE_VAL   (0x1)
 141 #define EMAC_MAC_HOST_ERR_INTMASK_VAL   (0x2)
 142 #define EMAC_RX_UNICAST_CLEAR_ALL       (0xFF)
 143 #define EMAC_INT_MASK_CLEAR             (0xFF)
 144
 145 /* RX MBP register bit positions */
 146 #define EMAC_RXMBP_PASSCRC_MASK         BIT(30)
 147 #define EMAC_RXMBP_QOSEN_MASK           BIT(29)
 148 #define EMAC_RXMBP_NOCHAIN_MASK         BIT(28)
 149 #define EMAC_RXMBP_CMFEN_MASK           BIT(24)
 150 #define EMAC_RXMBP_CSFEN_MASK           BIT(23)
 151 #define EMAC_RXMBP_CEFEN_MASK           BIT(22)
 152 #define EMAC_RXMBP_CAFEN_MASK           BIT(21)
 153 #define EMAC_RXMBP_PROMCH_SHIFT         (16)
 154 #define EMAC_RXMBP_PROMCH_MASK          (0x7 << 16)
 155 #define EMAC_RXMBP_BROADEN_MASK         BIT(13)
 156 #define EMAC_RXMBP_BROADCH_SHIFT        (8)
 157 #define EMAC_RXMBP_BROADCH_MASK         (0x7 << 8)
 158 #define EMAC_RXMBP_MULTIEN_MASK         BIT(5)
 159 #define EMAC_RXMBP_MULTICH_SHIFT        (0)
 160 #define EMAC_RXMBP_MULTICH_MASK         (0x7)
 161 #define EMAC_RXMBP_CHMASK               (0x7)
 162
 163 /* EMAC register definitions/bit maps used */
 164 # define EMAC_MBP_RXPROMISC             (0x00200000)
 165 # define EMAC_MBP_PROMISCCH(ch)         (((ch) & 0x7) << 16)
 166 # define EMAC_MBP_RXBCAST               (0x00002000)
 167 # define EMAC_MBP_BCASTCHAN(ch)         (((ch) & 0x7) << 8)
 168 # define EMAC_MBP_RXMCAST               (0x00000020)
 169 # define EMAC_MBP_MCASTCHAN(ch)         ((ch) & 0x7)
 170
 171 /* EMAC mac_control register */
 172 #define EMAC_MACCONTROL_TXPTYPE         BIT(9)
 173 #define EMAC_MACCONTROL_TXPACEEN        BIT(6)
 174 #define EMAC_MACCONTROL_GMIIEN          BIT(5)
 175 #define EMAC_MACCONTROL_GIGABITEN       BIT(7)
 176 #define EMAC_MACCONTROL_FULLDUPLEXEN    BIT(0)
 177 #define EMAC_MACCONTROL_RMIISPEED_MASK  BIT(15)
 178
 179 /* GIGABIT MODE related bits */
 180 #define EMAC_DM646X_MACCONTORL_GIG      BIT(7)
 181 #define EMAC_DM646X_MACCONTORL_GIGFORCE BIT(17)
 182
 183 /* EMAC mac_status register */
 184 #define EMAC_MACSTATUS_TXERRCODE_MASK   (0xF00000)
 185 #define EMAC_MACSTATUS_TXERRCODE_SHIFT  (20)
 186 #define EMAC_MACSTATUS_TXERRCH_MASK     (0x7)
 187 #define EMAC_MACSTATUS_TXERRCH_SHIFT    (16)
 188 #define EMAC_MACSTATUS_RXERRCODE_MASK   (0xF000)
 189 #define EMAC_MACSTATUS_RXERRCODE_SHIFT  (12)
 190 #define EMAC_MACSTATUS_RXERRCH_MASK     (0x7)
 191 #define EMAC_MACSTATUS_RXERRCH_SHIFT    (8)
 192
 193 /* EMAC RX register masks */
 194 #define EMAC_RX_MAX_LEN_MASK            (0xFFFF)
 195 #define EMAC_RX_BUFFER_OFFSET_MASK      (0xFFFF)
 196
 197 /* MAC_IN_VECTOR (0x180) register bit fields */
 198 #define EMAC_DM644X_MAC_IN_VECTOR_HOST_INT      BIT(17)
 199 #define EMAC_DM644X_MAC_IN_VECTOR_STATPEND_INT  BIT(16)
 200 #define EMAC_DM644X_MAC_IN_VECTOR_RX_INT_VEC    BIT(8)
 201 #define EMAC_DM644X_MAC_IN_VECTOR_TX_INT_VEC    BIT(0)
 202
 203 /** NOTE:: For DM646x the IN_VECTOR has changed */
 204 #define EMAC_DM646X_MAC_IN_VECTOR_RX_INT_VEC    BIT(EMAC_DEF_RX_CH)
 205 #define EMAC_DM646X_MAC_IN_VECTOR_TX_INT_VEC    BIT(16 + EMAC_DEF_TX_CH)
 206 #define EMAC_DM646X_MAC_IN_VECTOR_HOST_INT      BIT(26)
 207 #define EMAC_DM646X_MAC_IN_VECTOR_STATPEND_INT  BIT(27)
 208
 209 /* CPPI bit positions */
 210 #define EMAC_CPPI_SOP_BIT               BIT(31)
 211 #define EMAC_CPPI_EOP_BIT               BIT(30)
 212 #define EMAC_CPPI_OWNERSHIP_BIT         BIT(29)
 213 #define EMAC_CPPI_EOQ_BIT               BIT(28)
 214 #define EMAC_CPPI_TEARDOWN_COMPLETE_BIT BIT(27)
 215 #define EMAC_CPPI_PASS_CRC_BIT          BIT(26)
 216 #define EMAC_RX_BD_BUF_SIZE             (0xFFFF)
 217 #define EMAC_BD_LENGTH_FOR_CACHE        (16) /* only CPPI bytes */
 218 #define EMAC_RX_BD_PKT_LENGTH_MASK      (0xFFFF)
 219
 220 /* Max hardware defines */
 221 #define EMAC_MAX_TXRX_CHANNELS           (8)  /* Max hardware channels */
 222 #define EMAC_DEF_MAX_MULTICAST_ADDRESSES (64) /* Max mcast addr's */
 223
 224 /* EMAC Peripheral Device Register Memory Layout structure */
 225 #define EMAC_MACINVECTOR        0x90
 226
 227 #define EMAC_DM646X_MACEOIVECTOR        0x94
 228
 229 #define EMAC_MACINTSTATRAW      0xB0
 230 #define EMAC_MACINTSTATMASKED   0xB4
 231 #define EMAC_MACINTMASKSET      0xB8
 232 #define EMAC_MACINTMASKCLEAR    0xBC
 233
 234 #define EMAC_RXMBPENABLE        0x100
 235 #define EMAC_RXUNICASTSET       0x104
 236 #define EMAC_RXUNICASTCLEAR     0x108
 237 #define EMAC_RXMAXLEN           0x10C
 238 #define EMAC_RXBUFFEROFFSET     0x110
 239 #define EMAC_RXFILTERLOWTHRESH  0x114
 240
 241 #define EMAC_MACCONTROL         0x160
 242 #define EMAC_MACSTATUS          0x164
 243 #define EMAC_EMCONTROL          0x168
 244 #define EMAC_FIFOCONTROL        0x16C
 245 #define EMAC_MACCONFIG          0x170
 246 #define EMAC_SOFTRESET          0x174
 247 #define EMAC_MACSRCADDRLO       0x1D0
 248 #define EMAC_MACSRCADDRHI       0x1D4
 249 #define EMAC_MACHASH1           0x1D8
 250 #define EMAC_MACHASH2           0x1DC
 251 #define EMAC_MACADDRLO          0x500
 252 #define EMAC_MACADDRHI          0x504
 253 #define EMAC_MACINDEX           0x508
 254
 255 /* EMAC statistics registers */
 256 #define EMAC_RXGOODFRAMES       0x200
 257 #define EMAC_RXBCASTFRAMES      0x204
 258 #define EMAC_RXMCASTFRAMES      0x208
 259 #define EMAC_RXPAUSEFRAMES      0x20C
 260 #define EMAC_RXCRCERRORS        0x210
 261 #define EMAC_RXALIGNCODEERRORS  0x214
 262 #define EMAC_RXOVERSIZED        0x218
 263 #define EMAC_RXJABBER           0x21C
 264 #define EMAC_RXUNDERSIZED       0x220
 265 #define EMAC_RXFRAGMENTS        0x224
 266 #define EMAC_RXFILTERED         0x228
 267 #define EMAC_RXQOSFILTERED      0x22C
 268 #define EMAC_RXOCTETS           0x230
 269 #define EMAC_TXGOODFRAMES       0x234
 270 #define EMAC_TXBCASTFRAMES      0x238
 271 #define EMAC_TXMCASTFRAMES      0x23C
 272 #define EMAC_TXPAUSEFRAMES      0x240
 273 #define EMAC_TXDEFERRED         0x244
 274 #define EMAC_TXCOLLISION        0x248
 275 #define EMAC_TXSINGLECOLL       0x24C
 276 #define EMAC_TXMULTICOLL        0x250
 277 #define EMAC_TXEXCESSIVECOLL    0x254
 278 #define EMAC_TXLATECOLL         0x258
 279 #define EMAC_TXUNDERRUN         0x25C
 280 #define EMAC_TXCARRIERSENSE     0x260
 281 #define EMAC_TXOCTETS           0x264
 282 #define EMAC_NETOCTETS          0x280
 283 #define EMAC_RXSOFOVERRUNS      0x284
 284 #define EMAC_RXMOFOVERRUNS      0x288
 285 #define EMAC_RXDMAOVERRUNS      0x28C
 286
 287 /* EMAC DM644x control registers */
 288 #define EMAC_CTRL_EWCTL         (0x4)
 289 #define EMAC_CTRL_EWINTTCNT     (0x8)
 290
 291 /* EMAC DM644x control module masks */
 292 #define EMAC_DM644X_EWINTCNT_MASK       0x1FFFF
 293 #define EMAC_DM644X_INTMIN_INTVL        0x1
 294 #define EMAC_DM644X_INTMAX_INTVL        (EMAC_DM644X_EWINTCNT_MASK)
 295
 296 /* EMAC DM646X control module registers */
 297 #define EMAC_DM646X_CMINTCTRL   0x0C
 298 #define EMAC_DM646X_CMRXINTEN   0x14
 299 #define EMAC_DM646X_CMTXINTEN   0x18
 300 #define EMAC_DM646X_CMRXINTMAX  0x70
 301 #define EMAC_DM646X_CMTXINTMAX  0x74
 302
 303 /* EMAC DM646X control module masks */
 304 #define EMAC_DM646X_INTPACEEN           (0x3 << 16)
 305 #define EMAC_DM646X_INTPRESCALE_MASK    (0x7FF << 0)
 306 #define EMAC_DM646X_CMINTMAX_CNT        63
 307 #define EMAC_DM646X_CMINTMIN_CNT        2
 308 #define EMAC_DM646X_CMINTMAX_INTVL      (1000 / EMAC_DM646X_CMINTMIN_CNT)
 309 #define EMAC_DM646X_CMINTMIN_INTVL      ((1000 / EMAC_DM646X_CMINTMAX_CNT) + 1)
 310
 311
 312 /* EMAC EOI codes for C0 */
 313 #define EMAC_DM646X_MAC_EOI_C0_RXEN     (0x01)
 314 #define EMAC_DM646X_MAC_EOI_C0_TXEN     (0x02)
 315
 316 /* EMAC Stats Clear Mask */
 317 #define EMAC_STATS_CLR_MASK    (0xFFFFFFFF)
 318
 319 /* emac_priv: EMAC private data structure
 320  *
 321  * EMAC adapter private data structure
 322  */
 323 struct emac_priv {
 324         u32 msg_enable;
 325         struct net_device *ndev;
 326         struct platform_device *pdev;
 327         struct napi_struct napi;
 328         char mac_addr[6];
 329         void __iomem *remap_addr;
 330         u32 emac_base_phys;
 331         void __iomem *emac_base;
 332         void __iomem *ctrl_base;
 333         struct cpdma_ctlr *dma;
 334         struct cpdma_chan *txchan;
 335         struct cpdma_chan *rxchan;
 336         u32 link; /* 1=link on, 0=link off */
 337         u32 speed; /* 0=Auto Neg, 1=No PHY, 10,100, 1000 - mbps */
 338         u32 duplex; /* Link duplex: 0=Half, 1=Full */
 339         u32 rx_buf_size;
 340         u32 isr_count;
 341         u32 coal_intvl;
 342         u32 bus_freq_mhz;
 343         u8 rmii_en;
 344         u8 version;
 345         u32 mac_hash1;
 346         u32 mac_hash2;
 347         u32 multicast_hash_cnt[EMAC_NUM_MULTICAST_BITS];
 348         u32 rx_addr_type;
 349         const char *phy_id;
 350         struct device_node *phy_node;
 351         spinlock_t lock;
 352         /*platform specific members*/
 353         void (*int_enable) (void);
 354         void (*int_disable) (void);
 355 };
 356
 357 /* EMAC TX Host Error description strings */
 358 static char *emac_txhost_errcodes[16] = {
 359         "No error", "SOP error", "Ownership bit not set in SOP buffer",
 360         "Zero Next Buffer Descriptor Pointer Without EOP",
 361         "Zero Buffer Pointer", "Zero Buffer Length", "Packet Length Error",
 362         "Reserved", "Reserved", "Reserved", "Reserved", "Reserved",
 363         "Reserved", "Reserved", "Reserved", "Reserved"
 364 };
 365
 366 /* EMAC RX Host Error description strings */
 367 static char *emac_rxhost_errcodes[16] = {
 368         "No error", "Reserved", "Ownership bit not set in input buffer",
 369         "Reserved", "Zero Buffer Pointer", "Reserved", "Reserved",
 370         "Reserved", "Reserved", "Reserved", "Reserved", "Reserved",
 371         "Reserved", "Reserved", "Reserved", "Reserved"
 372 };
 373
 374 /* Helper macros */
 375 #define emac_read(reg)            ioread32(priv->emac_base + (reg))
 376 #define emac_write(reg, val)      iowrite32(val, priv->emac_base + (reg))
 377
 378 #define emac_ctrl_read(reg)       ioread32((priv->ctrl_base + (reg)))
 379 #define emac_ctrl_write(reg, val) iowrite32(val, (priv->ctrl_base + (reg)))
 380
 381 /**
 382  * emac_get_drvinfo - Get EMAC driver information
 383  * @ndev: The DaVinci EMAC network adapter
 384  * @info: ethtool info structure containing name and version
 385  *
 386  * Returns EMAC driver information (name and version)
 387  *
 388  */
 389 static void emac_get_drvinfo(struct net_device *ndev,
 390                              struct ethtool_drvinfo *info)
 391 {
 392         strlcpy(info->driver, emac_version_string, sizeof(info->driver));
 393         strlcpy(info->version, EMAC_MODULE_VERSION, sizeof(info->version));
 394 }
 395
 396 /**
 397  * emac_get_coalesce - Get interrupt coalesce settings for this device
 398  * @ndev : The DaVinci EMAC network adapter
 399  * @coal : ethtool coalesce settings structure
 400  *
 401  * Fetch the current interrupt coalesce settings
 402  *
 403  */
 404 static int emac_get_coalesce(struct net_device *ndev,
 405                                 struct ethtool_coalesce *coal)
 406 {
 407         struct emac_priv *priv = netdev_priv(ndev);
 408
 409         coal->rx_coalesce_usecs = priv->coal_intvl;
 410         return 0;
 411
 412 }
 413
 414 /**
 415  * emac_set_coalesce - Set interrupt coalesce settings for this device
 416  * @ndev : The DaVinci EMAC network adapter
 417  * @coal : ethtool coalesce settings structure
 418  *
 419  * Set interrupt coalesce parameters
 420  *
 421  */
 422 static int emac_set_coalesce(struct net_device *ndev,
 423                                 struct ethtool_coalesce *coal)
 424 {
 425         struct emac_priv *priv = netdev_priv(ndev);
 426         u32 int_ctrl, num_interrupts = 0;
 427         u32 prescale = 0, addnl_dvdr = 1, coal_intvl = 0;
 428
 429         if (!coal->rx_coalesce_usecs)
 430                 return -EINVAL;
 431
 432         coal_intvl = coal->rx_coalesce_usecs;
 433
 434         switch (priv->version) {
 435         case EMAC_VERSION_2:
 436                 int_ctrl =  emac_ctrl_read(EMAC_DM646X_CMINTCTRL);
 437                 prescale = priv->bus_freq_mhz * 4;
 438
 439                 if (coal_intvl < EMAC_DM646X_CMINTMIN_INTVL)
 440                         coal_intvl = EMAC_DM646X_CMINTMIN_INTVL;
 441
 442                 if (coal_intvl > EMAC_DM646X_CMINTMAX_INTVL) {
 443                         /*
 444                          * Interrupt pacer works with 4us Pulse, we can
 445                          * throttle further by dilating the 4us pulse.
 446                          */
 447                         addnl_dvdr = EMAC_DM646X_INTPRESCALE_MASK / prescale;
 448
 449                         if (addnl_dvdr > 1) {
 450                                 prescale *= addnl_dvdr;
 451                                 if (coal_intvl > (EMAC_DM646X_CMINTMAX_INTVL
 452                                                         * addnl_dvdr))
 453                                         coal_intvl = (EMAC_DM646X_CMINTMAX_INTVL
 454                                                         * addnl_dvdr);
 455                         } else {
 456                                 addnl_dvdr = 1;
 457                                 coal_intvl = EMAC_DM646X_CMINTMAX_INTVL;
 458                         }
 459                 }
 460
 461                 num_interrupts = (1000 * addnl_dvdr) / coal_intvl;
 462
 463                 int_ctrl |= EMAC_DM646X_INTPACEEN;
 464                 int_ctrl &= (~EMAC_DM646X_INTPRESCALE_MASK);
 465                 int_ctrl |= (prescale & EMAC_DM646X_INTPRESCALE_MASK);
 466                 emac_ctrl_write(EMAC_DM646X_CMINTCTRL, int_ctrl);
 467
 468                 emac_ctrl_write(EMAC_DM646X_CMRXINTMAX, num_interrupts);
 469                 emac_ctrl_write(EMAC_DM646X_CMTXINTMAX, num_interrupts);
 470
 471                 break;
 472         default:
 473                 int_ctrl = emac_ctrl_read(EMAC_CTRL_EWINTTCNT);
 474                 int_ctrl &= (~EMAC_DM644X_EWINTCNT_MASK);
 475                 prescale = coal_intvl * priv->bus_freq_mhz;
 476                 if (prescale > EMAC_DM644X_EWINTCNT_MASK) {
 477                         prescale = EMAC_DM644X_EWINTCNT_MASK;
 478                         coal_intvl = prescale / priv->bus_freq_mhz;
 479                 }
 480                 emac_ctrl_write(EMAC_CTRL_EWINTTCNT, (int_ctrl | prescale));
 481
 482                 break;
 483         }
 484
 485         printk(KERN_INFO"Set coalesce to %d usecs.\n", coal_intvl);
 486         priv->coal_intvl = coal_intvl;
 487
 488         return 0;
 489
 490 }
 491
 492
 493 /* ethtool_ops: DaVinci EMAC Ethtool structure
 494  *
 495  * Ethtool support for EMAC adapter
 496  */
 497 static const struct ethtool_ops ethtool_ops = {
 498         .get_drvinfo = emac_get_drvinfo,
 499         .get_link = ethtool_op_get_link,
 500         .get_coalesce = emac_get_coalesce,
 501         .set_coalesce =  emac_set_coalesce,
 502         .get_ts_info = ethtool_op_get_ts_info,
 503         .get_link_ksettings = phy_ethtool_get_link_ksettings,
 504         .set_link_ksettings = phy_ethtool_set_link_ksettings,
 505 };
 506
 507 /**
 508  * emac_update_phystatus - Update Phy status
 509  * @priv: The DaVinci EMAC private adapter structure
 510  *
 511  * Updates phy status and takes action for network queue if required
 512  * based upon link status
 513  *
 514  */
 515 static void emac_update_phystatus(struct emac_priv *priv)
 516 {
 517         u32 mac_control;
 518         u32 new_duplex;
 519         u32 cur_duplex;
 520         struct net_device *ndev = priv->ndev;
 521
 522         mac_control = emac_read(EMAC_MACCONTROL);
 523         cur_duplex = (mac_control & EMAC_MACCONTROL_FULLDUPLEXEN) ?
 524                         DUPLEX_FULL : DUPLEX_HALF;
 525         if (ndev->phydev)
 526                 new_duplex = ndev->phydev->duplex;
 527         else
 528                 new_duplex = DUPLEX_FULL;
 529
 530         /* We get called only if link has changed (speed/duplex/status) */
 531         if ((priv->link) && (new_duplex != cur_duplex)) {
 532                 priv->duplex = new_duplex;
 533                 if (DUPLEX_FULL == priv->duplex)
 534                         mac_control |= (EMAC_MACCONTROL_FULLDUPLEXEN);
 535                 else
 536                         mac_control &= ~(EMAC_MACCONTROL_FULLDUPLEXEN);
 537         }
 538
 539         if (priv->speed == SPEED_1000 && (priv->version == EMAC_VERSION_2)) {
 540                 mac_control = emac_read(EMAC_MACCONTROL);
 541                 mac_control |= (EMAC_DM646X_MACCONTORL_GIG |
 542                                 EMAC_DM646X_MACCONTORL_GIGFORCE);
 543         } else {
 544                 /* Clear the GIG bit and GIGFORCE bit */
 545                 mac_control &= ~(EMAC_DM646X_MACCONTORL_GIGFORCE |
 546                                         EMAC_DM646X_MACCONTORL_GIG);
 547
 548                 if (priv->rmii_en && (priv->speed == SPEED_100))
 549                         mac_control |= EMAC_MACCONTROL_RMIISPEED_MASK;
 550                 else
 551                         mac_control &= ~EMAC_MACCONTROL_RMIISPEED_MASK;
 552         }
 553
 554         /* Update mac_control if changed */
 555         emac_write(EMAC_MACCONTROL, mac_control);
 556
 557         if (priv->link) {
 558                 /* link ON */
 559                 if (!netif_carrier_ok(ndev))
 560                         netif_carrier_on(ndev);
 561         /* reactivate the transmit queue if it is stopped */
 562                 if (netif_running(ndev) && netif_queue_stopped(ndev))
 563                         netif_wake_queue(ndev);
 564         } else {
 565                 /* link OFF */
 566                 if (netif_carrier_ok(ndev))
 567                         netif_carrier_off(ndev);
 568                 if (!netif_queue_stopped(ndev))
 569                         netif_stop_queue(ndev);
 570         }
 571 }
 572
 573 /**
 574  * hash_get - Calculate hash value from mac address
 575  * @addr: mac address to delete from hash table
 576  *
 577  * Calculates hash value from mac address
 578  *
 579  */
 580 static u32 hash_get(u8 *addr)
 581 {
 582         u32 hash;
 583         u8 tmpval;
 584         int cnt;
 585         hash = 0;
 586
 587         for (cnt = 0; cnt < 2; cnt++) {
 588                 tmpval = *addr++;
 589                 hash ^= (tmpval >> 2) ^ (tmpval << 4);
 590                 tmpval = *addr++;
 591                 hash ^= (tmpval >> 4) ^ (tmpval << 2);
 592                 tmpval = *addr++;
 593                 hash ^= (tmpval >> 6) ^ (tmpval);
 594         }
 595
 596         return hash & 0x3F;
 597 }
 598
 599 /**
 600  * hash_add - Hash function to add mac addr from hash table
 601  * @priv: The DaVinci EMAC private adapter structure
 602  * @mac_addr: mac address to delete from hash table
 603  *
 604  * Adds mac address to the internal hash table
 605  *
 606  */
 607 static int hash_add(struct emac_priv *priv, u8 *mac_addr)
 608 {
 609         struct device *emac_dev = &priv->ndev->dev;
 610         u32 rc = 0;
 611         u32 hash_bit;
 612         u32 hash_value = hash_get(mac_addr);
 613
 614         if (hash_value >= EMAC_NUM_MULTICAST_BITS) {
 615                 if (netif_msg_drv(priv)) {
 616                         dev_err(emac_dev, "DaVinci EMAC: hash_add(): Invalid "\
 617                                 "Hash %08x, should not be greater than %08x",
 618                                 hash_value, (EMAC_NUM_MULTICAST_BITS - 1));
 619                 }
 620                 return -1;
 621         }
 622
 623         /* set the hash bit only if not previously set */
 624         if (priv->multicast_hash_cnt[hash_value] == 0) {
 625                 rc = 1; /* hash value changed */
 626                 if (hash_value < 32) {
 627                         hash_bit = BIT(hash_value);
 628                         priv->mac_hash1 |= hash_bit;
 629                 } else {
 630                         hash_bit = BIT((hash_value - 32));
 631                         priv->mac_hash2 |= hash_bit;
 632                 }
 633         }
 634
 635         /* incr counter for num of mcast addr's mapped to "this" hash bit */
 636         ++priv->multicast_hash_cnt[hash_value];
 637
 638         return rc;
 639 }
 640
 641 /**
 642  * hash_del - Hash function to delete mac addr from hash table
 643  * @priv: The DaVinci EMAC private adapter structure
 644  * @mac_addr: mac address to delete from hash table
 645  *
 646  * Removes mac address from the internal hash table
 647  *
 648  */
 649 static int hash_del(struct emac_priv *priv, u8 *mac_addr)
 650 {
 651         u32 hash_value;
 652         u32 hash_bit;
 653
 654         hash_value = hash_get(mac_addr);
 655         if (priv->multicast_hash_cnt[hash_value] > 0) {
 656                 /* dec cntr for num of mcast addr's mapped to this hash bit */
 657                 --priv->multicast_hash_cnt[hash_value];
 658         }
 659
 660         /* if counter still > 0, at least one multicast address refers
 661          * to this hash bit. so return 0 */
 662         if (priv->multicast_hash_cnt[hash_value] > 0)
 663                 return 0;
 664
 665         if (hash_value < 32) {
 666                 hash_bit = BIT(hash_value);
 667                 priv->mac_hash1 &= ~hash_bit;
 668         } else {
 669                 hash_bit = BIT((hash_value - 32));
 670                 priv->mac_hash2 &= ~hash_bit;
 671         }
 672
 673         /* return 1 to indicate change in mac_hash registers reqd */
 674         return 1;
 675 }
 676
 677 /* EMAC multicast operation */
 678 #define EMAC_MULTICAST_ADD      0
 679 #define EMAC_MULTICAST_DEL      1
 680 #define EMAC_ALL_MULTI_SET      2
 681 #define EMAC_ALL_MULTI_CLR      3
 682
 683 /**
 684  * emac_add_mcast - Set multicast address in the EMAC adapter (Internal)
 685  * @priv: The DaVinci EMAC private adapter structure
 686  * @action: multicast operation to perform
 687  * mac_addr: mac address to set
 688  *
 689  * Set multicast addresses in EMAC adapter - internal function
 690  *
 691  */
 692 static void emac_add_mcast(struct emac_priv *priv, u32 action, u8 *mac_addr)
 693 {
 694         struct device *emac_dev = &priv->ndev->dev;
 695         int update = -1;
 696
 697         switch (action) {
 698         case EMAC_MULTICAST_ADD:
 699                 update = hash_add(priv, mac_addr);
 700                 break;
 701         case EMAC_MULTICAST_DEL:
 702                 update = hash_del(priv, mac_addr);
 703                 break;
 704         case EMAC_ALL_MULTI_SET:
 705                 update = 1;
 706                 priv->mac_hash1 = EMAC_ALL_MULTI_REG_VALUE;
 707                 priv->mac_hash2 = EMAC_ALL_MULTI_REG_VALUE;
 708                 break;
 709         case EMAC_ALL_MULTI_CLR:
 710                 update = 1;
 711                 priv->mac_hash1 = 0;
 712                 priv->mac_hash2 = 0;
 713                 memset(&(priv->multicast_hash_cnt[0]), 0,
 714                 sizeof(priv->multicast_hash_cnt[0]) *
 715                        EMAC_NUM_MULTICAST_BITS);
 716                 break;
 717         default:
 718                 if (netif_msg_drv(priv))
 719                         dev_err(emac_dev, "DaVinci EMAC: add_mcast"\
 720                                 ": bad operation %d", action);
 721                 break;
 722         }
 723
 724         /* write to the hardware only if the register status chances */
 725         if (update > 0) {
 726                 emac_write(EMAC_MACHASH1, priv->mac_hash1);
 727                 emac_write(EMAC_MACHASH2, priv->mac_hash2);
 728         }
 729 }
 730
 731 /**
 732  * emac_dev_mcast_set - Set multicast address in the EMAC adapter
 733  * @ndev: The DaVinci EMAC network adapter
 734  *
 735  * Set multicast addresses in EMAC adapter
 736  *
 737  */
 738 static void emac_dev_mcast_set(struct net_device *ndev)
 739 {
 740         u32 mbp_enable;
 741         struct emac_priv *priv = netdev_priv(ndev);
 742
 743         mbp_enable = emac_read(EMAC_RXMBPENABLE);
 744         if (ndev->flags & IFF_PROMISC) {
 745                 mbp_enable &= (~EMAC_MBP_PROMISCCH(EMAC_DEF_PROM_CH));
 746                 mbp_enable |= (EMAC_MBP_RXPROMISC);
 747         } else {
 748                 mbp_enable = (mbp_enable & ~EMAC_MBP_RXPROMISC);
 749                 if ((ndev->flags & IFF_ALLMULTI) ||
 750                     netdev_mc_count(ndev) > EMAC_DEF_MAX_MULTICAST_ADDRESSES) {
 751                         mbp_enable = (mbp_enable | EMAC_MBP_RXMCAST);
 752                         emac_add_mcast(priv, EMAC_ALL_MULTI_SET, NULL);
 753                 } else if (!netdev_mc_empty(ndev)) {
 754                         struct netdev_hw_addr *ha;
 755
 756                         mbp_enable = (mbp_enable | EMAC_MBP_RXMCAST);
 757                         emac_add_mcast(priv, EMAC_ALL_MULTI_CLR, NULL);
 758                         /* program multicast address list into EMAC hardware */
 759                         netdev_for_each_mc_addr(ha, ndev) {
 760                                 emac_add_mcast(priv, EMAC_MULTICAST_ADD,
 761                                                (u8 *) ha->addr);
 762                         }
 763                 } else {
 764                         mbp_enable = (mbp_enable & ~EMAC_MBP_RXMCAST);
 765                         emac_add_mcast(priv, EMAC_ALL_MULTI_CLR, NULL);
 766                 }
 767         }
 768         /* Set mbp config register */
 769         emac_write(EMAC_RXMBPENABLE, mbp_enable);
 770 }
 771
 772 /*************************************************************************
 773  *  EMAC Hardware manipulation
 774  *************************************************************************/
 775
 776 /**
 777  * emac_int_disable - Disable EMAC module interrupt (from adapter)
 778  * @priv: The DaVinci EMAC private adapter structure
 779  *
 780  * Disable EMAC interrupt on the adapter
 781  *
 782  */
 783 static void emac_int_disable(struct emac_priv *priv)
 784 {
 785         if (priv->version == EMAC_VERSION_2) {
 786                 unsigned long flags;
 787
 788                 local_irq_save(flags);
 789
 790                 /* Program C0_Int_En to zero to turn off
 791                 * interrupts to the CPU */
 792                 emac_ctrl_write(EMAC_DM646X_CMRXINTEN, 0x0);
 793                 emac_ctrl_write(EMAC_DM646X_CMTXINTEN, 0x0);
 794                 /* NOTE: Rx Threshold and Misc interrupts are not disabled */
 795                 if (priv->int_disable)
 796                         priv->int_disable();
 797
 798                 /* NOTE: Rx Threshold and Misc interrupts are not enabled */
 799
 800                 /* ack rxen only then a new pulse will be generated */
 801                 emac_write(EMAC_DM646X_MACEOIVECTOR,
 802                         EMAC_DM646X_MAC_EOI_C0_RXEN);
 803
 804                 /* ack txen- only then a new pulse will be generated */
 805                 emac_write(EMAC_DM646X_MACEOIVECTOR,
 806                         EMAC_DM646X_MAC_EOI_C0_TXEN);
 807
 808                 local_irq_restore(flags);
 809
 810         } else {
 811                 /* Set DM644x control registers for interrupt control */
 812                 emac_ctrl_write(EMAC_CTRL_EWCTL, 0x0);
 813         }
 814 }
 815
 816 /**
 817  * emac_int_enable - Enable EMAC module interrupt (from adapter)
 818  * @priv: The DaVinci EMAC private adapter structure
 819  *
 820  * Enable EMAC interrupt on the adapter
 821  *
 822  */
 823 static void emac_int_enable(struct emac_priv *priv)
 824 {
 825         if (priv->version == EMAC_VERSION_2) {
 826                 if (priv->int_enable)
 827                         priv->int_enable();
 828
 829                 emac_ctrl_write(EMAC_DM646X_CMRXINTEN, 0xff);
 830                 emac_ctrl_write(EMAC_DM646X_CMTXINTEN, 0xff);
 831
 832                 /* In addition to turning on interrupt Enable, we need
 833                  * ack by writing appropriate values to the EOI
 834                  * register */
 835
 836                 /* NOTE: Rx Threshold and Misc interrupts are not enabled */
 837         } else {
 838                 /* Set DM644x control registers for interrupt control */
 839                 emac_ctrl_write(EMAC_CTRL_EWCTL, 0x1);
 840         }
 841 }
 842
 843 /**
 844  * emac_irq - EMAC interrupt handler
 845  * @irq: interrupt number
 846  * @dev_id: EMAC network adapter data structure ptr
 847  *
 848  * EMAC Interrupt handler - we only schedule NAPI and not process any packets
 849  * here. EVen the interrupt status is checked (TX/RX/Err) in NAPI poll function
 850  *
 851  * Returns interrupt handled condition
 852  */
 853 static irqreturn_t emac_irq(int irq, void *dev_id)
 854 {
 855         struct net_device *ndev = (struct net_device *)dev_id;
 856         struct emac_priv *priv = netdev_priv(ndev);
 857
 858         ++priv->isr_count;
 859         if (likely(netif_running(priv->ndev))) {
 860                 emac_int_disable(priv);
 861                 napi_schedule(&priv->napi);
 862         } else {
 863                 /* we are closing down, so dont process anything */
 864         }
 865         return IRQ_HANDLED;
 866 }
 867
 868 static struct sk_buff *emac_rx_alloc(struct emac_priv *priv)
 869 {
 870         struct sk_buff *skb = netdev_alloc_skb(priv->ndev, priv->rx_buf_size);
 871         if (WARN_ON(!skb))
 872                 return NULL;
 873         skb_reserve(skb, NET_IP_ALIGN);
 874         return skb;
 875 }
 876
 877 static void emac_rx_handler(void *token, int len, int status)
 878 {
 879         struct sk_buff          *skb = token;
 880         struct net_device       *ndev = skb->dev;
 881         struct emac_priv        *priv = netdev_priv(ndev);
 882         struct device           *emac_dev = &ndev->dev;
 883         int                     ret;
 884
 885         /* free and bail if we are shutting down */
 886         if (unlikely(!netif_running(ndev))) {
 887                 dev_kfree_skb_any(skb);
 888                 return;
 889         }
 890
 891         /* recycle on receive error */
 892         if (status < 0) {
 893                 ndev->stats.rx_errors++;
 894                 goto recycle;
 895         }
 896
 897         /* feed received packet up the stack */
 898         skb_put(skb, len);
 899         skb->protocol = eth_type_trans(skb, ndev);
 900         netif_receive_skb(skb);
 901         ndev->stats.rx_bytes += len;
 902         ndev->stats.rx_packets++;
 903
 904         /* alloc a new packet for receive */
 905         skb = emac_rx_alloc(priv);
 906         if (!skb) {
 907                 if (netif_msg_rx_err(priv) && net_ratelimit())
 908                         dev_err(emac_dev, "failed rx buffer alloc\n");
 909                 return;
 910         }
 911
 912 recycle:
 913         ret = cpdma_chan_submit(priv->rxchan, skb, skb->data,
 914                         skb_tailroom(skb), 0);
 915
 916         WARN_ON(ret == -ENOMEM);
 917         if (unlikely(ret < 0))
 918                 dev_kfree_skb_any(skb);
 919 }
 920
 921 static void emac_tx_handler(void *token, int len, int status)
 922 {
 923         struct sk_buff          *skb = token;
 924         struct net_device       *ndev = skb->dev;
 925
 926         /* Check whether the queue is stopped due to stalled tx dma, if the
 927          * queue is stopped then start the queue as we have free desc for tx
 928          */
 929         if (unlikely(netif_queue_stopped(ndev)))
 930                 netif_wake_queue(ndev);
 931         ndev->stats.tx_packets++;
 932         ndev->stats.tx_bytes += len;
 933         dev_kfree_skb_any(skb);
 934 }
 935
 936 /**
 937  * emac_dev_xmit - EMAC Transmit function
 938  * @skb: SKB pointer
 939  * @ndev: The DaVinci EMAC network adapter
 940  *
 941  * Called by the system to transmit a packet  - we queue the packet in
 942  * EMAC hardware transmit queue
 943  *
 944  * Returns success(NETDEV_TX_OK) or error code (typically out of desc's)
 945  */
 946 static int emac_dev_xmit(struct sk_buff *skb, struct net_device *ndev)
 947 {
 948         struct device *emac_dev = &ndev->dev;
 949         int ret_code;
 950         struct emac_priv *priv = netdev_priv(ndev);
 951
 952         /* If no link, return */
 953         if (unlikely(!priv->link)) {
 954                 if (netif_msg_tx_err(priv) && net_ratelimit())
 955                         dev_err(emac_dev, "DaVinci EMAC: No link to transmit");
 956                 goto fail_tx;
 957         }
 958
 959         ret_code = skb_padto(skb, EMAC_DEF_MIN_ETHPKTSIZE);
 960         if (unlikely(ret_code < 0)) {
 961                 if (netif_msg_tx_err(priv) && net_ratelimit())
 962                         dev_err(emac_dev, "DaVinci EMAC: packet pad failed");
 963                 goto fail_tx;
 964         }
 965
 966         skb_tx_timestamp(skb);
 967
 968         ret_code = cpdma_chan_submit(priv->txchan, skb, skb->data, skb->len,
 969                                      0);
 970         if (unlikely(ret_code != 0)) {
 971                 if (netif_msg_tx_err(priv) && net_ratelimit())
 972                         dev_err(emac_dev, "DaVinci EMAC: desc submit failed");
 973                 goto fail_tx;
 974         }
 975
 976         /* If there is no more tx desc left free then we need to
 977          * tell the kernel to stop sending us tx frames.
 978          */
 979         if (unlikely(!cpdma_check_free_tx_desc(priv->txchan)))
 980                 netif_stop_queue(ndev);
 981
 982         return NETDEV_TX_OK;
 983
 984 fail_tx:
 985         ndev->stats.tx_dropped++;
 986         netif_stop_queue(ndev);
 987         return NETDEV_TX_BUSY;
 988 }
 989
 990 /**
 991  * emac_dev_tx_timeout - EMAC Transmit timeout function
 992  * @ndev: The DaVinci EMAC network adapter
 993  *
 994  * Called when system detects that a skb timeout period has expired
 995  * potentially due to a fault in the adapter in not being able to send
 996  * it out on the wire. We teardown the TX channel assuming a hardware
 997  * error and re-initialize the TX channel for hardware operation
 998  *
 999  */
1000 static void emac_dev_tx_timeout(struct net_device *ndev)
1001 {
1002         struct emac_priv *priv = netdev_priv(ndev);
1003         struct device *emac_dev = &ndev->dev;
1004
1005         if (netif_msg_tx_err(priv))
1006                 dev_err(emac_dev, "DaVinci EMAC: xmit timeout, restarting TX");
1007
1008         ndev->stats.tx_errors++;
1009         emac_int_disable(priv);
1010         cpdma_chan_stop(priv->txchan);
1011         cpdma_chan_start(priv->txchan);
1012         emac_int_enable(priv);
1013 }
1014
1015 /**
1016  * emac_set_type0addr - Set EMAC Type0 mac address
1017  * @priv: The DaVinci EMAC private adapter structure
1018  * @ch: RX channel number
1019  * @mac_addr: MAC address to set in device
1020  *
1021  * Called internally to set Type0 mac address of the adapter (Device)
1022  *
1023  * Returns success (0) or appropriate error code (none as of now)
1024  */
1025 static void emac_set_type0addr(struct emac_priv *priv, u32 ch, char *mac_addr)
1026 {
1027         u32 val;
1028         val = ((mac_addr[5] << 8) | (mac_addr[4]));
1029         emac_write(EMAC_MACSRCADDRLO, val);
1030
1031         val = ((mac_addr[3] << 24) | (mac_addr[2] << 16) | \
1032                (mac_addr[1] << 8) | (mac_addr[0]));
1033         emac_write(EMAC_MACSRCADDRHI, val);
1034         val = emac_read(EMAC_RXUNICASTSET);
1035         val |= BIT(ch);
1036         emac_write(EMAC_RXUNICASTSET, val);
1037         val = emac_read(EMAC_RXUNICASTCLEAR);
1038         val &= ~BIT(ch);
1039         emac_write(EMAC_RXUNICASTCLEAR, val);
1040 }
1041
1042 /**
1043  * emac_set_type1addr - Set EMAC Type1 mac address
1044  * @priv: The DaVinci EMAC private adapter structure
1045  * @ch: RX channel number
1046  * @mac_addr: MAC address to set in device
1047  *
1048  * Called internally to set Type1 mac address of the adapter (Device)
1049  *
1050  * Returns success (0) or appropriate error code (none as of now)
1051  */
1052 static void emac_set_type1addr(struct emac_priv *priv, u32 ch, char *mac_addr)
1053 {
1054         u32 val;
1055         emac_write(EMAC_MACINDEX, ch);
1056         val = ((mac_addr[5] << 8) | mac_addr[4]);
1057         emac_write(EMAC_MACADDRLO, val);
1058         val = ((mac_addr[3] << 24) | (mac_addr[2] << 16) | \
1059                (mac_addr[1] << 8) | (mac_addr[0]));
1060         emac_write(EMAC_MACADDRHI, val);
1061         emac_set_type0addr(priv, ch, mac_addr);
1062 }
1063
1064 /**
1065  * emac_set_type2addr - Set EMAC Type2 mac address
1066  * @priv: The DaVinci EMAC private adapter structure
1067  * @ch: RX channel number
1068  * @mac_addr: MAC address to set in device
1069  * @index: index into RX address entries
1070  * @match: match parameter for RX address matching logic
1071  *
1072  * Called internally to set Type2 mac address of the adapter (Device)
1073  *
1074  * Returns success (0) or appropriate error code (none as of now)
1075  */
1076 static void emac_set_type2addr(struct emac_priv *priv, u32 ch,
1077                                char *mac_addr, int index, int match)
1078 {
1079         u32 val;
1080         emac_write(EMAC_MACINDEX, index);
1081         val = ((mac_addr[3] << 24) | (mac_addr[2] << 16) | \
1082                (mac_addr[1] << 8) | (mac_addr[0]));
1083         emac_write(EMAC_MACADDRHI, val);
1084         val = ((mac_addr[5] << 8) | mac_addr[4] | ((ch & 0x7) << 16) | \
1085                (match << 19) | BIT(20));
1086         emac_write(EMAC_MACADDRLO, val);
1087         emac_set_type0addr(priv, ch, mac_addr);
1088 }
1089
1090 /**
1091  * emac_setmac - Set mac address in the adapter (internal function)
1092  * @priv: The DaVinci EMAC private adapter structure
1093  * @ch: RX channel number
1094  * @mac_addr: MAC address to set in device
1095  *
1096  * Called internally to set the mac address of the adapter (Device)
1097  *
1098  * Returns success (0) or appropriate error code (none as of now)
1099  */
1100 static void emac_setmac(struct emac_priv *priv, u32 ch, char *mac_addr)
1101 {
1102         struct device *emac_dev = &priv->ndev->dev;
1103
1104         if (priv->rx_addr_type == 0) {
1105                 emac_set_type0addr(priv, ch, mac_addr);
1106         } else if (priv->rx_addr_type == 1) {
1107                 u32 cnt;
1108                 for (cnt = 0; cnt < EMAC_MAX_TXRX_CHANNELS; cnt++)
1109                         emac_set_type1addr(priv, ch, mac_addr);
1110         } else if (priv->rx_addr_type == 2) {
1111                 emac_set_type2addr(priv, ch, mac_addr, ch, 1);
1112                 emac_set_type0addr(priv, ch, mac_addr);
1113         } else {
1114                 if (netif_msg_drv(priv))
1115                         dev_err(emac_dev, "DaVinci EMAC: Wrong addressing\n");
1116         }
1117 }
1118
1119 /**
1120  * emac_dev_setmac_addr - Set mac address in the adapter
1121  * @ndev: The DaVinci EMAC network adapter
1122  * @addr: MAC address to set in device
1123  *
1124  * Called by the system to set the mac address of the adapter (Device)
1125  *
1126  * Returns success (0) or appropriate error code (none as of now)
1127  */
1128 static int emac_dev_setmac_addr(struct net_device *ndev, void *addr)
1129 {
1130         struct emac_priv *priv = netdev_priv(ndev);
1131         struct device *emac_dev = &priv->ndev->dev;
1132         struct sockaddr *sa = addr;
1133
1134         if (!is_valid_ether_addr(sa->sa_data))
1135                 return -EADDRNOTAVAIL;
1136
1137         /* Store mac addr in priv and rx channel and set it in EMAC hw */
1138         memcpy(priv->mac_addr, sa->sa_data, ndev->addr_len);
1139         memcpy(ndev->dev_addr, sa->sa_data, ndev->addr_len);
1140
1141         /* MAC address is configured only after the interface is enabled. */
1142         if (netif_running(ndev)) {
1143                 emac_setmac(priv, EMAC_DEF_RX_CH, priv->mac_addr);
1144         }
1145
1146         if (netif_msg_drv(priv))
1147                 dev_notice(emac_dev, "DaVinci EMAC: emac_dev_setmac_addr %pM\n",
1148                                         priv->mac_addr);
1149
1150         return 0;
1151 }
1152
1153 /**
1154  * emac_hw_enable - Enable EMAC hardware for packet transmission/reception
1155  * @priv: The DaVinci EMAC private adapter structure
1156  *
1157  * Enables EMAC hardware for packet processing - enables PHY, enables RX
1158  * for packet reception and enables device interrupts and then NAPI
1159  *
1160  * Returns success (0) or appropriate error code (none right now)
1161  */
1162 static int emac_hw_enable(struct emac_priv *priv)
1163 {
1164         u32 val, mbp_enable, mac_control;
1165
1166         /* Soft reset */
1167         emac_write(EMAC_SOFTRESET, 1);
1168         while (emac_read(EMAC_SOFTRESET))
1169                 cpu_relax();
1170
1171         /* Disable interrupt & Set pacing for more interrupts initially */
1172         emac_int_disable(priv);
1173
1174         /* Full duplex enable bit set when auto negotiation happens */
1175         mac_control =
1176                 (((EMAC_DEF_TXPRIO_FIXED) ? (EMAC_MACCONTROL_TXPTYPE) : 0x0) |
1177                 ((priv->speed == 1000) ? EMAC_MACCONTROL_GIGABITEN : 0x0) |
1178                 ((EMAC_DEF_TXPACING_EN) ? (EMAC_MACCONTROL_TXPACEEN) : 0x0) |
1179                 ((priv->duplex == DUPLEX_FULL) ? 0x1 : 0));
1180         emac_write(EMAC_MACCONTROL, mac_control);
1181
1182         mbp_enable =
1183                 (((EMAC_DEF_PASS_CRC) ? (EMAC_RXMBP_PASSCRC_MASK) : 0x0) |
1184                 ((EMAC_DEF_QOS_EN) ? (EMAC_RXMBP_QOSEN_MASK) : 0x0) |
1185                  ((EMAC_DEF_NO_BUFF_CHAIN) ? (EMAC_RXMBP_NOCHAIN_MASK) : 0x0) |
1186                  ((EMAC_DEF_MACCTRL_FRAME_EN) ? (EMAC_RXMBP_CMFEN_MASK) : 0x0) |
1187                  ((EMAC_DEF_SHORT_FRAME_EN) ? (EMAC_RXMBP_CSFEN_MASK) : 0x0) |
1188                  ((EMAC_DEF_ERROR_FRAME_EN) ? (EMAC_RXMBP_CEFEN_MASK) : 0x0) |
1189                  ((EMAC_DEF_PROM_EN) ? (EMAC_RXMBP_CAFEN_MASK) : 0x0) |
1190                  ((EMAC_DEF_PROM_CH & EMAC_RXMBP_CHMASK) << \
1191                         EMAC_RXMBP_PROMCH_SHIFT) |
1192                  ((EMAC_DEF_BCAST_EN) ? (EMAC_RXMBP_BROADEN_MASK) : 0x0) |
1193                  ((EMAC_DEF_BCAST_CH & EMAC_RXMBP_CHMASK) << \
1194                         EMAC_RXMBP_BROADCH_SHIFT) |
1195                  ((EMAC_DEF_MCAST_EN) ? (EMAC_RXMBP_MULTIEN_MASK) : 0x0) |
1196                  ((EMAC_DEF_MCAST_CH & EMAC_RXMBP_CHMASK) << \
1197                         EMAC_RXMBP_MULTICH_SHIFT));
1198         emac_write(EMAC_RXMBPENABLE, mbp_enable);
1199         emac_write(EMAC_RXMAXLEN, (EMAC_DEF_MAX_FRAME_SIZE &
1200                                    EMAC_RX_MAX_LEN_MASK));
1201         emac_write(EMAC_RXBUFFEROFFSET, (EMAC_DEF_BUFFER_OFFSET &
1202                                          EMAC_RX_BUFFER_OFFSET_MASK));
1203         emac_write(EMAC_RXFILTERLOWTHRESH, 0);
1204         emac_write(EMAC_RXUNICASTCLEAR, EMAC_RX_UNICAST_CLEAR_ALL);
1205         priv->rx_addr_type = (emac_read(EMAC_MACCONFIG) >> 8) & 0xFF;
1206
1207         emac_write(EMAC_MACINTMASKSET, EMAC_MAC_HOST_ERR_INTMASK_VAL);
1208
1209         emac_setmac(priv, EMAC_DEF_RX_CH, priv->mac_addr);
1210
1211         /* Enable MII */
1212         val = emac_read(EMAC_MACCONTROL);
1213         val |= (EMAC_MACCONTROL_GMIIEN);
1214         emac_write(EMAC_MACCONTROL, val);
1215
1216         /* Enable NAPI and interrupts */
1217         napi_enable(&priv->napi);
1218         emac_int_enable(priv);
1219         return 0;
1220
1221 }
1222
1223 /**
1224  * emac_poll - EMAC NAPI Poll function
1225  * @ndev: The DaVinci EMAC network adapter
1226  * @budget: Number of receive packets to process (as told by NAPI layer)
1227  *
1228  * NAPI Poll function implemented to process packets as per budget. We check
1229  * the type of interrupt on the device and accordingly call the TX or RX
1230  * packet processing functions. We follow the budget for RX processing and
1231  * also put a cap on number of TX pkts processed through config param. The
1232  * NAPI schedule function is called if more packets pending.
1233  *
1234  * Returns number of packets received (in most cases; else TX pkts - rarely)
1235  */
1236 static int emac_poll(struct napi_struct *napi, int budget)
1237 {
1238         unsigned int mask;
1239         struct emac_priv *priv = container_of(napi, struct emac_priv, napi);
1240         struct net_device *ndev = priv->ndev;
1241         struct device *emac_dev = &ndev->dev;
1242         u32 status = 0;
1243         u32 num_tx_pkts = 0, num_rx_pkts = 0;
1244
1245         /* Check interrupt vectors and call packet processing */
1246         status = emac_read(EMAC_MACINVECTOR);
1247
1248         mask = EMAC_DM644X_MAC_IN_VECTOR_TX_INT_VEC;
1249
1250         if (priv->version == EMAC_VERSION_2)
1251                 mask = EMAC_DM646X_MAC_IN_VECTOR_TX_INT_VEC;
1252
1253         if (status & mask) {
1254                 num_tx_pkts = cpdma_chan_process(priv->txchan,
1255                                               EMAC_DEF_TX_MAX_SERVICE);
1256         } /* TX processing */
1257
1258         mask = EMAC_DM644X_MAC_IN_VECTOR_RX_INT_VEC;
1259
1260         if (priv->version == EMAC_VERSION_2)
1261                 mask = EMAC_DM646X_MAC_IN_VECTOR_RX_INT_VEC;
1262
1263         if (status & mask) {
1264                 num_rx_pkts = cpdma_chan_process(priv->rxchan, budget);
1265         } /* RX processing */
1266
1267         mask = EMAC_DM644X_MAC_IN_VECTOR_HOST_INT;
1268         if (priv->version == EMAC_VERSION_2)
1269                 mask = EMAC_DM646X_MAC_IN_VECTOR_HOST_INT;
1270
1271         if (unlikely(status & mask)) {
1272                 u32 ch, cause;
1273                 dev_err(emac_dev, "DaVinci EMAC: Fatal Hardware Error\n");
1274                 netif_stop_queue(ndev);
1275                 napi_disable(&priv->napi);
1276
1277                 status = emac_read(EMAC_MACSTATUS);
1278                 cause = ((status & EMAC_MACSTATUS_TXERRCODE_MASK) >>
1279                          EMAC_MACSTATUS_TXERRCODE_SHIFT);
1280                 if (cause) {
1281                         ch = ((status & EMAC_MACSTATUS_TXERRCH_MASK) >>
1282                               EMAC_MACSTATUS_TXERRCH_SHIFT);
1283                         if (net_ratelimit()) {
1284                                 dev_err(emac_dev, "TX Host error %s on ch=%d\n",
1285                                         &emac_txhost_errcodes[cause][0], ch);
1286                         }
1287                 }
1288                 cause = ((status & EMAC_MACSTATUS_RXERRCODE_MASK) >>
1289                          EMAC_MACSTATUS_RXERRCODE_SHIFT);
1290                 if (cause) {
1291                         ch = ((status & EMAC_MACSTATUS_RXERRCH_MASK) >>
1292                               EMAC_MACSTATUS_RXERRCH_SHIFT);
1293                         if (netif_msg_hw(priv) && net_ratelimit())
1294                                 dev_err(emac_dev, "RX Host error %s on ch=%d\n",
1295                                         &emac_rxhost_errcodes[cause][0], ch);
1296                 }
1297         } else if (num_rx_pkts < budget) {
1298                 napi_complete(napi);
1299                 emac_int_enable(priv);
1300         }
1301
1302         return num_rx_pkts;
1303 }
1304
1305 #ifdef CONFIG_NET_POLL_CONTROLLER
1306 /**
1307  * emac_poll_controller - EMAC Poll controller function
1308  * @ndev: The DaVinci EMAC network adapter
1309  *
1310  * Polled functionality used by netconsole and others in non interrupt mode
1311  *
1312  */
1313 static void emac_poll_controller(struct net_device *ndev)
1314 {
1315         struct emac_priv *priv = netdev_priv(ndev);
1316
1317         emac_int_disable(priv);
1318         emac_irq(ndev->irq, ndev);
1319         emac_int_enable(priv);
1320 }
1321 #endif
1322
1323 static void emac_adjust_link(struct net_device *ndev)
1324 {
1325         struct emac_priv *priv = netdev_priv(ndev);
1326         struct phy_device *phydev = ndev->phydev;
1327         unsigned long flags;
1328         int new_state = 0;
1329
1330         spin_lock_irqsave(&priv->lock, flags);
1331
1332         if (phydev->link) {
1333                 /* check the mode of operation - full/half duplex */
1334                 if (phydev->duplex != priv->duplex) {
1335                         new_state = 1;
1336                         priv->duplex = phydev->duplex;
1337                 }
1338                 if (phydev->speed != priv->speed) {
1339                         new_state = 1;
1340                         priv->speed = phydev->speed;
1341                 }
1342                 if (!priv->link) {
1343                         new_state = 1;
1344                         priv->link = 1;
1345                 }
1346
1347         } else if (priv->link) {
1348                 new_state = 1;
1349                 priv->link = 0;
1350                 priv->speed = 0;
1351                 priv->duplex = ~0;
1352         }
1353         if (new_state) {
1354                 emac_update_phystatus(priv);
1355                 phy_print_status(ndev->phydev);
1356         }
1357
1358         spin_unlock_irqrestore(&priv->lock, flags);
1359 }
1360
1361 /*************************************************************************
1362  *  Linux Driver Model
1363  *************************************************************************/
1364
1365 /**
1366  * emac_devioctl - EMAC adapter ioctl
1367  * @ndev: The DaVinci EMAC network adapter
1368  * @ifrq: request parameter
1369  * @cmd: command parameter
1370  *
1371  * EMAC driver ioctl function
1372  *
1373  * Returns success(0) or appropriate error code
1374  */
1375 static int emac_devioctl(struct net_device *ndev, struct ifreq *ifrq, int cmd)
1376 {
1377         if (!(netif_running(ndev)))
1378                 return -EINVAL;
1379
1380         /* TODO: Add phy read and write and private statistics get feature */
1381
1382         if (ndev->phydev)
1383                 return phy_mii_ioctl(ndev->phydev, ifrq, cmd);
1384         else
1385                 return -EOPNOTSUPP;
1386 }
1387
1388 static int match_first_device(struct device *dev, void *data)
1389 {
1390         return !strncmp(dev_name(dev), "davinci_mdio", 12);
1391 }
1392
1393 /**
1394  * emac_dev_open - EMAC device open
1395  * @ndev: The DaVinci EMAC network adapter
1396  *
1397  * Called when system wants to start the interface. We init TX/RX channels
1398  * and enable the hardware for packet reception/transmission and start the
1399  * network queue.
1400  *
1401  * Returns 0 for a successful open, or appropriate error code
1402  */
1403 static int emac_dev_open(struct net_device *ndev)
1404 {
1405         struct device *emac_dev = &ndev->dev;
1406         u32 cnt;
1407         struct resource *res;
1408         int q, m, ret;
1409         int res_num = 0, irq_num = 0;
1410         int i = 0;
1411         struct emac_priv *priv = netdev_priv(ndev);
1412         struct phy_device *phydev = NULL;
1413
1414         ret = pm_runtime_get_sync(&priv->pdev->dev);
1415         if (ret < 0) {
1416                 pm_runtime_put_noidle(&priv->pdev->dev);
1417                 dev_err(&priv->pdev->dev, "%s: failed to get_sync(%d)\n",
1418                         __func__, ret);
1419                 return ret;
1420         }
1421
1422         netif_carrier_off(ndev);
1423         for (cnt = 0; cnt < ETH_ALEN; cnt++)
1424                 ndev->dev_addr[cnt] = priv->mac_addr[cnt];
1425
1426         /* Configuration items */
1427         priv->rx_buf_size = EMAC_DEF_MAX_FRAME_SIZE + NET_IP_ALIGN;
1428
1429         priv->mac_hash1 = 0;
1430         priv->mac_hash2 = 0;
1431         emac_write(EMAC_MACHASH1, 0);
1432         emac_write(EMAC_MACHASH2, 0);
1433
1434         for (i = 0; i < EMAC_DEF_RX_NUM_DESC; i++) {
1435                 struct sk_buff *skb = emac_rx_alloc(priv);
1436
1437                 if (!skb)
1438                         break;
1439
1440                 ret = cpdma_chan_submit(priv->rxchan, skb, skb->data,
1441                                         skb_tailroom(skb), 0);
1442                 if (WARN_ON(ret < 0))
1443                         break;
1444         }
1445
1446         /* Request IRQ */
1447         while ((res = platform_get_resource(priv->pdev, IORESOURCE_IRQ,
1448                                             res_num))) {
1449                 for (irq_num = res->start; irq_num <= res->end; irq_num++) {
1450                         if (request_irq(irq_num, emac_irq, 0, ndev->name,
1451                                         ndev)) {
1452                                 dev_err(emac_dev,
1453                                         "DaVinci EMAC: request_irq() failed\n");
1454                                 ret = -EBUSY;
1455
1456                                 goto rollback;
1457                         }
1458                 }
1459                 res_num++;
1460         }
1461         /* prepare counters for rollback in case of an error */
1462         res_num--;
1463         irq_num--;
1464
1465         /* Start/Enable EMAC hardware */
1466         emac_hw_enable(priv);
1467
1468         /* Enable Interrupt pacing if configured */
1469         if (priv->coal_intvl != 0) {
1470                 struct ethtool_coalesce coal;
1471
1472                 coal.rx_coalesce_usecs = (priv->coal_intvl << 4);
1473                 emac_set_coalesce(ndev, &coal);
1474         }
1475
1476         cpdma_ctlr_start(priv->dma);
1477
1478         if (priv->phy_node) {
1479                 phydev = of_phy_connect(ndev, priv->phy_node,
1480                                         &emac_adjust_link, 0, 0);
1481                 if (!phydev) {
1482                         dev_err(emac_dev, "could not connect to phy %s\n",
1483                                 priv->phy_node->full_name);
1484                         ret = -ENODEV;
1485                         goto err;
1486                 }
1487         }
1488
1489         /* use the first phy on the bus if pdata did not give us a phy id */
1490         if (!phydev && !priv->phy_id) {
1491                 struct device *phy;
1492
1493                 phy = bus_find_device(&mdio_bus_type, NULL, NULL,
1494                                       match_first_device);
1495                 if (phy)
1496                         priv->phy_id = dev_name(phy);
1497         }
1498
1499         if (!phydev && priv->phy_id && *priv->phy_id) {
1500                 phydev = phy_connect(ndev, priv->phy_id,
1501                                      &emac_adjust_link,
1502                                      PHY_INTERFACE_MODE_MII);
1503
1504                 if (IS_ERR(phydev)) {
1505                         dev_err(emac_dev, "could not connect to phy %s\n",
1506                                 priv->phy_id);
1507                         ret = PTR_ERR(phydev);
1508                         goto err;
1509                 }
1510
1511                 priv->link = 0;
1512                 priv->speed = 0;
1513                 priv->duplex = ~0;
1514
1515                 phy_attached_info(phydev);
1516         }
1517
1518         if (!phydev) {
1519                 /* No PHY , fix the link, speed and duplex settings */
1520                 dev_notice(emac_dev, "no phy, defaulting to 100/full\n");
1521                 priv->link = 1;
1522                 priv->speed = SPEED_100;
1523                 priv->duplex = DUPLEX_FULL;
1524                 emac_update_phystatus(priv);
1525         }
1526
1527         if (netif_msg_drv(priv))
1528                 dev_notice(emac_dev, "DaVinci EMAC: Opened %s\n", ndev->name);
1529
1530         if (phydev)
1531                 phy_start(phydev);
1532
1533         return 0;
1534
1535 err:
1536         emac_int_disable(priv);
1537         napi_disable(&priv->napi);
1538
1539 rollback:
1540         for (q = res_num; q >= 0; q--) {
1541                 res = platform_get_resource(priv->pdev, IORESOURCE_IRQ, q);
1542                 /* at the first iteration, irq_num is already set to the
1543                  * right value
1544                  */
1545                 if (q != res_num)
1546                         irq_num = res->end;
1547
1548                 for (m = irq_num; m >= res->start; m--)
1549                         free_irq(m, ndev);
1550         }
1551         cpdma_ctlr_stop(priv->dma);
1552         pm_runtime_put(&priv->pdev->dev);
1553         return ret;
1554 }
1555
1556 /**
1557  * emac_dev_stop - EMAC device stop
1558  * @ndev: The DaVinci EMAC network adapter
1559  *
1560  * Called when system wants to stop or down the interface. We stop the network
1561  * queue, disable interrupts and cleanup TX/RX channels.
1562  *
1563  * We return the statistics in net_device_stats structure pulled from emac
1564  */
1565 static int emac_dev_stop(struct net_device *ndev)
1566 {
1567         struct resource *res;
1568         int i = 0;
1569         int irq_num;
1570         struct emac_priv *priv = netdev_priv(ndev);
1571         struct device *emac_dev = &ndev->dev;
1572
1573         /* inform the upper layers. */
1574         netif_stop_queue(ndev);
1575         napi_disable(&priv->napi);
1576
1577         netif_carrier_off(ndev);
1578         emac_int_disable(priv);
1579         cpdma_ctlr_stop(priv->dma);
1580         emac_write(EMAC_SOFTRESET, 1);
1581
1582         if (ndev->phydev)
1583                 phy_disconnect(ndev->phydev);
1584
1585         /* Free IRQ */
1586         while ((res = platform_get_resource(priv->pdev, IORESOURCE_IRQ, i))) {
1587                 for (irq_num = res->start; irq_num <= res->end; irq_num++)
1588                         free_irq(irq_num, priv->ndev);
1589                 i++;
1590         }
1591
1592         if (netif_msg_drv(priv))
1593                 dev_notice(emac_dev, "DaVinci EMAC: %s stopped\n", ndev->name);
1594
1595         pm_runtime_put(&priv->pdev->dev);
1596         return 0;
1597 }
1598
1599 /**
1600  * emac_dev_getnetstats - EMAC get statistics function
1601  * @ndev: The DaVinci EMAC network adapter
1602  *
1603  * Called when system wants to get statistics from the device.
1604  *
1605  * We return the statistics in net_device_stats structure pulled from emac
1606  */
1607 static struct net_device_stats *emac_dev_getnetstats(struct net_device *ndev)
1608 {
1609         struct emac_priv *priv = netdev_priv(ndev);
1610         u32 mac_control;
1611         u32 stats_clear_mask;
1612         int err;
1613
1614         err = pm_runtime_get_sync(&priv->pdev->dev);
1615         if (err < 0) {
1616                 pm_runtime_put_noidle(&priv->pdev->dev);
1617                 dev_err(&priv->pdev->dev, "%s: failed to get_sync(%d)\n",
1618                         __func__, err);
1619                 return &ndev->stats;
1620         }
1621
1622         /* update emac hardware stats and reset the registers*/
1623
1624         mac_control = emac_read(EMAC_MACCONTROL);
1625
1626         if (mac_control & EMAC_MACCONTROL_GMIIEN)
1627                 stats_clear_mask = EMAC_STATS_CLR_MASK;
1628         else
1629                 stats_clear_mask = 0;
1630
1631         ndev->stats.multicast += emac_read(EMAC_RXMCASTFRAMES);
1632         emac_write(EMAC_RXMCASTFRAMES, stats_clear_mask);
1633
1634         ndev->stats.collisions += (emac_read(EMAC_TXCOLLISION) +
1635                                            emac_read(EMAC_TXSINGLECOLL) +
1636                                            emac_read(EMAC_TXMULTICOLL));
1637         emac_write(EMAC_TXCOLLISION, stats_clear_mask);
1638         emac_write(EMAC_TXSINGLECOLL, stats_clear_mask);
1639         emac_write(EMAC_TXMULTICOLL, stats_clear_mask);
1640
1641         ndev->stats.rx_length_errors += (emac_read(EMAC_RXOVERSIZED) +
1642                                                 emac_read(EMAC_RXJABBER) +
1643                                                 emac_read(EMAC_RXUNDERSIZED));
1644         emac_write(EMAC_RXOVERSIZED, stats_clear_mask);
1645         emac_write(EMAC_RXJABBER, stats_clear_mask);
1646         emac_write(EMAC_RXUNDERSIZED, stats_clear_mask);
1647
1648         ndev->stats.rx_over_errors += (emac_read(EMAC_RXSOFOVERRUNS) +
1649                                                emac_read(EMAC_RXMOFOVERRUNS));
1650         emac_write(EMAC_RXSOFOVERRUNS, stats_clear_mask);
1651         emac_write(EMAC_RXMOFOVERRUNS, stats_clear_mask);
1652
1653         ndev->stats.rx_fifo_errors += emac_read(EMAC_RXDMAOVERRUNS);
1654         emac_write(EMAC_RXDMAOVERRUNS, stats_clear_mask);
1655
1656         ndev->stats.tx_carrier_errors +=
1657                 emac_read(EMAC_TXCARRIERSENSE);
1658         emac_write(EMAC_TXCARRIERSENSE, stats_clear_mask);
1659
1660         ndev->stats.tx_fifo_errors += emac_read(EMAC_TXUNDERRUN);
1661         emac_write(EMAC_TXUNDERRUN, stats_clear_mask);
1662
1663         pm_runtime_put(&priv->pdev->dev);
1664
1665         return &ndev->stats;
1666 }
1667
1668 static const struct net_device_ops emac_netdev_ops = {
1669         .ndo_open               = emac_dev_open,
1670         .ndo_stop               = emac_dev_stop,
1671         .ndo_start_xmit         = emac_dev_xmit,
1672         .ndo_set_rx_mode        = emac_dev_mcast_set,
1673         .ndo_set_mac_address    = emac_dev_setmac_addr,
1674         .ndo_do_ioctl           = emac_devioctl,
1675         .ndo_tx_timeout         = emac_dev_tx_timeout,
1676         .ndo_get_stats          = emac_dev_getnetstats,
1677 #ifdef CONFIG_NET_POLL_CONTROLLER
1678         .ndo_poll_controller    = emac_poll_controller,
1679 #endif
1680 };
1681
1682 static const struct of_device_id davinci_emac_of_match[];
1683
1684 static struct emac_platform_data *
1685 davinci_emac_of_get_pdata(struct platform_device *pdev, struct emac_priv *priv)
1686 {
1687         struct device_node *np;
1688         const struct of_device_id *match;
1689         const struct emac_platform_data *auxdata;
1690         struct emac_platform_data *pdata = NULL;
1691         const u8 *mac_addr;
1692
1693         if (!IS_ENABLED(CONFIG_OF) || !pdev->dev.of_node)
1694                 return dev_get_platdata(&pdev->dev);
1695
1696         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
1697         if (!pdata)
1698                 return NULL;
1699
1700         np = pdev->dev.of_node;
1701         pdata->version = EMAC_VERSION_2;
1702
1703         if (!is_valid_ether_addr(pdata->mac_addr)) {
1704                 mac_addr = of_get_mac_address(np);
1705                 if (mac_addr)
1706                         ether_addr_copy(pdata->mac_addr, mac_addr);
1707         }
1708
1709         of_property_read_u32(np, "ti,davinci-ctrl-reg-offset",
1710                              &pdata->ctrl_reg_offset);
1711
1712         of_property_read_u32(np, "ti,davinci-ctrl-mod-reg-offset",
1713                              &pdata->ctrl_mod_reg_offset);
1714
1715         of_property_read_u32(np, "ti,davinci-ctrl-ram-offset",
1716                              &pdata->ctrl_ram_offset);
1717
1718         of_property_read_u32(np, "ti,davinci-ctrl-ram-size",
1719                              &pdata->ctrl_ram_size);
1720
1721         of_property_read_u8(np, "ti,davinci-rmii-en", &pdata->rmii_en);
1722
1723         pdata->no_bd_ram = of_property_read_bool(np, "ti,davinci-no-bd-ram");
1724
1725         priv->phy_node = of_parse_phandle(np, "phy-handle", 0);
1726         if (!priv->phy_node) {
1727                 if (!of_phy_is_fixed_link(np))
1728                         pdata->phy_id = NULL;
1729                 else if (of_phy_register_fixed_link(np) >= 0)
1730                         priv->phy_node = of_node_get(np);
1731         }
1732
1733         auxdata = pdev->dev.platform_data;
1734         if (auxdata) {
1735                 pdata->interrupt_enable = auxdata->interrupt_enable;
1736                 pdata->interrupt_disable = auxdata->interrupt_disable;
1737         }
1738
1739         match = of_match_device(davinci_emac_of_match, &pdev->dev);
1740         if (match && match->data) {
1741                 auxdata = match->data;
1742                 pdata->version = auxdata->version;
1743                 pdata->hw_ram_addr = auxdata->hw_ram_addr;
1744         }
1745
1746         return  pdata;
1747 }
1748
1749 static int davinci_emac_try_get_mac(struct platform_device *pdev,
1750                                     int instance, u8 *mac_addr)
1751 {
1752         if (!pdev->dev.of_node)
1753                 return -EINVAL;
1754
1755         return ti_cm_get_macid(&pdev->dev, instance, mac_addr);
1756 }
1757
1758 /**
1759  * davinci_emac_probe - EMAC device probe
1760  * @pdev: The DaVinci EMAC device that we are removing
1761  *
1762  * Called when probing for emac devicesr. We get details of instances and
1763  * resource information from platform init and register a network device
1764  * and allocate resources necessary for driver to perform
1765  */
1766 static int davinci_emac_probe(struct platform_device *pdev)
1767 {
1768         int rc = 0;
1769         struct resource *res, *res_ctrl;
1770         struct net_device *ndev;
1771         struct emac_priv *priv;
1772         unsigned long hw_ram_addr;
1773         struct emac_platform_data *pdata;
1774         struct cpdma_params dma_params;
1775         struct clk *emac_clk;
1776         unsigned long emac_bus_frequency;
1777
1778
1779         /* obtain emac clock from kernel */
1780         emac_clk = devm_clk_get(&pdev->dev, NULL);
1781         if (IS_ERR(emac_clk)) {
1782                 dev_err(&pdev->dev, "failed to get EMAC clock\n");
1783                 return -EBUSY;
1784         }
1785         emac_bus_frequency = clk_get_rate(emac_clk);
1786         devm_clk_put(&pdev->dev, emac_clk);
1787
1788         /* TODO: Probe PHY here if possible */
1789
1790         ndev = alloc_etherdev(sizeof(struct emac_priv));
1791         if (!ndev)
1792                 return -ENOMEM;
1793
1794         platform_set_drvdata(pdev, ndev);
1795         priv = netdev_priv(ndev);
1796         priv->pdev = pdev;
1797         priv->ndev = ndev;
1798         priv->msg_enable = netif_msg_init(debug_level, DAVINCI_EMAC_DEBUG);
1799
1800         spin_lock_init(&priv->lock);
1801
1802         pdata = davinci_emac_of_get_pdata(pdev, priv);
1803         if (!pdata) {
1804                 dev_err(&pdev->dev, "no platform data\n");
1805                 rc = -ENODEV;
1806                 goto no_pdata;
1807         }
1808
1809         /* MAC addr and PHY mask , RMII enable info from platform_data */
1810         memcpy(priv->mac_addr, pdata->mac_addr, ETH_ALEN);
1811         priv->phy_id = pdata->phy_id;
1812         priv->rmii_en = pdata->rmii_en;
1813         priv->version = pdata->version;
1814         priv->int_enable = pdata->interrupt_enable;
1815         priv->int_disable = pdata->interrupt_disable;
1816
1817         priv->coal_intvl = 0;
1818         priv->bus_freq_mhz = (u32)(emac_bus_frequency / 1000000);
1819
1820         /* Get EMAC platform data */
1821         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1822         priv->emac_base_phys = res->start + pdata->ctrl_reg_offset;
1823         priv->remap_addr = devm_ioremap_resource(&pdev->dev, res);
1824         if (IS_ERR(priv->remap_addr)) {
1825                 rc = PTR_ERR(priv->remap_addr);
1826                 goto no_pdata;
1827         }
1828
1829         res_ctrl = platform_get_resource(pdev, IORESOURCE_MEM, 1);
1830         if (res_ctrl) {
1831                 priv->ctrl_base =
1832                         devm_ioremap_resource(&pdev->dev, res_ctrl);
1833                 if (IS_ERR(priv->ctrl_base)) {
1834                         rc = PTR_ERR(priv->ctrl_base);
1835                         goto no_pdata;
1836                 }
1837         } else {
1838                 priv->ctrl_base = priv->remap_addr + pdata->ctrl_mod_reg_offset;
1839         }
1840
1841         priv->emac_base = priv->remap_addr + pdata->ctrl_reg_offset;
1842         ndev->base_addr = (unsigned long)priv->remap_addr;
1843
1844         hw_ram_addr = pdata->hw_ram_addr;
1845         if (!hw_ram_addr)
1846                 hw_ram_addr = (u32 __force)res->start + pdata->ctrl_ram_offset;
1847
1848         memset(&dma_params, 0, sizeof(dma_params));
1849         dma_params.dev                  = &pdev->dev;
1850         dma_params.dmaregs              = priv->emac_base;
1851         dma_params.rxthresh             = priv->emac_base + 0x120;
1852         dma_params.rxfree               = priv->emac_base + 0x140;
1853         dma_params.txhdp                = priv->emac_base + 0x600;
1854         dma_params.rxhdp                = priv->emac_base + 0x620;
1855         dma_params.txcp                 = priv->emac_base + 0x640;
1856         dma_params.rxcp                 = priv->emac_base + 0x660;
1857         dma_params.num_chan             = EMAC_MAX_TXRX_CHANNELS;
1858         dma_params.min_packet_size      = EMAC_DEF_MIN_ETHPKTSIZE;
1859         dma_params.desc_hw_addr         = hw_ram_addr;
1860         dma_params.desc_mem_size        = pdata->ctrl_ram_size;
1861         dma_params.desc_align           = 16;
1862
1863         dma_params.desc_mem_phys = pdata->no_bd_ram ? 0 :
1864                         (u32 __force)res->start + pdata->ctrl_ram_offset;
1865
1866         priv->dma = cpdma_ctlr_create(&dma_params);
1867         if (!priv->dma) {
1868                 dev_err(&pdev->dev, "error initializing DMA\n");
1869                 rc = -ENOMEM;
1870                 goto no_pdata;
1871         }
1872
1873         priv->txchan = cpdma_chan_create(priv->dma, tx_chan_num(EMAC_DEF_TX_CH),
1874                                        emac_tx_handler);
1875         priv->rxchan = cpdma_chan_create(priv->dma, rx_chan_num(EMAC_DEF_RX_CH),
1876                                        emac_rx_handler);
1877         if (WARN_ON(!priv->txchan || !priv->rxchan)) {
1878                 rc = -ENOMEM;
1879                 goto no_cpdma_chan;
1880         }
1881
1882         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1883         if (!res) {
1884                 dev_err(&pdev->dev, "error getting irq res\n");
1885                 rc = -ENOENT;
1886                 goto no_cpdma_chan;
1887         }
1888         ndev->irq = res->start;
1889
1890         rc = davinci_emac_try_get_mac(pdev, res_ctrl ? 0 : 1, priv->mac_addr);
1891         if (!rc)
1892                 ether_addr_copy(ndev->dev_addr, priv->mac_addr);
1893
1894         if (!is_valid_ether_addr(priv->mac_addr)) {
1895                 /* Use random MAC if none passed */
1896                 eth_hw_addr_random(ndev);
1897                 memcpy(priv->mac_addr, ndev->dev_addr, ndev->addr_len);
1898                 dev_warn(&pdev->dev, "using random MAC addr: %pM\n",
1899                                                         priv->mac_addr);
1900         }
1901
1902         ndev->netdev_ops = &emac_netdev_ops;
1903         ndev->ethtool_ops = &ethtool_ops;
1904         netif_napi_add(ndev, &priv->napi, emac_poll, EMAC_POLL_WEIGHT);
1905
1906         pm_runtime_enable(&pdev->dev);
1907         rc = pm_runtime_get_sync(&pdev->dev);
1908         if (rc < 0) {
1909                 pm_runtime_put_noidle(&pdev->dev);
1910                 dev_err(&pdev->dev, "%s: failed to get_sync(%d)\n",
1911                         __func__, rc);
1912                 goto no_cpdma_chan;
1913         }
1914
1915         /* register the network device */
1916         SET_NETDEV_DEV(ndev, &pdev->dev);
1917         rc = register_netdev(ndev);
1918         if (rc) {
1919                 dev_err(&pdev->dev, "error in register_netdev\n");
1920                 rc = -ENODEV;
1921                 pm_runtime_put(&pdev->dev);
1922                 goto no_cpdma_chan;
1923         }
1924
1925
1926         if (netif_msg_probe(priv)) {
1927                 dev_notice(&pdev->dev, "DaVinci EMAC Probe found device "
1928                            "(regs: %p, irq: %d)\n",
1929                            (void *)priv->emac_base_phys, ndev->irq);
1930         }
1931         pm_runtime_put(&pdev->dev);
1932
1933         return 0;
1934
1935 no_cpdma_chan:
1936         if (priv->txchan)
1937                 cpdma_chan_destroy(priv->txchan);
1938         if (priv->rxchan)
1939                 cpdma_chan_destroy(priv->rxchan);
1940         cpdma_ctlr_destroy(priv->dma);
1941 no_pdata:
1942         free_netdev(ndev);
1943         return rc;
1944 }
1945
1946 /**
1947  * davinci_emac_remove - EMAC device remove
1948  * @pdev: The DaVinci EMAC device that we are removing
1949  *
1950  * Called when removing the device driver. We disable clock usage and release
1951  * the resources taken up by the driver and unregister network device
1952  */
1953 static int davinci_emac_remove(struct platform_device *pdev)
1954 {
1955         struct net_device *ndev = platform_get_drvdata(pdev);
1956         struct emac_priv *priv = netdev_priv(ndev);
1957
1958         dev_notice(&ndev->dev, "DaVinci EMAC: davinci_emac_remove()\n");
1959
1960         if (priv->txchan)
1961                 cpdma_chan_destroy(priv->txchan);
1962         if (priv->rxchan)
1963                 cpdma_chan_destroy(priv->rxchan);
1964         cpdma_ctlr_destroy(priv->dma);
1965
1966         unregister_netdev(ndev);
1967         of_node_put(priv->phy_node);
1968         pm_runtime_disable(&pdev->dev);
1969         free_netdev(ndev);
1970
1971         return 0;
1972 }
1973
1974 static int davinci_emac_suspend(struct device *dev)
1975 {
1976         struct platform_device *pdev = to_platform_device(dev);
1977         struct net_device *ndev = platform_get_drvdata(pdev);
1978
1979         if (netif_running(ndev))
1980                 emac_dev_stop(ndev);
1981
1982         return 0;
1983 }
1984
1985 static int davinci_emac_resume(struct device *dev)
1986 {
1987         struct platform_device *pdev = to_platform_device(dev);
1988         struct net_device *ndev = platform_get_drvdata(pdev);
1989
1990         if (netif_running(ndev))
1991                 emac_dev_open(ndev);
1992
1993         return 0;
1994 }
1995
1996 static const struct dev_pm_ops davinci_emac_pm_ops = {
1997         .suspend        = davinci_emac_suspend,
1998         .resume         = davinci_emac_resume,
1999 };
2000
2001 #if IS_ENABLED(CONFIG_OF)
2002 static const struct emac_platform_data am3517_emac_data = {
2003         .version                = EMAC_VERSION_2,
2004         .hw_ram_addr            = 0x01e20000,
2005 };
2006
2007 static const struct emac_platform_data dm816_emac_data = {
2008         .version                = EMAC_VERSION_2,
2009 };
2010
2011 static const struct of_device_id davinci_emac_of_match[] = {
2012         {.compatible = "ti,davinci-dm6467-emac", },
2013         {.compatible = "ti,am3517-emac", .data = &am3517_emac_data, },
2014         {.compatible = "ti,dm816-emac", .data = &dm816_emac_data, },
2015         {},
2016 };
2017 MODULE_DEVICE_TABLE(of, davinci_emac_of_match);
2018 #endif
2019
2020 /* davinci_emac_driver: EMAC platform driver structure */
2021 static struct platform_driver davinci_emac_driver = {
2022         .driver = {
2023                 .name    = "davinci_emac",
2024                 .pm      = &davinci_emac_pm_ops,
2025                 .of_match_table = of_match_ptr(davinci_emac_of_match),
2026         },
2027         .probe = davinci_emac_probe,
2028         .remove = davinci_emac_remove,
2029 };
2030
2031 /**
2032  * davinci_emac_init - EMAC driver module init
2033  *
2034  * Called when initializing the driver. We register the driver with
2035  * the platform.
2036  */
2037 static int __init davinci_emac_init(void)
2038 {
2039         return platform_driver_register(&davinci_emac_driver);
2040 }
2041 late_initcall(davinci_emac_init);
2042
2043 /**
2044  * davinci_emac_exit - EMAC driver module exit
2045  *
2046  * Called when exiting the driver completely. We unregister the driver with
2047  * the platform and exit
2048  */
2049 static void __exit davinci_emac_exit(void)
2050 {
2051         platform_driver_unregister(&davinci_emac_driver);
2052 }
2053 module_exit(davinci_emac_exit);
2054
2055 MODULE_LICENSE("GPL");
2056 MODULE_AUTHOR("DaVinci EMAC Maintainer: Anant Gole <anantgole@ti.com>");
2057 MODULE_AUTHOR("DaVinci EMAC Maintainer: Chaithrika U S <chaithrika@ti.com>");
2058 MODULE_DESCRIPTION("DaVinci EMAC Ethernet driver");