drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/ip.h>
  42 #include <linux/tcp.h>
  43 #include <linux/udp.h>
  44 #include <linux/etherdevice.h>
  45 #include <linux/delay.h>
  46 #include <linux/ethtool.h>
  47 #include <linux/platform_device.h>
  48 #include <linux/module.h>
  49 #include <linux/kernel.h>
  50 #include <linux/spinlock.h>
  51 #include <linux/workqueue.h>
  52 #include <linux/phy.h>
  53 #include <linux/mv643xx_eth.h>
  54 #include <asm/io.h>
  55 #include <asm/types.h>
  56 #include <asm/system.h>
  57
  58 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  59 static char mv643xx_eth_driver_version[] = "1.4";
  60
  61
  62 /*
  63  * Registers shared between all ports.
  64  */
  65 #define PHY_ADDR                        0x0000
  66 #define SMI_REG                         0x0004
  67 #define  SMI_BUSY                       0x10000000
  68 #define  SMI_READ_VALID                 0x08000000
  69 #define  SMI_OPCODE_READ                0x04000000
  70 #define  SMI_OPCODE_WRITE               0x00000000
  71 #define ERR_INT_CAUSE                   0x0080
  72 #define  ERR_INT_SMI_DONE               0x00000010
  73 #define ERR_INT_MASK                    0x0084
  74 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  75 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  76 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  77 #define WINDOW_BAR_ENABLE               0x0290
  78 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  79
  80 /*
  81  * Per-port registers.
  82  */
  83 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  84 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  85 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  86 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  87 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  88 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  89 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  90 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  91 #define  TX_FIFO_EMPTY                  0x00000400
  92 #define  TX_IN_PROGRESS                 0x00000080
  93 #define  PORT_SPEED_MASK                0x00000030
  94 #define  PORT_SPEED_1000                0x00000010
  95 #define  PORT_SPEED_100                 0x00000020
  96 #define  PORT_SPEED_10                  0x00000000
  97 #define  FLOW_CONTROL_ENABLED           0x00000008
  98 #define  FULL_DUPLEX                    0x00000004
  99 #define  LINK_UP                        0x00000002
 100 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
 101 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
 102 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
 103 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
 104 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
 105 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
 106 #define  INT_TX_END                     0x07f80000
 107 #define  INT_RX                         0x000003fc
 108 #define  INT_EXT                        0x00000002
 109 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 110 #define  INT_EXT_LINK_PHY               0x00110000
 111 #define  INT_EXT_TX                     0x000000ff
 112 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 113 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 114 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 115 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
 116 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
 117 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
 118 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
 119 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 120 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 121 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 122 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 123 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 124 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 125 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 126 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 127 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 128 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 129
 130
 131 /*
 132  * SDMA configuration register.
 133  */
 134 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 135 #define BLM_RX_NO_SWAP                  (1 << 4)
 136 #define BLM_TX_NO_SWAP                  (1 << 5)
 137 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 138
 139 #if defined(__BIG_ENDIAN)
 140 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 141                 RX_BURST_SIZE_16_64BIT  |       \
 142                 TX_BURST_SIZE_16_64BIT
 143 #elif defined(__LITTLE_ENDIAN)
 144 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 145                 RX_BURST_SIZE_16_64BIT  |       \
 146                 BLM_RX_NO_SWAP          |       \
 147                 BLM_TX_NO_SWAP          |       \
 148                 TX_BURST_SIZE_16_64BIT
 149 #else
 150 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 151 #endif
 152
 153
 154 /*
 155  * Port serial control register.
 156  */
 157 #define SET_MII_SPEED_TO_100                    (1 << 24)
 158 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 159 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 160 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 161 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 162 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 163 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 164 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 165 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 166 #define FORCE_LINK_PASS                         (1 << 1)
 167 #define SERIAL_PORT_ENABLE                      (1 << 0)
 168
 169 #define DEFAULT_RX_QUEUE_SIZE           128
 170 #define DEFAULT_TX_QUEUE_SIZE           256
 171
 172
 173 /*
 174  * RX/TX descriptors.
 175  */
 176 #if defined(__BIG_ENDIAN)
 177 struct rx_desc {
 178         u16 byte_cnt;           /* Descriptor buffer byte count         */
 179         u16 buf_size;           /* Buffer size                          */
 180         u32 cmd_sts;            /* Descriptor command status            */
 181         u32 next_desc_ptr;      /* Next descriptor pointer              */
 182         u32 buf_ptr;            /* Descriptor buffer pointer            */
 183 };
 184
 185 struct tx_desc {
 186         u16 byte_cnt;           /* buffer byte count                    */
 187         u16 l4i_chk;            /* CPU provided TCP checksum            */
 188         u32 cmd_sts;            /* Command/status field                 */
 189         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 190         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 191 };
 192 #elif defined(__LITTLE_ENDIAN)
 193 struct rx_desc {
 194         u32 cmd_sts;            /* Descriptor command status            */
 195         u16 buf_size;           /* Buffer size                          */
 196         u16 byte_cnt;           /* Descriptor buffer byte count         */
 197         u32 buf_ptr;            /* Descriptor buffer pointer            */
 198         u32 next_desc_ptr;      /* Next descriptor pointer              */
 199 };
 200
 201 struct tx_desc {
 202         u32 cmd_sts;            /* Command/status field                 */
 203         u16 l4i_chk;            /* CPU provided TCP checksum            */
 204         u16 byte_cnt;           /* buffer byte count                    */
 205         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 206         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 207 };
 208 #else
 209 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 210 #endif
 211
 212 /* RX & TX descriptor command */
 213 #define BUFFER_OWNED_BY_DMA             0x80000000
 214
 215 /* RX & TX descriptor status */
 216 #define ERROR_SUMMARY                   0x00000001
 217
 218 /* RX descriptor status */
 219 #define LAYER_4_CHECKSUM_OK             0x40000000
 220 #define RX_ENABLE_INTERRUPT             0x20000000
 221 #define RX_FIRST_DESC                   0x08000000
 222 #define RX_LAST_DESC                    0x04000000
 223
 224 /* TX descriptor command */
 225 #define TX_ENABLE_INTERRUPT             0x00800000
 226 #define GEN_CRC                         0x00400000
 227 #define TX_FIRST_DESC                   0x00200000
 228 #define TX_LAST_DESC                    0x00100000
 229 #define ZERO_PADDING                    0x00080000
 230 #define GEN_IP_V4_CHECKSUM              0x00040000
 231 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 232 #define UDP_FRAME                       0x00010000
 233 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 234 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 235
 236 #define TX_IHL_SHIFT                    11
 237
 238
 239 /* global *******************************************************************/
 240 struct mv643xx_eth_shared_private {
 241         /*
 242          * Ethernet controller base address.
 243          */
 244         void __iomem *base;
 245
 246         /*
 247          * Points at the right SMI instance to use.
 248          */
 249         struct mv643xx_eth_shared_private *smi;
 250
 251         /*
 252          * Provides access to local SMI interface.
 253          */
 254         struct mii_bus *smi_bus;
 255
 256         /*
 257          * If we have access to the error interrupt pin (which is
 258          * somewhat misnamed as it not only reflects internal errors
 259          * but also reflects SMI completion), use that to wait for
 260          * SMI access completion instead of polling the SMI busy bit.
 261          */
 262         int err_interrupt;
 263         wait_queue_head_t smi_busy_wait;
 264
 265         /*
 266          * Per-port MBUS window access register value.
 267          */
 268         u32 win_protect;
 269
 270         /*
 271          * Hardware-specific parameters.
 272          */
 273         unsigned int t_clk;
 274         int extended_rx_coal_limit;
 275         int tx_bw_control;
 276 };
 277
 278 #define TX_BW_CONTROL_ABSENT            0
 279 #define TX_BW_CONTROL_OLD_LAYOUT        1
 280 #define TX_BW_CONTROL_NEW_LAYOUT        2
 281
 282
 283 /* per-port *****************************************************************/
 284 struct mib_counters {
 285         u64 good_octets_received;
 286         u32 bad_octets_received;
 287         u32 internal_mac_transmit_err;
 288         u32 good_frames_received;
 289         u32 bad_frames_received;
 290         u32 broadcast_frames_received;
 291         u32 multicast_frames_received;
 292         u32 frames_64_octets;
 293         u32 frames_65_to_127_octets;
 294         u32 frames_128_to_255_octets;
 295         u32 frames_256_to_511_octets;
 296         u32 frames_512_to_1023_octets;
 297         u32 frames_1024_to_max_octets;
 298         u64 good_octets_sent;
 299         u32 good_frames_sent;
 300         u32 excessive_collision;
 301         u32 multicast_frames_sent;
 302         u32 broadcast_frames_sent;
 303         u32 unrec_mac_control_received;
 304         u32 fc_sent;
 305         u32 good_fc_received;
 306         u32 bad_fc_received;
 307         u32 undersize_received;
 308         u32 fragments_received;
 309         u32 oversize_received;
 310         u32 jabber_received;
 311         u32 mac_receive_error;
 312         u32 bad_crc_event;
 313         u32 collision;
 314         u32 late_collision;
 315 };
 316
 317 struct rx_queue {
 318         int index;
 319
 320         int rx_ring_size;
 321
 322         int rx_desc_count;
 323         int rx_curr_desc;
 324         int rx_used_desc;
 325
 326         struct rx_desc *rx_desc_area;
 327         dma_addr_t rx_desc_dma;
 328         int rx_desc_area_size;
 329         struct sk_buff **rx_skb;
 330 };
 331
 332 struct tx_queue {
 333         int index;
 334
 335         int tx_ring_size;
 336
 337         int tx_desc_count;
 338         int tx_curr_desc;
 339         int tx_used_desc;
 340
 341         struct tx_desc *tx_desc_area;
 342         dma_addr_t tx_desc_dma;
 343         int tx_desc_area_size;
 344
 345         struct sk_buff_head tx_skb;
 346
 347         unsigned long tx_packets;
 348         unsigned long tx_bytes;
 349         unsigned long tx_dropped;
 350 };
 351
 352 struct mv643xx_eth_private {
 353         struct mv643xx_eth_shared_private *shared;
 354         int port_num;
 355
 356         struct net_device *dev;
 357
 358         struct phy_device *phy;
 359
 360         struct timer_list mib_counters_timer;
 361         spinlock_t mib_counters_lock;
 362         struct mib_counters mib_counters;
 363
 364         struct work_struct tx_timeout_task;
 365
 366         struct napi_struct napi;
 367         u8 work_link;
 368         u8 work_tx;
 369         u8 work_tx_end;
 370         u8 work_rx;
 371         u8 work_rx_refill;
 372         u8 work_rx_oom;
 373
 374         int skb_size;
 375         struct sk_buff_head rx_recycle;
 376
 377         /*
 378          * RX state.
 379          */
 380         int default_rx_ring_size;
 381         unsigned long rx_desc_sram_addr;
 382         int rx_desc_sram_size;
 383         int rxq_count;
 384         struct timer_list rx_oom;
 385         struct rx_queue rxq[8];
 386
 387         /*
 388          * TX state.
 389          */
 390         int default_tx_ring_size;
 391         unsigned long tx_desc_sram_addr;
 392         int tx_desc_sram_size;
 393         int txq_count;
 394         struct tx_queue txq[8];
 395 };
 396
 397
 398 /* port register accessors **************************************************/
 399 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 400 {
 401         return readl(mp->shared->base + offset);
 402 }
 403
 404 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 405 {
 406         writel(data, mp->shared->base + offset);
 407 }
 408
 409
 410 /* rxq/txq helper functions *************************************************/
 411 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 412 {
 413         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 414 }
 415
 416 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 417 {
 418         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 419 }
 420
 421 static void rxq_enable(struct rx_queue *rxq)
 422 {
 423         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 424         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 425 }
 426
 427 static void rxq_disable(struct rx_queue *rxq)
 428 {
 429         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 430         u8 mask = 1 << rxq->index;
 431
 432         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 433         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 434                 udelay(10);
 435 }
 436
 437 static void txq_reset_hw_ptr(struct tx_queue *txq)
 438 {
 439         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 440         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
 441         u32 addr;
 442
 443         addr = (u32)txq->tx_desc_dma;
 444         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 445         wrl(mp, off, addr);
 446 }
 447
 448 static void txq_enable(struct tx_queue *txq)
 449 {
 450         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 451         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 452 }
 453
 454 static void txq_disable(struct tx_queue *txq)
 455 {
 456         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 457         u8 mask = 1 << txq->index;
 458
 459         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 460         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 461                 udelay(10);
 462 }
 463
 464 static void txq_maybe_wake(struct tx_queue *txq)
 465 {
 466         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 467         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 468
 469         if (netif_tx_queue_stopped(nq)) {
 470                 __netif_tx_lock(nq, smp_processor_id());
 471                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 472                         netif_tx_wake_queue(nq);
 473                 __netif_tx_unlock(nq);
 474         }
 475 }
 476
 477
 478 /* rx napi ******************************************************************/
 479 static int rxq_process(struct rx_queue *rxq, int budget)
 480 {
 481         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 482         struct net_device_stats *stats = &mp->dev->stats;
 483         int rx;
 484
 485         rx = 0;
 486         while (rx < budget && rxq->rx_desc_count) {
 487                 struct rx_desc *rx_desc;
 488                 unsigned int cmd_sts;
 489                 struct sk_buff *skb;
 490                 u16 byte_cnt;
 491
 492                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 493
 494                 cmd_sts = rx_desc->cmd_sts;
 495                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 496                         break;
 497                 rmb();
 498
 499                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 500                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 501
 502                 rxq->rx_curr_desc++;
 503                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 504                         rxq->rx_curr_desc = 0;
 505
 506                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 507                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 508                 rxq->rx_desc_count--;
 509                 rx++;
 510
 511                 mp->work_rx_refill |= 1 << rxq->index;
 512
 513                 byte_cnt = rx_desc->byte_cnt;
 514
 515                 /*
 516                  * Update statistics.
 517                  *
 518                  * Note that the descriptor byte count includes 2 dummy
 519                  * bytes automatically inserted by the hardware at the
 520                  * start of the packet (which we don't count), and a 4
 521                  * byte CRC at the end of the packet (which we do count).
 522                  */
 523                 stats->rx_packets++;
 524                 stats->rx_bytes += byte_cnt - 2;
 525
 526                 /*
 527                  * In case we received a packet without first / last bits
 528                  * on, or the error summary bit is set, the packet needs
 529                  * to be dropped.
 530                  */
 531                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 532                                         (RX_FIRST_DESC | RX_LAST_DESC))
 533                                 || (cmd_sts & ERROR_SUMMARY)) {
 534                         stats->rx_dropped++;
 535
 536                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 537                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 538                                 if (net_ratelimit())
 539                                         dev_printk(KERN_ERR, &mp->dev->dev,
 540                                                    "received packet spanning "
 541                                                    "multiple descriptors\n");
 542                         }
 543
 544                         if (cmd_sts & ERROR_SUMMARY)
 545                                 stats->rx_errors++;
 546
 547                         dev_kfree_skb(skb);
 548                 } else {
 549                         /*
 550                          * The -4 is for the CRC in the trailer of the
 551                          * received packet
 552                          */
 553                         skb_put(skb, byte_cnt - 2 - 4);
 554
 555                         if (cmd_sts & LAYER_4_CHECKSUM_OK)
 556                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 557                         skb->protocol = eth_type_trans(skb, mp->dev);
 558                         netif_receive_skb(skb);
 559                 }
 560         }
 561
 562         if (rx < budget)
 563                 mp->work_rx &= ~(1 << rxq->index);
 564
 565         return rx;
 566 }
 567
 568 static int rxq_refill(struct rx_queue *rxq, int budget)
 569 {
 570         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 571         int refilled;
 572
 573         refilled = 0;
 574         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 575                 struct sk_buff *skb;
 576                 int unaligned;
 577                 int rx;
 578
 579                 skb = __skb_dequeue(&mp->rx_recycle);
 580                 if (skb == NULL)
 581                         skb = dev_alloc_skb(mp->skb_size +
 582                                             dma_get_cache_alignment() - 1);
 583
 584                 if (skb == NULL) {
 585                         mp->work_rx_oom |= 1 << rxq->index;
 586                         goto oom;
 587                 }
 588
 589                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 590                 if (unaligned)
 591                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 592
 593                 refilled++;
 594                 rxq->rx_desc_count++;
 595
 596                 rx = rxq->rx_used_desc++;
 597                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 598                         rxq->rx_used_desc = 0;
 599
 600                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 601                                                 mp->skb_size, DMA_FROM_DEVICE);
 602                 rxq->rx_desc_area[rx].buf_size = mp->skb_size;
 603                 rxq->rx_skb[rx] = skb;
 604                 wmb();
 605                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 606                                                 RX_ENABLE_INTERRUPT;
 607                 wmb();
 608
 609                 /*
 610                  * The hardware automatically prepends 2 bytes of
 611                  * dummy data to each received packet, so that the
 612                  * IP header ends up 16-byte aligned.
 613                  */
 614                 skb_reserve(skb, 2);
 615         }
 616
 617         if (refilled < budget)
 618                 mp->work_rx_refill &= ~(1 << rxq->index);
 619
 620 oom:
 621         return refilled;
 622 }
 623
 624
 625 /* tx ***********************************************************************/
 626 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 627 {
 628         int frag;
 629
 630         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 631                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 632                 if (fragp->size <= 8 && fragp->page_offset & 7)
 633                         return 1;
 634         }
 635
 636         return 0;
 637 }
 638
 639 static int txq_alloc_desc_index(struct tx_queue *txq)
 640 {
 641         int tx_desc_curr;
 642
 643         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 644
 645         tx_desc_curr = txq->tx_curr_desc++;
 646         if (txq->tx_curr_desc == txq->tx_ring_size)
 647                 txq->tx_curr_desc = 0;
 648
 649         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 650
 651         return tx_desc_curr;
 652 }
 653
 654 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 655 {
 656         int nr_frags = skb_shinfo(skb)->nr_frags;
 657         int frag;
 658
 659         for (frag = 0; frag < nr_frags; frag++) {
 660                 skb_frag_t *this_frag;
 661                 int tx_index;
 662                 struct tx_desc *desc;
 663
 664                 this_frag = &skb_shinfo(skb)->frags[frag];
 665                 tx_index = txq_alloc_desc_index(txq);
 666                 desc = &txq->tx_desc_area[tx_index];
 667
 668                 /*
 669                  * The last fragment will generate an interrupt
 670                  * which will free the skb on TX completion.
 671                  */
 672                 if (frag == nr_frags - 1) {
 673                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 674                                         ZERO_PADDING | TX_LAST_DESC |
 675                                         TX_ENABLE_INTERRUPT;
 676                 } else {
 677                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 678                 }
 679
 680                 desc->l4i_chk = 0;
 681                 desc->byte_cnt = this_frag->size;
 682                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 683                                                 this_frag->page_offset,
 684                                                 this_frag->size,
 685                                                 DMA_TO_DEVICE);
 686         }
 687 }
 688
 689 static inline __be16 sum16_as_be(__sum16 sum)
 690 {
 691         return (__force __be16)sum;
 692 }
 693
 694 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 695 {
 696         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 697         int nr_frags = skb_shinfo(skb)->nr_frags;
 698         int tx_index;
 699         struct tx_desc *desc;
 700         u32 cmd_sts;
 701         u16 l4i_chk;
 702         int length;
 703
 704         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 705         l4i_chk = 0;
 706
 707         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 708                 int tag_bytes;
 709
 710                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 711                        skb->protocol != htons(ETH_P_8021Q));
 712
 713                 tag_bytes = (void *)ip_hdr(skb) - (void *)skb->data - ETH_HLEN;
 714                 if (unlikely(tag_bytes & ~12)) {
 715                         if (skb_checksum_help(skb) == 0)
 716                                 goto no_csum;
 717                         kfree_skb(skb);
 718                         return 1;
 719                 }
 720
 721                 if (tag_bytes & 4)
 722                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 723                 if (tag_bytes & 8)
 724                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 725
 726                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 727                            GEN_IP_V4_CHECKSUM   |
 728                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 729
 730                 switch (ip_hdr(skb)->protocol) {
 731                 case IPPROTO_UDP:
 732                         cmd_sts |= UDP_FRAME;
 733                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 734                         break;
 735                 case IPPROTO_TCP:
 736                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 737                         break;
 738                 default:
 739                         BUG();
 740                 }
 741         } else {
 742 no_csum:
 743                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 744                 cmd_sts |= 5 << TX_IHL_SHIFT;
 745         }
 746
 747         tx_index = txq_alloc_desc_index(txq);
 748         desc = &txq->tx_desc_area[tx_index];
 749
 750         if (nr_frags) {
 751                 txq_submit_frag_skb(txq, skb);
 752                 length = skb_headlen(skb);
 753         } else {
 754                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 755                 length = skb->len;
 756         }
 757
 758         desc->l4i_chk = l4i_chk;
 759         desc->byte_cnt = length;
 760         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 761
 762         __skb_queue_tail(&txq->tx_skb, skb);
 763
 764         /* ensure all other descriptors are written before first cmd_sts */
 765         wmb();
 766         desc->cmd_sts = cmd_sts;
 767
 768         /* clear TX_END status */
 769         mp->work_tx_end &= ~(1 << txq->index);
 770
 771         /* ensure all descriptors are written before poking hardware */
 772         wmb();
 773         txq_enable(txq);
 774
 775         txq->tx_desc_count += nr_frags + 1;
 776
 777         return 0;
 778 }
 779
 780 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 781 {
 782         struct mv643xx_eth_private *mp = netdev_priv(dev);
 783         int queue;
 784         struct tx_queue *txq;
 785         struct netdev_queue *nq;
 786
 787         queue = skb_get_queue_mapping(skb);
 788         txq = mp->txq + queue;
 789         nq = netdev_get_tx_queue(dev, queue);
 790
 791         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 792                 txq->tx_dropped++;
 793                 dev_printk(KERN_DEBUG, &dev->dev,
 794                            "failed to linearize skb with tiny "
 795                            "unaligned fragment\n");
 796                 return NETDEV_TX_BUSY;
 797         }
 798
 799         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 800                 if (net_ratelimit())
 801                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 802                 kfree_skb(skb);
 803                 return NETDEV_TX_OK;
 804         }
 805
 806         if (!txq_submit_skb(txq, skb)) {
 807                 int entries_left;
 808
 809                 txq->tx_bytes += skb->len;
 810                 txq->tx_packets++;
 811                 dev->trans_start = jiffies;
 812
 813                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 814                 if (entries_left < MAX_SKB_FRAGS + 1)
 815                         netif_tx_stop_queue(nq);
 816         }
 817
 818         return NETDEV_TX_OK;
 819 }
 820
 821
 822 /* tx napi ******************************************************************/
 823 static void txq_kick(struct tx_queue *txq)
 824 {
 825         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 826         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 827         u32 hw_desc_ptr;
 828         u32 expected_ptr;
 829
 830         __netif_tx_lock(nq, smp_processor_id());
 831
 832         if (rdl(mp, TXQ_COMMAND(mp->port_num)) & (1 << txq->index))
 833                 goto out;
 834
 835         hw_desc_ptr = rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index));
 836         expected_ptr = (u32)txq->tx_desc_dma +
 837                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 838
 839         if (hw_desc_ptr != expected_ptr)
 840                 txq_enable(txq);
 841
 842 out:
 843         __netif_tx_unlock(nq);
 844
 845         mp->work_tx_end &= ~(1 << txq->index);
 846 }
 847
 848 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 849 {
 850         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 851         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 852         int reclaimed;
 853
 854         __netif_tx_lock(nq, smp_processor_id());
 855
 856         reclaimed = 0;
 857         while (reclaimed < budget && txq->tx_desc_count > 0) {
 858                 int tx_index;
 859                 struct tx_desc *desc;
 860                 u32 cmd_sts;
 861                 struct sk_buff *skb;
 862
 863                 tx_index = txq->tx_used_desc;
 864                 desc = &txq->tx_desc_area[tx_index];
 865                 cmd_sts = desc->cmd_sts;
 866
 867                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 868                         if (!force)
 869                                 break;
 870                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 871                 }
 872
 873                 txq->tx_used_desc = tx_index + 1;
 874                 if (txq->tx_used_desc == txq->tx_ring_size)
 875                         txq->tx_used_desc = 0;
 876
 877                 reclaimed++;
 878                 txq->tx_desc_count--;
 879
 880                 skb = NULL;
 881                 if (cmd_sts & TX_LAST_DESC)
 882                         skb = __skb_dequeue(&txq->tx_skb);
 883
 884                 if (cmd_sts & ERROR_SUMMARY) {
 885                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 886                         mp->dev->stats.tx_errors++;
 887                 }
 888
 889                 if (cmd_sts & TX_FIRST_DESC) {
 890                         dma_unmap_single(NULL, desc->buf_ptr,
 891                                          desc->byte_cnt, DMA_TO_DEVICE);
 892                 } else {
 893                         dma_unmap_page(NULL, desc->buf_ptr,
 894                                        desc->byte_cnt, DMA_TO_DEVICE);
 895                 }
 896
 897                 if (skb != NULL) {
 898                         if (skb_queue_len(&mp->rx_recycle) <
 899                                         mp->default_rx_ring_size &&
 900                             skb_recycle_check(skb, mp->skb_size))
 901                                 __skb_queue_head(&mp->rx_recycle, skb);
 902                         else
 903                                 dev_kfree_skb(skb);
 904                 }
 905         }
 906
 907         __netif_tx_unlock(nq);
 908
 909         if (reclaimed < budget)
 910                 mp->work_tx &= ~(1 << txq->index);
 911
 912         return reclaimed;
 913 }
 914
 915
 916 /* tx rate control **********************************************************/
 917 /*
 918  * Set total maximum TX rate (shared by all TX queues for this port)
 919  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 920  */
 921 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 922 {
 923         int token_rate;
 924         int mtu;
 925         int bucket_size;
 926
 927         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 928         if (token_rate > 1023)
 929                 token_rate = 1023;
 930
 931         mtu = (mp->dev->mtu + 255) >> 8;
 932         if (mtu > 63)
 933                 mtu = 63;
 934
 935         bucket_size = (burst + 255) >> 8;
 936         if (bucket_size > 65535)
 937                 bucket_size = 65535;
 938
 939         switch (mp->shared->tx_bw_control) {
 940         case TX_BW_CONTROL_OLD_LAYOUT:
 941                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 942                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 943                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 944                 break;
 945         case TX_BW_CONTROL_NEW_LAYOUT:
 946                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
 947                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
 948                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
 949                 break;
 950         }
 951 }
 952
 953 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 954 {
 955         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 956         int token_rate;
 957         int bucket_size;
 958
 959         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 960         if (token_rate > 1023)
 961                 token_rate = 1023;
 962
 963         bucket_size = (burst + 255) >> 8;
 964         if (bucket_size > 65535)
 965                 bucket_size = 65535;
 966
 967         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 968         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 969                         (bucket_size << 10) | token_rate);
 970 }
 971
 972 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 973 {
 974         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 975         int off;
 976         u32 val;
 977
 978         /*
 979          * Turn on fixed priority mode.
 980          */
 981         off = 0;
 982         switch (mp->shared->tx_bw_control) {
 983         case TX_BW_CONTROL_OLD_LAYOUT:
 984                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 985                 break;
 986         case TX_BW_CONTROL_NEW_LAYOUT:
 987                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 988                 break;
 989         }
 990
 991         if (off) {
 992                 val = rdl(mp, off);
 993                 val |= 1 << txq->index;
 994                 wrl(mp, off, val);
 995         }
 996 }
 997
 998 static void txq_set_wrr(struct tx_queue *txq, int weight)
 999 {
1000         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1001         int off;
1002         u32 val;
1003
1004         /*
1005          * Turn off fixed priority mode.
1006          */
1007         off = 0;
1008         switch (mp->shared->tx_bw_control) {
1009         case TX_BW_CONTROL_OLD_LAYOUT:
1010                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
1011                 break;
1012         case TX_BW_CONTROL_NEW_LAYOUT:
1013                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
1014                 break;
1015         }
1016
1017         if (off) {
1018                 val = rdl(mp, off);
1019                 val &= ~(1 << txq->index);
1020                 wrl(mp, off, val);
1021
1022                 /*
1023                  * Configure WRR weight for this queue.
1024                  */
1025                 off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
1026
1027                 val = rdl(mp, off);
1028                 val = (val & ~0xff) | (weight & 0xff);
1029                 wrl(mp, off, val);
1030         }
1031 }
1032
1033
1034 /* mii management interface *************************************************/
1035 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1036 {
1037         struct mv643xx_eth_shared_private *msp = dev_id;
1038
1039         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1040                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1041                 wake_up(&msp->smi_busy_wait);
1042                 return IRQ_HANDLED;
1043         }
1044
1045         return IRQ_NONE;
1046 }
1047
1048 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1049 {
1050         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1051 }
1052
1053 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1054 {
1055         if (msp->err_interrupt == NO_IRQ) {
1056                 int i;
1057
1058                 for (i = 0; !smi_is_done(msp); i++) {
1059                         if (i == 10)
1060                                 return -ETIMEDOUT;
1061                         msleep(10);
1062                 }
1063
1064                 return 0;
1065         }
1066
1067         if (!smi_is_done(msp)) {
1068                 wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1069                                    msecs_to_jiffies(100));
1070                 if (!smi_is_done(msp))
1071                         return -ETIMEDOUT;
1072         }
1073
1074         return 0;
1075 }
1076
1077 static int smi_bus_read(struct mii_bus *bus, int addr, int reg)
1078 {
1079         struct mv643xx_eth_shared_private *msp = bus->priv;
1080         void __iomem *smi_reg = msp->base + SMI_REG;
1081         int ret;
1082
1083         if (smi_wait_ready(msp)) {
1084                 printk("mv643xx_eth: SMI bus busy timeout\n");
1085                 return -ETIMEDOUT;
1086         }
1087
1088         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1089
1090         if (smi_wait_ready(msp)) {
1091                 printk("mv643xx_eth: SMI bus busy timeout\n");
1092                 return -ETIMEDOUT;
1093         }
1094
1095         ret = readl(smi_reg);
1096         if (!(ret & SMI_READ_VALID)) {
1097                 printk("mv643xx_eth: SMI bus read not valid\n");
1098                 return -ENODEV;
1099         }
1100
1101         return ret & 0xffff;
1102 }
1103
1104 static int smi_bus_write(struct mii_bus *bus, int addr, int reg, u16 val)
1105 {
1106         struct mv643xx_eth_shared_private *msp = bus->priv;
1107         void __iomem *smi_reg = msp->base + SMI_REG;
1108
1109         if (smi_wait_ready(msp)) {
1110                 printk("mv643xx_eth: SMI bus busy timeout\n");
1111                 return -ETIMEDOUT;
1112         }
1113
1114         writel(SMI_OPCODE_WRITE | (reg << 21) |
1115                 (addr << 16) | (val & 0xffff), smi_reg);
1116
1117         if (smi_wait_ready(msp)) {
1118                 printk("mv643xx_eth: SMI bus busy timeout\n");
1119                 return -ETIMEDOUT;
1120         }
1121
1122         return 0;
1123 }
1124
1125
1126 /* statistics ***************************************************************/
1127 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1128 {
1129         struct mv643xx_eth_private *mp = netdev_priv(dev);
1130         struct net_device_stats *stats = &dev->stats;
1131         unsigned long tx_packets = 0;
1132         unsigned long tx_bytes = 0;
1133         unsigned long tx_dropped = 0;
1134         int i;
1135
1136         for (i = 0; i < mp->txq_count; i++) {
1137                 struct tx_queue *txq = mp->txq + i;
1138
1139                 tx_packets += txq->tx_packets;
1140                 tx_bytes += txq->tx_bytes;
1141                 tx_dropped += txq->tx_dropped;
1142         }
1143
1144         stats->tx_packets = tx_packets;
1145         stats->tx_bytes = tx_bytes;
1146         stats->tx_dropped = tx_dropped;
1147
1148         return stats;
1149 }
1150
1151 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1152 {
1153         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1154 }
1155
1156 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1157 {
1158         int i;
1159
1160         for (i = 0; i < 0x80; i += 4)
1161                 mib_read(mp, i);
1162 }
1163
1164 static void mib_counters_update(struct mv643xx_eth_private *mp)
1165 {
1166         struct mib_counters *p = &mp->mib_counters;
1167
1168         spin_lock(&mp->mib_counters_lock);
1169         p->good_octets_received += mib_read(mp, 0x00);
1170         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1171         p->bad_octets_received += mib_read(mp, 0x08);
1172         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1173         p->good_frames_received += mib_read(mp, 0x10);
1174         p->bad_frames_received += mib_read(mp, 0x14);
1175         p->broadcast_frames_received += mib_read(mp, 0x18);
1176         p->multicast_frames_received += mib_read(mp, 0x1c);
1177         p->frames_64_octets += mib_read(mp, 0x20);
1178         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1179         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1180         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1181         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1182         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1183         p->good_octets_sent += mib_read(mp, 0x38);
1184         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1185         p->good_frames_sent += mib_read(mp, 0x40);
1186         p->excessive_collision += mib_read(mp, 0x44);
1187         p->multicast_frames_sent += mib_read(mp, 0x48);
1188         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1189         p->unrec_mac_control_received += mib_read(mp, 0x50);
1190         p->fc_sent += mib_read(mp, 0x54);
1191         p->good_fc_received += mib_read(mp, 0x58);
1192         p->bad_fc_received += mib_read(mp, 0x5c);
1193         p->undersize_received += mib_read(mp, 0x60);
1194         p->fragments_received += mib_read(mp, 0x64);
1195         p->oversize_received += mib_read(mp, 0x68);
1196         p->jabber_received += mib_read(mp, 0x6c);
1197         p->mac_receive_error += mib_read(mp, 0x70);
1198         p->bad_crc_event += mib_read(mp, 0x74);
1199         p->collision += mib_read(mp, 0x78);
1200         p->late_collision += mib_read(mp, 0x7c);
1201         spin_unlock(&mp->mib_counters_lock);
1202
1203         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1204 }
1205
1206 static void mib_counters_timer_wrapper(unsigned long _mp)
1207 {
1208         struct mv643xx_eth_private *mp = (void *)_mp;
1209
1210         mib_counters_update(mp);
1211 }
1212
1213
1214 /* ethtool ******************************************************************/
1215 struct mv643xx_eth_stats {
1216         char stat_string[ETH_GSTRING_LEN];
1217         int sizeof_stat;
1218         int netdev_off;
1219         int mp_off;
1220 };
1221
1222 #define SSTAT(m)                                                \
1223         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1224           offsetof(struct net_device, stats.m), -1 }
1225
1226 #define MIBSTAT(m)                                              \
1227         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1228           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1229
1230 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1231         SSTAT(rx_packets),
1232         SSTAT(tx_packets),
1233         SSTAT(rx_bytes),
1234         SSTAT(tx_bytes),
1235         SSTAT(rx_errors),
1236         SSTAT(tx_errors),
1237         SSTAT(rx_dropped),
1238         SSTAT(tx_dropped),
1239         MIBSTAT(good_octets_received),
1240         MIBSTAT(bad_octets_received),
1241         MIBSTAT(internal_mac_transmit_err),
1242         MIBSTAT(good_frames_received),
1243         MIBSTAT(bad_frames_received),
1244         MIBSTAT(broadcast_frames_received),
1245         MIBSTAT(multicast_frames_received),
1246         MIBSTAT(frames_64_octets),
1247         MIBSTAT(frames_65_to_127_octets),
1248         MIBSTAT(frames_128_to_255_octets),
1249         MIBSTAT(frames_256_to_511_octets),
1250         MIBSTAT(frames_512_to_1023_octets),
1251         MIBSTAT(frames_1024_to_max_octets),
1252         MIBSTAT(good_octets_sent),
1253         MIBSTAT(good_frames_sent),
1254         MIBSTAT(excessive_collision),
1255         MIBSTAT(multicast_frames_sent),
1256         MIBSTAT(broadcast_frames_sent),
1257         MIBSTAT(unrec_mac_control_received),
1258         MIBSTAT(fc_sent),
1259         MIBSTAT(good_fc_received),
1260         MIBSTAT(bad_fc_received),
1261         MIBSTAT(undersize_received),
1262         MIBSTAT(fragments_received),
1263         MIBSTAT(oversize_received),
1264         MIBSTAT(jabber_received),
1265         MIBSTAT(mac_receive_error),
1266         MIBSTAT(bad_crc_event),
1267         MIBSTAT(collision),
1268         MIBSTAT(late_collision),
1269 };
1270
1271 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1272 {
1273         struct mv643xx_eth_private *mp = netdev_priv(dev);
1274         int err;
1275
1276         err = phy_read_status(mp->phy);
1277         if (err == 0)
1278                 err = phy_ethtool_gset(mp->phy, cmd);
1279
1280         /*
1281          * The MAC does not support 1000baseT_Half.
1282          */
1283         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1284         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1285
1286         return err;
1287 }
1288
1289 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1290 {
1291         struct mv643xx_eth_private *mp = netdev_priv(dev);
1292         u32 port_status;
1293
1294         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1295
1296         cmd->supported = SUPPORTED_MII;
1297         cmd->advertising = ADVERTISED_MII;
1298         switch (port_status & PORT_SPEED_MASK) {
1299         case PORT_SPEED_10:
1300                 cmd->speed = SPEED_10;
1301                 break;
1302         case PORT_SPEED_100:
1303                 cmd->speed = SPEED_100;
1304                 break;
1305         case PORT_SPEED_1000:
1306                 cmd->speed = SPEED_1000;
1307                 break;
1308         default:
1309                 cmd->speed = -1;
1310                 break;
1311         }
1312         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1313         cmd->port = PORT_MII;
1314         cmd->phy_address = 0;
1315         cmd->transceiver = XCVR_INTERNAL;
1316         cmd->autoneg = AUTONEG_DISABLE;
1317         cmd->maxtxpkt = 1;
1318         cmd->maxrxpkt = 1;
1319
1320         return 0;
1321 }
1322
1323 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1324 {
1325         struct mv643xx_eth_private *mp = netdev_priv(dev);
1326
1327         /*
1328          * The MAC does not support 1000baseT_Half.
1329          */
1330         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1331
1332         return phy_ethtool_sset(mp->phy, cmd);
1333 }
1334
1335 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1336 {
1337         return -EINVAL;
1338 }
1339
1340 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1341                                     struct ethtool_drvinfo *drvinfo)
1342 {
1343         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1344         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1345         strncpy(drvinfo->fw_version, "N/A", 32);
1346         strncpy(drvinfo->bus_info, "platform", 32);
1347         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1348 }
1349
1350 static int mv643xx_eth_nway_reset(struct net_device *dev)
1351 {
1352         struct mv643xx_eth_private *mp = netdev_priv(dev);
1353
1354         return genphy_restart_aneg(mp->phy);
1355 }
1356
1357 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1358 {
1359         return -EINVAL;
1360 }
1361
1362 static u32 mv643xx_eth_get_link(struct net_device *dev)
1363 {
1364         return !!netif_carrier_ok(dev);
1365 }
1366
1367 static void mv643xx_eth_get_strings(struct net_device *dev,
1368                                     uint32_t stringset, uint8_t *data)
1369 {
1370         int i;
1371
1372         if (stringset == ETH_SS_STATS) {
1373                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1374                         memcpy(data + i * ETH_GSTRING_LEN,
1375                                 mv643xx_eth_stats[i].stat_string,
1376                                 ETH_GSTRING_LEN);
1377                 }
1378         }
1379 }
1380
1381 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1382                                           struct ethtool_stats *stats,
1383                                           uint64_t *data)
1384 {
1385         struct mv643xx_eth_private *mp = netdev_priv(dev);
1386         int i;
1387
1388         mv643xx_eth_get_stats(dev);
1389         mib_counters_update(mp);
1390
1391         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1392                 const struct mv643xx_eth_stats *stat;
1393                 void *p;
1394
1395                 stat = mv643xx_eth_stats + i;
1396
1397                 if (stat->netdev_off >= 0)
1398                         p = ((void *)mp->dev) + stat->netdev_off;
1399                 else
1400                         p = ((void *)mp) + stat->mp_off;
1401
1402                 data[i] = (stat->sizeof_stat == 8) ?
1403                                 *(uint64_t *)p : *(uint32_t *)p;
1404         }
1405 }
1406
1407 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1408 {
1409         if (sset == ETH_SS_STATS)
1410                 return ARRAY_SIZE(mv643xx_eth_stats);
1411
1412         return -EOPNOTSUPP;
1413 }
1414
1415 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1416         .get_settings           = mv643xx_eth_get_settings,
1417         .set_settings           = mv643xx_eth_set_settings,
1418         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1419         .nway_reset             = mv643xx_eth_nway_reset,
1420         .get_link               = mv643xx_eth_get_link,
1421         .set_sg                 = ethtool_op_set_sg,
1422         .get_strings            = mv643xx_eth_get_strings,
1423         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1424         .get_sset_count         = mv643xx_eth_get_sset_count,
1425 };
1426
1427 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1428         .get_settings           = mv643xx_eth_get_settings_phyless,
1429         .set_settings           = mv643xx_eth_set_settings_phyless,
1430         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1431         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1432         .get_link               = mv643xx_eth_get_link,
1433         .set_sg                 = ethtool_op_set_sg,
1434         .get_strings            = mv643xx_eth_get_strings,
1435         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1436         .get_sset_count         = mv643xx_eth_get_sset_count,
1437 };
1438
1439
1440 /* address handling *********************************************************/
1441 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1442 {
1443         unsigned int mac_h;
1444         unsigned int mac_l;
1445
1446         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1447         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1448
1449         addr[0] = (mac_h >> 24) & 0xff;
1450         addr[1] = (mac_h >> 16) & 0xff;
1451         addr[2] = (mac_h >> 8) & 0xff;
1452         addr[3] = mac_h & 0xff;
1453         addr[4] = (mac_l >> 8) & 0xff;
1454         addr[5] = mac_l & 0xff;
1455 }
1456
1457 static void init_mac_tables(struct mv643xx_eth_private *mp)
1458 {
1459         int i;
1460
1461         for (i = 0; i < 0x100; i += 4) {
1462                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1463                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1464         }
1465
1466         for (i = 0; i < 0x10; i += 4)
1467                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1468 }
1469
1470 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1471                                    int table, unsigned char entry)
1472 {
1473         unsigned int table_reg;
1474
1475         /* Set "accepts frame bit" at specified table entry */
1476         table_reg = rdl(mp, table + (entry & 0xfc));
1477         table_reg |= 0x01 << (8 * (entry & 3));
1478         wrl(mp, table + (entry & 0xfc), table_reg);
1479 }
1480
1481 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1482 {
1483         unsigned int mac_h;
1484         unsigned int mac_l;
1485         int table;
1486
1487         mac_l = (addr[4] << 8) | addr[5];
1488         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1489
1490         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1491         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1492
1493         table = UNICAST_TABLE(mp->port_num);
1494         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1495 }
1496
1497 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1498 {
1499         struct mv643xx_eth_private *mp = netdev_priv(dev);
1500
1501         /* +2 is for the offset of the HW addr type */
1502         memcpy(dev->dev_addr, addr + 2, 6);
1503
1504         init_mac_tables(mp);
1505         uc_addr_set(mp, dev->dev_addr);
1506
1507         return 0;
1508 }
1509
1510 static int addr_crc(unsigned char *addr)
1511 {
1512         int crc = 0;
1513         int i;
1514
1515         for (i = 0; i < 6; i++) {
1516                 int j;
1517
1518                 crc = (crc ^ addr[i]) << 8;
1519                 for (j = 7; j >= 0; j--) {
1520                         if (crc & (0x100 << j))
1521                                 crc ^= 0x107 << j;
1522                 }
1523         }
1524
1525         return crc;
1526 }
1527
1528 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1529 {
1530         struct mv643xx_eth_private *mp = netdev_priv(dev);
1531         u32 port_config;
1532         struct dev_addr_list *addr;
1533         int i;
1534
1535         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1536         if (dev->flags & IFF_PROMISC)
1537                 port_config |= UNICAST_PROMISCUOUS_MODE;
1538         else
1539                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1540         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1541
1542         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1543                 int port_num = mp->port_num;
1544                 u32 accept = 0x01010101;
1545
1546                 for (i = 0; i < 0x100; i += 4) {
1547                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1548                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1549                 }
1550                 return;
1551         }
1552
1553         for (i = 0; i < 0x100; i += 4) {
1554                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1555                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1556         }
1557
1558         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1559                 u8 *a = addr->da_addr;
1560                 int table;
1561
1562                 if (addr->da_addrlen != 6)
1563                         continue;
1564
1565                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1566                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1567                         set_filter_table_entry(mp, table, a[5]);
1568                 } else {
1569                         int crc = addr_crc(a);
1570
1571                         table = OTHER_MCAST_TABLE(mp->port_num);
1572                         set_filter_table_entry(mp, table, crc);
1573                 }
1574         }
1575 }
1576
1577
1578 /* rx/tx queue initialisation ***********************************************/
1579 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1580 {
1581         struct rx_queue *rxq = mp->rxq + index;
1582         struct rx_desc *rx_desc;
1583         int size;
1584         int i;
1585
1586         rxq->index = index;
1587
1588         rxq->rx_ring_size = mp->default_rx_ring_size;
1589
1590         rxq->rx_desc_count = 0;
1591         rxq->rx_curr_desc = 0;
1592         rxq->rx_used_desc = 0;
1593
1594         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1595
1596         if (index == 0 && size <= mp->rx_desc_sram_size) {
1597                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1598                                                 mp->rx_desc_sram_size);
1599                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1600         } else {
1601                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1602                                                         &rxq->rx_desc_dma,
1603                                                         GFP_KERNEL);
1604         }
1605
1606         if (rxq->rx_desc_area == NULL) {
1607                 dev_printk(KERN_ERR, &mp->dev->dev,
1608                            "can't allocate rx ring (%d bytes)\n", size);
1609                 goto out;
1610         }
1611         memset(rxq->rx_desc_area, 0, size);
1612
1613         rxq->rx_desc_area_size = size;
1614         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1615                                                                 GFP_KERNEL);
1616         if (rxq->rx_skb == NULL) {
1617                 dev_printk(KERN_ERR, &mp->dev->dev,
1618                            "can't allocate rx skb ring\n");
1619                 goto out_free;
1620         }
1621
1622         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1623         for (i = 0; i < rxq->rx_ring_size; i++) {
1624                 int nexti;
1625
1626                 nexti = i + 1;
1627                 if (nexti == rxq->rx_ring_size)
1628                         nexti = 0;
1629
1630                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1631                                         nexti * sizeof(struct rx_desc);
1632         }
1633
1634         return 0;
1635
1636
1637 out_free:
1638         if (index == 0 && size <= mp->rx_desc_sram_size)
1639                 iounmap(rxq->rx_desc_area);
1640         else
1641                 dma_free_coherent(NULL, size,
1642                                   rxq->rx_desc_area,
1643                                   rxq->rx_desc_dma);
1644
1645 out:
1646         return -ENOMEM;
1647 }
1648
1649 static void rxq_deinit(struct rx_queue *rxq)
1650 {
1651         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1652         int i;
1653
1654         rxq_disable(rxq);
1655
1656         for (i = 0; i < rxq->rx_ring_size; i++) {
1657                 if (rxq->rx_skb[i]) {
1658                         dev_kfree_skb(rxq->rx_skb[i]);
1659                         rxq->rx_desc_count--;
1660                 }
1661         }
1662
1663         if (rxq->rx_desc_count) {
1664                 dev_printk(KERN_ERR, &mp->dev->dev,
1665                            "error freeing rx ring -- %d skbs stuck\n",
1666                            rxq->rx_desc_count);
1667         }
1668
1669         if (rxq->index == 0 &&
1670             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1671                 iounmap(rxq->rx_desc_area);
1672         else
1673                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1674                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1675
1676         kfree(rxq->rx_skb);
1677 }
1678
1679 static int txq_init(struct mv643xx_eth_private *mp, int index)
1680 {
1681         struct tx_queue *txq = mp->txq + index;
1682         struct tx_desc *tx_desc;
1683         int size;
1684         int i;
1685
1686         txq->index = index;
1687
1688         txq->tx_ring_size = mp->default_tx_ring_size;
1689
1690         txq->tx_desc_count = 0;
1691         txq->tx_curr_desc = 0;
1692         txq->tx_used_desc = 0;
1693
1694         size = txq->tx_ring_size * sizeof(struct tx_desc);
1695
1696         if (index == 0 && size <= mp->tx_desc_sram_size) {
1697                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1698                                                 mp->tx_desc_sram_size);
1699                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1700         } else {
1701                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1702                                                         &txq->tx_desc_dma,
1703                                                         GFP_KERNEL);
1704         }
1705
1706         if (txq->tx_desc_area == NULL) {
1707                 dev_printk(KERN_ERR, &mp->dev->dev,
1708                            "can't allocate tx ring (%d bytes)\n", size);
1709                 return -ENOMEM;
1710         }
1711         memset(txq->tx_desc_area, 0, size);
1712
1713         txq->tx_desc_area_size = size;
1714
1715         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1716         for (i = 0; i < txq->tx_ring_size; i++) {
1717                 struct tx_desc *txd = tx_desc + i;
1718                 int nexti;
1719
1720                 nexti = i + 1;
1721                 if (nexti == txq->tx_ring_size)
1722                         nexti = 0;
1723
1724                 txd->cmd_sts = 0;
1725                 txd->next_desc_ptr = txq->tx_desc_dma +
1726                                         nexti * sizeof(struct tx_desc);
1727         }
1728
1729         skb_queue_head_init(&txq->tx_skb);
1730
1731         return 0;
1732 }
1733
1734 static void txq_deinit(struct tx_queue *txq)
1735 {
1736         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1737
1738         txq_disable(txq);
1739         txq_reclaim(txq, txq->tx_ring_size, 1);
1740
1741         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1742
1743         if (txq->index == 0 &&
1744             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1745                 iounmap(txq->tx_desc_area);
1746         else
1747                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1748                                   txq->tx_desc_area, txq->tx_desc_dma);
1749 }
1750
1751
1752 /* netdev ops and related ***************************************************/
1753 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1754 {
1755         u32 int_cause;
1756         u32 int_cause_ext;
1757
1758         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1759                         (INT_TX_END | INT_RX | INT_EXT);
1760         if (int_cause == 0)
1761                 return 0;
1762
1763         int_cause_ext = 0;
1764         if (int_cause & INT_EXT)
1765                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num));
1766
1767         int_cause &= INT_TX_END | INT_RX;
1768         if (int_cause) {
1769                 wrl(mp, INT_CAUSE(mp->port_num), ~int_cause);
1770                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1771                                 ~(rdl(mp, TXQ_COMMAND(mp->port_num)) & 0xff);
1772                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1773         }
1774
1775         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1776         if (int_cause_ext) {
1777                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1778                 if (int_cause_ext & INT_EXT_LINK_PHY)
1779                         mp->work_link = 1;
1780                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1781         }
1782
1783         return 1;
1784 }
1785
1786 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1787 {
1788         struct net_device *dev = (struct net_device *)dev_id;
1789         struct mv643xx_eth_private *mp = netdev_priv(dev);
1790
1791         if (unlikely(!mv643xx_eth_collect_events(mp)))
1792                 return IRQ_NONE;
1793
1794         wrl(mp, INT_MASK(mp->port_num), 0);
1795         napi_schedule(&mp->napi);
1796
1797         return IRQ_HANDLED;
1798 }
1799
1800 static void handle_link_event(struct mv643xx_eth_private *mp)
1801 {
1802         struct net_device *dev = mp->dev;
1803         u32 port_status;
1804         int speed;
1805         int duplex;
1806         int fc;
1807
1808         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1809         if (!(port_status & LINK_UP)) {
1810                 if (netif_carrier_ok(dev)) {
1811                         int i;
1812
1813                         printk(KERN_INFO "%s: link down\n", dev->name);
1814
1815                         netif_carrier_off(dev);
1816
1817                         for (i = 0; i < mp->txq_count; i++) {
1818                                 struct tx_queue *txq = mp->txq + i;
1819
1820                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1821                                 txq_reset_hw_ptr(txq);
1822                         }
1823                 }
1824                 return;
1825         }
1826
1827         switch (port_status & PORT_SPEED_MASK) {
1828         case PORT_SPEED_10:
1829                 speed = 10;
1830                 break;
1831         case PORT_SPEED_100:
1832                 speed = 100;
1833                 break;
1834         case PORT_SPEED_1000:
1835                 speed = 1000;
1836                 break;
1837         default:
1838                 speed = -1;
1839                 break;
1840         }
1841         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1842         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1843
1844         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1845                          "flow control %sabled\n", dev->name,
1846                          speed, duplex ? "full" : "half",
1847                          fc ? "en" : "dis");
1848
1849         if (!netif_carrier_ok(dev))
1850                 netif_carrier_on(dev);
1851 }
1852
1853 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1854 {
1855         struct mv643xx_eth_private *mp;
1856         int work_done;
1857
1858         mp = container_of(napi, struct mv643xx_eth_private, napi);
1859
1860         mp->work_rx_refill |= mp->work_rx_oom;
1861         mp->work_rx_oom = 0;
1862
1863         work_done = 0;
1864         while (work_done < budget) {
1865                 u8 queue_mask;
1866                 int queue;
1867                 int work_tbd;
1868
1869                 if (mp->work_link) {
1870                         mp->work_link = 0;
1871                         handle_link_event(mp);
1872                         continue;
1873                 }
1874
1875                 queue_mask = mp->work_tx | mp->work_tx_end |
1876                                 mp->work_rx | mp->work_rx_refill;
1877                 if (!queue_mask) {
1878                         if (mv643xx_eth_collect_events(mp))
1879                                 continue;
1880                         break;
1881                 }
1882
1883                 queue = fls(queue_mask) - 1;
1884                 queue_mask = 1 << queue;
1885
1886                 work_tbd = budget - work_done;
1887                 if (work_tbd > 16)
1888                         work_tbd = 16;
1889
1890                 if (mp->work_tx_end & queue_mask) {
1891                         txq_kick(mp->txq + queue);
1892                 } else if (mp->work_tx & queue_mask) {
1893                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
1894                         txq_maybe_wake(mp->txq + queue);
1895                 } else if (mp->work_rx & queue_mask) {
1896                         work_done += rxq_process(mp->rxq + queue, work_tbd);
1897                 } else if (mp->work_rx_refill & queue_mask) {
1898                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
1899                 } else {
1900                         BUG();
1901                 }
1902         }
1903
1904         if (work_done < budget) {
1905                 if (mp->work_rx_oom)
1906                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
1907                 napi_complete(napi);
1908                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1909         }
1910
1911         return work_done;
1912 }
1913
1914 static inline void oom_timer_wrapper(unsigned long data)
1915 {
1916         struct mv643xx_eth_private *mp = (void *)data;
1917
1918         napi_schedule(&mp->napi);
1919 }
1920
1921 static void phy_reset(struct mv643xx_eth_private *mp)
1922 {
1923         int data;
1924
1925         data = phy_read(mp->phy, MII_BMCR);
1926         if (data < 0)
1927                 return;
1928
1929         data |= BMCR_RESET;
1930         if (phy_write(mp->phy, MII_BMCR, data) < 0)
1931                 return;
1932
1933         do {
1934                 data = phy_read(mp->phy, MII_BMCR);
1935         } while (data >= 0 && data & BMCR_RESET);
1936 }
1937
1938 static void port_start(struct mv643xx_eth_private *mp)
1939 {
1940         u32 pscr;
1941         int i;
1942
1943         /*
1944          * Perform PHY reset, if there is a PHY.
1945          */
1946         if (mp->phy != NULL) {
1947                 struct ethtool_cmd cmd;
1948
1949                 mv643xx_eth_get_settings(mp->dev, &cmd);
1950                 phy_reset(mp);
1951                 mv643xx_eth_set_settings(mp->dev, &cmd);
1952         }
1953
1954         /*
1955          * Configure basic link parameters.
1956          */
1957         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1958
1959         pscr |= SERIAL_PORT_ENABLE;
1960         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1961
1962         pscr |= DO_NOT_FORCE_LINK_FAIL;
1963         if (mp->phy == NULL)
1964                 pscr |= FORCE_LINK_PASS;
1965         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1966
1967         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1968
1969         /*
1970          * Configure TX path and queues.
1971          */
1972         tx_set_rate(mp, 1000000000, 16777216);
1973         for (i = 0; i < mp->txq_count; i++) {
1974                 struct tx_queue *txq = mp->txq + i;
1975
1976                 txq_reset_hw_ptr(txq);
1977                 txq_set_rate(txq, 1000000000, 16777216);
1978                 txq_set_fixed_prio_mode(txq);
1979         }
1980
1981         /*
1982          * Add configured unicast address to address filter table.
1983          */
1984         uc_addr_set(mp, mp->dev->dev_addr);
1985
1986         /*
1987          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1988          * frames to RX queue #0, and include the pseudo-header when
1989          * calculating receive checksums.
1990          */
1991         wrl(mp, PORT_CONFIG(mp->port_num), 0x02000000);
1992
1993         /*
1994          * Treat BPDUs as normal multicasts, and disable partition mode.
1995          */
1996         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1997
1998         /*
1999          * Enable the receive queues.
2000          */
2001         for (i = 0; i < mp->rxq_count; i++) {
2002                 struct rx_queue *rxq = mp->rxq + i;
2003                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
2004                 u32 addr;
2005
2006                 addr = (u32)rxq->rx_desc_dma;
2007                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2008                 wrl(mp, off, addr);
2009
2010                 rxq_enable(rxq);
2011         }
2012 }
2013
2014 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2015 {
2016         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2017         u32 val;
2018
2019         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2020         if (mp->shared->extended_rx_coal_limit) {
2021                 if (coal > 0xffff)
2022                         coal = 0xffff;
2023                 val &= ~0x023fff80;
2024                 val |= (coal & 0x8000) << 10;
2025                 val |= (coal & 0x7fff) << 7;
2026         } else {
2027                 if (coal > 0x3fff)
2028                         coal = 0x3fff;
2029                 val &= ~0x003fff00;
2030                 val |= (coal & 0x3fff) << 8;
2031         }
2032         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2033 }
2034
2035 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2036 {
2037         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2038
2039         if (coal > 0x3fff)
2040                 coal = 0x3fff;
2041         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2042 }
2043
2044 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2045 {
2046         int skb_size;
2047
2048         /*
2049          * Reserve 2+14 bytes for an ethernet header (the hardware
2050          * automatically prepends 2 bytes of dummy data to each
2051          * received packet), 16 bytes for up to four VLAN tags, and
2052          * 4 bytes for the trailing FCS -- 36 bytes total.
2053          */
2054         skb_size = mp->dev->mtu + 36;
2055
2056         /*
2057          * Make sure that the skb size is a multiple of 8 bytes, as
2058          * the lower three bits of the receive descriptor's buffer
2059          * size field are ignored by the hardware.
2060          */
2061         mp->skb_size = (skb_size + 7) & ~7;
2062 }
2063
2064 static int mv643xx_eth_open(struct net_device *dev)
2065 {
2066         struct mv643xx_eth_private *mp = netdev_priv(dev);
2067         int err;
2068         int i;
2069
2070         wrl(mp, INT_CAUSE(mp->port_num), 0);
2071         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2072         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2073
2074         err = request_irq(dev->irq, mv643xx_eth_irq,
2075                           IRQF_SHARED, dev->name, dev);
2076         if (err) {
2077                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2078                 return -EAGAIN;
2079         }
2080
2081         init_mac_tables(mp);
2082
2083         mv643xx_eth_recalc_skb_size(mp);
2084
2085         napi_enable(&mp->napi);
2086
2087         skb_queue_head_init(&mp->rx_recycle);
2088
2089         for (i = 0; i < mp->rxq_count; i++) {
2090                 err = rxq_init(mp, i);
2091                 if (err) {
2092                         while (--i >= 0)
2093                                 rxq_deinit(mp->rxq + i);
2094                         goto out;
2095                 }
2096
2097                 rxq_refill(mp->rxq + i, INT_MAX);
2098         }
2099
2100         if (mp->work_rx_oom) {
2101                 mp->rx_oom.expires = jiffies + (HZ / 10);
2102                 add_timer(&mp->rx_oom);
2103         }
2104
2105         for (i = 0; i < mp->txq_count; i++) {
2106                 err = txq_init(mp, i);
2107                 if (err) {
2108                         while (--i >= 0)
2109                                 txq_deinit(mp->txq + i);
2110                         goto out_free;
2111                 }
2112         }
2113
2114         netif_carrier_off(dev);
2115
2116         port_start(mp);
2117
2118         set_rx_coal(mp, 0);
2119         set_tx_coal(mp, 0);
2120
2121         wrl(mp, INT_MASK_EXT(mp->port_num), INT_EXT_LINK_PHY | INT_EXT_TX);
2122         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2123
2124         return 0;
2125
2126
2127 out_free:
2128         for (i = 0; i < mp->rxq_count; i++)
2129                 rxq_deinit(mp->rxq + i);
2130 out:
2131         free_irq(dev->irq, dev);
2132
2133         return err;
2134 }
2135
2136 static void port_reset(struct mv643xx_eth_private *mp)
2137 {
2138         unsigned int data;
2139         int i;
2140
2141         for (i = 0; i < mp->rxq_count; i++)
2142                 rxq_disable(mp->rxq + i);
2143         for (i = 0; i < mp->txq_count; i++)
2144                 txq_disable(mp->txq + i);
2145
2146         while (1) {
2147                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2148
2149                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2150                         break;
2151                 udelay(10);
2152         }
2153
2154         /* Reset the Enable bit in the Configuration Register */
2155         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2156         data &= ~(SERIAL_PORT_ENABLE            |
2157                   DO_NOT_FORCE_LINK_FAIL        |
2158                   FORCE_LINK_PASS);
2159         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2160 }
2161
2162 static int mv643xx_eth_stop(struct net_device *dev)
2163 {
2164         struct mv643xx_eth_private *mp = netdev_priv(dev);
2165         int i;
2166
2167         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2168         rdl(mp, INT_MASK(mp->port_num));
2169
2170         del_timer_sync(&mp->mib_counters_timer);
2171
2172         napi_disable(&mp->napi);
2173
2174         del_timer_sync(&mp->rx_oom);
2175
2176         netif_carrier_off(dev);
2177
2178         free_irq(dev->irq, dev);
2179
2180         port_reset(mp);
2181         mv643xx_eth_get_stats(dev);
2182         mib_counters_update(mp);
2183
2184         skb_queue_purge(&mp->rx_recycle);
2185
2186         for (i = 0; i < mp->rxq_count; i++)
2187                 rxq_deinit(mp->rxq + i);
2188         for (i = 0; i < mp->txq_count; i++)
2189                 txq_deinit(mp->txq + i);
2190
2191         return 0;
2192 }
2193
2194 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2195 {
2196         struct mv643xx_eth_private *mp = netdev_priv(dev);
2197
2198         if (mp->phy != NULL)
2199                 return phy_mii_ioctl(mp->phy, if_mii(ifr), cmd);
2200
2201         return -EOPNOTSUPP;
2202 }
2203
2204 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2205 {
2206         struct mv643xx_eth_private *mp = netdev_priv(dev);
2207
2208         if (new_mtu < 64 || new_mtu > 9500)
2209                 return -EINVAL;
2210
2211         dev->mtu = new_mtu;
2212         mv643xx_eth_recalc_skb_size(mp);
2213         tx_set_rate(mp, 1000000000, 16777216);
2214
2215         if (!netif_running(dev))
2216                 return 0;
2217
2218         /*
2219          * Stop and then re-open the interface. This will allocate RX
2220          * skbs of the new MTU.
2221          * There is a possible danger that the open will not succeed,
2222          * due to memory being full.
2223          */
2224         mv643xx_eth_stop(dev);
2225         if (mv643xx_eth_open(dev)) {
2226                 dev_printk(KERN_ERR, &dev->dev,
2227                            "fatal error on re-opening device after "
2228                            "MTU change\n");
2229         }
2230
2231         return 0;
2232 }
2233
2234 static void tx_timeout_task(struct work_struct *ugly)
2235 {
2236         struct mv643xx_eth_private *mp;
2237
2238         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2239         if (netif_running(mp->dev)) {
2240                 netif_tx_stop_all_queues(mp->dev);
2241                 port_reset(mp);
2242                 port_start(mp);
2243                 netif_tx_wake_all_queues(mp->dev);
2244         }
2245 }
2246
2247 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2248 {
2249         struct mv643xx_eth_private *mp = netdev_priv(dev);
2250
2251         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2252
2253         schedule_work(&mp->tx_timeout_task);
2254 }
2255
2256 #ifdef CONFIG_NET_POLL_CONTROLLER
2257 static void mv643xx_eth_netpoll(struct net_device *dev)
2258 {
2259         struct mv643xx_eth_private *mp = netdev_priv(dev);
2260
2261         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2262         rdl(mp, INT_MASK(mp->port_num));
2263
2264         mv643xx_eth_irq(dev->irq, dev);
2265
2266         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2267 }
2268 #endif
2269
2270
2271 /* platform glue ************************************************************/
2272 static void
2273 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2274                               struct mbus_dram_target_info *dram)
2275 {
2276         void __iomem *base = msp->base;
2277         u32 win_enable;
2278         u32 win_protect;
2279         int i;
2280
2281         for (i = 0; i < 6; i++) {
2282                 writel(0, base + WINDOW_BASE(i));
2283                 writel(0, base + WINDOW_SIZE(i));
2284                 if (i < 4)
2285                         writel(0, base + WINDOW_REMAP_HIGH(i));
2286         }
2287
2288         win_enable = 0x3f;
2289         win_protect = 0;
2290
2291         for (i = 0; i < dram->num_cs; i++) {
2292                 struct mbus_dram_window *cs = dram->cs + i;
2293
2294                 writel((cs->base & 0xffff0000) |
2295                         (cs->mbus_attr << 8) |
2296                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2297                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2298
2299                 win_enable &= ~(1 << i);
2300                 win_protect |= 3 << (2 * i);
2301         }
2302
2303         writel(win_enable, base + WINDOW_BAR_ENABLE);
2304         msp->win_protect = win_protect;
2305 }
2306
2307 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2308 {
2309         /*
2310          * Check whether we have a 14-bit coal limit field in bits
2311          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2312          * SDMA config register.
2313          */
2314         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2315         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2316                 msp->extended_rx_coal_limit = 1;
2317         else
2318                 msp->extended_rx_coal_limit = 0;
2319
2320         /*
2321          * Check whether the MAC supports TX rate control, and if
2322          * yes, whether its associated registers are in the old or
2323          * the new place.
2324          */
2325         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2326         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1) {
2327                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2328         } else {
2329                 writel(7, msp->base + TX_BW_RATE(0));
2330                 if (readl(msp->base + TX_BW_RATE(0)) & 7)
2331                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2332                 else
2333                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2334         }
2335 }
2336
2337 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2338 {
2339         static int mv643xx_eth_version_printed = 0;
2340         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2341         struct mv643xx_eth_shared_private *msp;
2342         struct resource *res;
2343         int ret;
2344
2345         if (!mv643xx_eth_version_printed++)
2346                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2347                         "driver version %s\n", mv643xx_eth_driver_version);
2348
2349         ret = -EINVAL;
2350         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2351         if (res == NULL)
2352                 goto out;
2353
2354         ret = -ENOMEM;
2355         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2356         if (msp == NULL)
2357                 goto out;
2358         memset(msp, 0, sizeof(*msp));
2359
2360         msp->base = ioremap(res->start, res->end - res->start + 1);
2361         if (msp->base == NULL)
2362                 goto out_free;
2363
2364         /*
2365          * Set up and register SMI bus.
2366          */
2367         if (pd == NULL || pd->shared_smi == NULL) {
2368                 msp->smi_bus = mdiobus_alloc();
2369                 if (msp->smi_bus == NULL)
2370                         goto out_unmap;
2371
2372                 msp->smi_bus->priv = msp;
2373                 msp->smi_bus->name = "mv643xx_eth smi";
2374                 msp->smi_bus->read = smi_bus_read;
2375                 msp->smi_bus->write = smi_bus_write,
2376                 snprintf(msp->smi_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
2377                 msp->smi_bus->parent = &pdev->dev;
2378                 msp->smi_bus->phy_mask = 0xffffffff;
2379                 if (mdiobus_register(msp->smi_bus) < 0)
2380                         goto out_free_mii_bus;
2381                 msp->smi = msp;
2382         } else {
2383                 msp->smi = platform_get_drvdata(pd->shared_smi);
2384         }
2385
2386         msp->err_interrupt = NO_IRQ;
2387         init_waitqueue_head(&msp->smi_busy_wait);
2388
2389         /*
2390          * Check whether the error interrupt is hooked up.
2391          */
2392         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2393         if (res != NULL) {
2394                 int err;
2395
2396                 err = request_irq(res->start, mv643xx_eth_err_irq,
2397                                   IRQF_SHARED, "mv643xx_eth", msp);
2398                 if (!err) {
2399                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2400                         msp->err_interrupt = res->start;
2401                 }
2402         }
2403
2404         /*
2405          * (Re-)program MBUS remapping windows if we are asked to.
2406          */
2407         if (pd != NULL && pd->dram != NULL)
2408                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2409
2410         /*
2411          * Detect hardware parameters.
2412          */
2413         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2414         infer_hw_params(msp);
2415
2416         platform_set_drvdata(pdev, msp);
2417
2418         return 0;
2419
2420 out_free_mii_bus:
2421         mdiobus_free(msp->smi_bus);
2422 out_unmap:
2423         iounmap(msp->base);
2424 out_free:
2425         kfree(msp);
2426 out:
2427         return ret;
2428 }
2429
2430 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2431 {
2432         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2433         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2434
2435         if (pd == NULL || pd->shared_smi == NULL) {
2436                 mdiobus_free(msp->smi_bus);
2437                 mdiobus_unregister(msp->smi_bus);
2438         }
2439         if (msp->err_interrupt != NO_IRQ)
2440                 free_irq(msp->err_interrupt, msp);
2441         iounmap(msp->base);
2442         kfree(msp);
2443
2444         return 0;
2445 }
2446
2447 static struct platform_driver mv643xx_eth_shared_driver = {
2448         .probe          = mv643xx_eth_shared_probe,
2449         .remove         = mv643xx_eth_shared_remove,
2450         .driver = {
2451                 .name   = MV643XX_ETH_SHARED_NAME,
2452                 .owner  = THIS_MODULE,
2453         },
2454 };
2455
2456 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2457 {
2458         int addr_shift = 5 * mp->port_num;
2459         u32 data;
2460
2461         data = rdl(mp, PHY_ADDR);
2462         data &= ~(0x1f << addr_shift);
2463         data |= (phy_addr & 0x1f) << addr_shift;
2464         wrl(mp, PHY_ADDR, data);
2465 }
2466
2467 static int phy_addr_get(struct mv643xx_eth_private *mp)
2468 {
2469         unsigned int data;
2470
2471         data = rdl(mp, PHY_ADDR);
2472
2473         return (data >> (5 * mp->port_num)) & 0x1f;
2474 }
2475
2476 static void set_params(struct mv643xx_eth_private *mp,
2477                        struct mv643xx_eth_platform_data *pd)
2478 {
2479         struct net_device *dev = mp->dev;
2480
2481         if (is_valid_ether_addr(pd->mac_addr))
2482                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2483         else
2484                 uc_addr_get(mp, dev->dev_addr);
2485
2486         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2487         if (pd->rx_queue_size)
2488                 mp->default_rx_ring_size = pd->rx_queue_size;
2489         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2490         mp->rx_desc_sram_size = pd->rx_sram_size;
2491
2492         mp->rxq_count = pd->rx_queue_count ? : 1;
2493
2494         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2495         if (pd->tx_queue_size)
2496                 mp->default_tx_ring_size = pd->tx_queue_size;
2497         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2498         mp->tx_desc_sram_size = pd->tx_sram_size;
2499
2500         mp->txq_count = pd->tx_queue_count ? : 1;
2501 }
2502
2503 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2504                                    int phy_addr)
2505 {
2506         struct mii_bus *bus = mp->shared->smi->smi_bus;
2507         struct phy_device *phydev;
2508         int start;
2509         int num;
2510         int i;
2511
2512         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2513                 start = phy_addr_get(mp) & 0x1f;
2514                 num = 32;
2515         } else {
2516                 start = phy_addr & 0x1f;
2517                 num = 1;
2518         }
2519
2520         phydev = NULL;
2521         for (i = 0; i < num; i++) {
2522                 int addr = (start + i) & 0x1f;
2523
2524                 if (bus->phy_map[addr] == NULL)
2525                         mdiobus_scan(bus, addr);
2526
2527                 if (phydev == NULL) {
2528                         phydev = bus->phy_map[addr];
2529                         if (phydev != NULL)
2530                                 phy_addr_set(mp, addr);
2531                 }
2532         }
2533
2534         return phydev;
2535 }
2536
2537 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2538 {
2539         struct phy_device *phy = mp->phy;
2540
2541         phy_reset(mp);
2542
2543         phy_attach(mp->dev, phy->dev.bus_id, 0, PHY_INTERFACE_MODE_GMII);
2544
2545         if (speed == 0) {
2546                 phy->autoneg = AUTONEG_ENABLE;
2547                 phy->speed = 0;
2548                 phy->duplex = 0;
2549                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2550         } else {
2551                 phy->autoneg = AUTONEG_DISABLE;
2552                 phy->advertising = 0;
2553                 phy->speed = speed;
2554                 phy->duplex = duplex;
2555         }
2556         phy_start_aneg(phy);
2557 }
2558
2559 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2560 {
2561         u32 pscr;
2562
2563         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2564         if (pscr & SERIAL_PORT_ENABLE) {
2565                 pscr &= ~SERIAL_PORT_ENABLE;
2566                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2567         }
2568
2569         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2570         if (mp->phy == NULL) {
2571                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2572                 if (speed == SPEED_1000)
2573                         pscr |= SET_GMII_SPEED_TO_1000;
2574                 else if (speed == SPEED_100)
2575                         pscr |= SET_MII_SPEED_TO_100;
2576
2577                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2578
2579                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2580                 if (duplex == DUPLEX_FULL)
2581                         pscr |= SET_FULL_DUPLEX_MODE;
2582         }
2583
2584         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2585 }
2586
2587 static int mv643xx_eth_probe(struct platform_device *pdev)
2588 {
2589         struct mv643xx_eth_platform_data *pd;
2590         struct mv643xx_eth_private *mp;
2591         struct net_device *dev;
2592         struct resource *res;
2593         int err;
2594
2595         pd = pdev->dev.platform_data;
2596         if (pd == NULL) {
2597                 dev_printk(KERN_ERR, &pdev->dev,
2598                            "no mv643xx_eth_platform_data\n");
2599                 return -ENODEV;
2600         }
2601
2602         if (pd->shared == NULL) {
2603                 dev_printk(KERN_ERR, &pdev->dev,
2604                            "no mv643xx_eth_platform_data->shared\n");
2605                 return -ENODEV;
2606         }
2607
2608         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2609         if (!dev)
2610                 return -ENOMEM;
2611
2612         mp = netdev_priv(dev);
2613         platform_set_drvdata(pdev, mp);
2614
2615         mp->shared = platform_get_drvdata(pd->shared);
2616         mp->port_num = pd->port_number;
2617
2618         mp->dev = dev;
2619
2620         set_params(mp, pd);
2621         dev->real_num_tx_queues = mp->txq_count;
2622
2623         if (pd->phy_addr != MV643XX_ETH_PHY_NONE)
2624                 mp->phy = phy_scan(mp, pd->phy_addr);
2625
2626         if (mp->phy != NULL) {
2627                 phy_init(mp, pd->speed, pd->duplex);
2628                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2629         } else {
2630                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2631         }
2632
2633         init_pscr(mp, pd->speed, pd->duplex);
2634
2635
2636         mib_counters_clear(mp);
2637
2638         init_timer(&mp->mib_counters_timer);
2639         mp->mib_counters_timer.data = (unsigned long)mp;
2640         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2641         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2642         add_timer(&mp->mib_counters_timer);
2643
2644         spin_lock_init(&mp->mib_counters_lock);
2645
2646         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2647
2648         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2649
2650         init_timer(&mp->rx_oom);
2651         mp->rx_oom.data = (unsigned long)mp;
2652         mp->rx_oom.function = oom_timer_wrapper;
2653
2654
2655         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2656         BUG_ON(!res);
2657         dev->irq = res->start;
2658
2659         dev->get_stats = mv643xx_eth_get_stats;
2660         dev->hard_start_xmit = mv643xx_eth_xmit;
2661         dev->open = mv643xx_eth_open;
2662         dev->stop = mv643xx_eth_stop;
2663         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2664         dev->set_mac_address = mv643xx_eth_set_mac_address;
2665         dev->do_ioctl = mv643xx_eth_ioctl;
2666         dev->change_mtu = mv643xx_eth_change_mtu;
2667         dev->tx_timeout = mv643xx_eth_tx_timeout;
2668 #ifdef CONFIG_NET_POLL_CONTROLLER
2669         dev->poll_controller = mv643xx_eth_netpoll;
2670 #endif
2671         dev->watchdog_timeo = 2 * HZ;
2672         dev->base_addr = 0;
2673
2674         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2675         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2676
2677         SET_NETDEV_DEV(dev, &pdev->dev);
2678
2679         if (mp->shared->win_protect)
2680                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2681
2682         err = register_netdev(dev);
2683         if (err)
2684                 goto out;
2685
2686         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %pM\n",
2687                    mp->port_num, dev->dev_addr);
2688
2689         if (mp->tx_desc_sram_size > 0)
2690                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2691
2692         return 0;
2693
2694 out:
2695         free_netdev(dev);
2696
2697         return err;
2698 }
2699
2700 static int mv643xx_eth_remove(struct platform_device *pdev)
2701 {
2702         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2703
2704         unregister_netdev(mp->dev);
2705         if (mp->phy != NULL)
2706                 phy_detach(mp->phy);
2707         flush_scheduled_work();
2708         free_netdev(mp->dev);
2709
2710         platform_set_drvdata(pdev, NULL);
2711
2712         return 0;
2713 }
2714
2715 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2716 {
2717         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2718
2719         /* Mask all interrupts on ethernet port */
2720         wrl(mp, INT_MASK(mp->port_num), 0);
2721         rdl(mp, INT_MASK(mp->port_num));
2722
2723         if (netif_running(mp->dev))
2724                 port_reset(mp);
2725 }
2726
2727 static struct platform_driver mv643xx_eth_driver = {
2728         .probe          = mv643xx_eth_probe,
2729         .remove         = mv643xx_eth_remove,
2730         .shutdown       = mv643xx_eth_shutdown,
2731         .driver = {
2732                 .name   = MV643XX_ETH_NAME,
2733                 .owner  = THIS_MODULE,
2734         },
2735 };
2736
2737 static int __init mv643xx_eth_init_module(void)
2738 {
2739         int rc;
2740
2741         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2742         if (!rc) {
2743                 rc = platform_driver_register(&mv643xx_eth_driver);
2744                 if (rc)
2745                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2746         }
2747
2748         return rc;
2749 }
2750 module_init(mv643xx_eth_init_module);
2751
2752 static void __exit mv643xx_eth_cleanup_module(void)
2753 {
2754         platform_driver_unregister(&mv643xx_eth_driver);
2755         platform_driver_unregister(&mv643xx_eth_shared_driver);
2756 }
2757 module_exit(mv643xx_eth_cleanup_module);
2758
2759 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2760               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2761 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2762 MODULE_LICENSE("GPL");
2763 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2764 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);