drivers/net/wireless/iwlwifi/iwl-tx.c

   1 /******************************************************************************
   2  *
   3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
   4  *
   5  * Portions of this file are derived from the ipw3945 project, as well
   6  * as portions of the ieee80211 subsystem header files.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of version 2 of the GNU General Public License as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but WITHOUT
  13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  15  * more details.
  16  *
  17  * You should have received a copy of the GNU General Public License along with
  18  * this program; if not, write to the Free Software Foundation, Inc.,
  19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
  20  *
  21  * The full GNU General Public License is included in this distribution in the
  22  * file called LICENSE.
  23  *
  24  * Contact Information:
  25  *  Intel Linux Wireless <ilw@linux.intel.com>
  26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  27  *
  28  *****************************************************************************/
  29
  30 #include <linux/etherdevice.h>
  31 #include <net/mac80211.h>
  32 #include "iwl-eeprom.h"
  33 #include "iwl-dev.h"
  34 #include "iwl-core.h"
  35 #include "iwl-sta.h"
  36 #include "iwl-io.h"
  37 #include "iwl-helpers.h"
  38
  39 static const u16 default_tid_to_tx_fifo[] = {
  40         IWL_TX_FIFO_AC1,
  41         IWL_TX_FIFO_AC0,
  42         IWL_TX_FIFO_AC0,
  43         IWL_TX_FIFO_AC1,
  44         IWL_TX_FIFO_AC2,
  45         IWL_TX_FIFO_AC2,
  46         IWL_TX_FIFO_AC3,
  47         IWL_TX_FIFO_AC3,
  48         IWL_TX_FIFO_NONE,
  49         IWL_TX_FIFO_NONE,
  50         IWL_TX_FIFO_NONE,
  51         IWL_TX_FIFO_NONE,
  52         IWL_TX_FIFO_NONE,
  53         IWL_TX_FIFO_NONE,
  54         IWL_TX_FIFO_NONE,
  55         IWL_TX_FIFO_NONE,
  56         IWL_TX_FIFO_AC3
  57 };
  58
  59 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
  60                                     struct iwl_dma_ptr *ptr, size_t size)
  61 {
  62         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
  63         if (!ptr->addr)
  64                 return -ENOMEM;
  65         ptr->size = size;
  66         return 0;
  67 }
  68
  69 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
  70                                     struct iwl_dma_ptr *ptr)
  71 {
  72         if (unlikely(!ptr->addr))
  73                 return;
  74
  75         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
  76         memset(ptr, 0, sizeof(*ptr));
  77 }
  78
  79 /**
  80  * iwl_txq_update_write_ptr - Send new write index to hardware
  81  */
  82 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
  83 {
  84         u32 reg = 0;
  85         int ret = 0;
  86         int txq_id = txq->q.id;
  87
  88         if (txq->need_update == 0)
  89                 return ret;
  90
  91         /* if we're trying to save power */
  92         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
  93                 /* wake up nic if it's powered down ...
  94                  * uCode will wake up, and interrupt us again, so next
  95                  * time we'll skip this part. */
  96                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
  97
  98                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
  99                         IWL_DEBUG_INFO(priv, "Requesting wakeup, GP1 = 0x%x\n", reg);
 100                         iwl_set_bit(priv, CSR_GP_CNTRL,
 101                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
 102                         return ret;
 103                 }
 104
 105                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
 106                                      txq->q.write_ptr | (txq_id << 8));
 107
 108         /* else not in power-save mode, uCode will never sleep when we're
 109          * trying to tx (during RFKILL, we're not trying to tx). */
 110         } else
 111                 iwl_write32(priv, HBUS_TARG_WRPTR,
 112                             txq->q.write_ptr | (txq_id << 8));
 113
 114         txq->need_update = 0;
 115
 116         return ret;
 117 }
 118 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
 119
 120
 121 /**
 122  * iwl_tx_queue_free - Deallocate DMA queue.
 123  * @txq: Transmit queue to deallocate.
 124  *
 125  * Empty queue by removing and destroying all BD's.
 126  * Free all buffers.
 127  * 0-fill, but do not free "txq" descriptor structure.
 128  */
 129 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
 130 {
 131         struct iwl_tx_queue *txq = &priv->txq[txq_id];
 132         struct iwl_queue *q = &txq->q;
 133         struct pci_dev *dev = priv->pci_dev;
 134         int i, len;
 135
 136         if (q->n_bd == 0)
 137                 return;
 138
 139         /* first, empty all BD's */
 140         for (; q->write_ptr != q->read_ptr;
 141              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
 142                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
 143
 144         len = sizeof(struct iwl_device_cmd) * q->n_window;
 145
 146         /* De-alloc array of command/tx buffers */
 147         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
 148                 kfree(txq->cmd[i]);
 149
 150         /* De-alloc circular buffer of TFDs */
 151         if (txq->q.n_bd)
 152                 pci_free_consistent(dev, priv->hw_params.tfd_size *
 153                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
 154
 155         /* De-alloc array of per-TFD driver data */
 156         kfree(txq->txb);
 157         txq->txb = NULL;
 158
 159         /* deallocate arrays */
 160         kfree(txq->cmd);
 161         kfree(txq->meta);
 162         txq->cmd = NULL;
 163         txq->meta = NULL;
 164
 165         /* 0-fill queue descriptor structure */
 166         memset(txq, 0, sizeof(*txq));
 167 }
 168 EXPORT_SYMBOL(iwl_tx_queue_free);
 169
 170 /**
 171  * iwl_cmd_queue_free - Deallocate DMA queue.
 172  * @txq: Transmit queue to deallocate.
 173  *
 174  * Empty queue by removing and destroying all BD's.
 175  * Free all buffers.
 176  * 0-fill, but do not free "txq" descriptor structure.
 177  */
 178 void iwl_cmd_queue_free(struct iwl_priv *priv)
 179 {
 180         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
 181         struct iwl_queue *q = &txq->q;
 182         struct pci_dev *dev = priv->pci_dev;
 183         int i, len;
 184
 185         if (q->n_bd == 0)
 186                 return;
 187
 188         len = sizeof(struct iwl_device_cmd) * q->n_window;
 189         len += IWL_MAX_SCAN_SIZE;
 190
 191         /* De-alloc array of command/tx buffers */
 192         for (i = 0; i <= TFD_CMD_SLOTS; i++)
 193                 kfree(txq->cmd[i]);
 194
 195         /* De-alloc circular buffer of TFDs */
 196         if (txq->q.n_bd)
 197                 pci_free_consistent(dev, priv->hw_params.tfd_size *
 198                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
 199
 200         /* 0-fill queue descriptor structure */
 201         memset(txq, 0, sizeof(*txq));
 202 }
 203 EXPORT_SYMBOL(iwl_cmd_queue_free);
 204
 205 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
 206  * DMA services
 207  *
 208  * Theory of operation
 209  *
 210  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
 211  * of buffer descriptors, each of which points to one or more data buffers for
 212  * the device to read from or fill.  Driver and device exchange status of each
 213  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
 214  * entries in each circular buffer, to protect against confusing empty and full
 215  * queue states.
 216  *
 217  * The device reads or writes the data in the queues via the device's several
 218  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
 219  *
 220  * For Tx queue, there are low mark and high mark limits. If, after queuing
 221  * the packet for Tx, free space become < low mark, Tx queue stopped. When
 222  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
 223  * Tx queue resumed.
 224  *
 225  * See more detailed info in iwl-4965-hw.h.
 226  ***************************************************/
 227
 228 int iwl_queue_space(const struct iwl_queue *q)
 229 {
 230         int s = q->read_ptr - q->write_ptr;
 231
 232         if (q->read_ptr > q->write_ptr)
 233                 s -= q->n_bd;
 234
 235         if (s <= 0)
 236                 s += q->n_window;
 237         /* keep some reserve to not confuse empty and full situations */
 238         s -= 2;
 239         if (s < 0)
 240                 s = 0;
 241         return s;
 242 }
 243 EXPORT_SYMBOL(iwl_queue_space);
 244
 245
 246 /**
 247  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
 248  */
 249 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
 250                           int count, int slots_num, u32 id)
 251 {
 252         q->n_bd = count;
 253         q->n_window = slots_num;
 254         q->id = id;
 255
 256         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
 257          * and iwl_queue_dec_wrap are broken. */
 258         BUG_ON(!is_power_of_2(count));
 259
 260         /* slots_num must be power-of-two size, otherwise
 261          * get_cmd_index is broken. */
 262         BUG_ON(!is_power_of_2(slots_num));
 263
 264         q->low_mark = q->n_window / 4;
 265         if (q->low_mark < 4)
 266                 q->low_mark = 4;
 267
 268         q->high_mark = q->n_window / 8;
 269         if (q->high_mark < 2)
 270                 q->high_mark = 2;
 271
 272         q->write_ptr = q->read_ptr = 0;
 273
 274         return 0;
 275 }
 276
 277 /**
 278  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
 279  */
 280 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
 281                               struct iwl_tx_queue *txq, u32 id)
 282 {
 283         struct pci_dev *dev = priv->pci_dev;
 284         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
 285
 286         /* Driver private data, only for Tx (not command) queues,
 287          * not shared with device. */
 288         if (id != IWL_CMD_QUEUE_NUM) {
 289                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
 290                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
 291                 if (!txq->txb) {
 292                         IWL_ERR(priv, "kmalloc for auxiliary BD "
 293                                   "structures failed\n");
 294                         goto error;
 295                 }
 296         } else {
 297                 txq->txb = NULL;
 298         }
 299
 300         /* Circular buffer of transmit frame descriptors (TFDs),
 301          * shared with device */
 302         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
 303
 304         if (!txq->tfds) {
 305                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
 306                 goto error;
 307         }
 308         txq->q.id = id;
 309
 310         return 0;
 311
 312  error:
 313         kfree(txq->txb);
 314         txq->txb = NULL;
 315
 316         return -ENOMEM;
 317 }
 318
 319 /**
 320  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
 321  */
 322 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
 323                       int slots_num, u32 txq_id)
 324 {
 325         int i, len;
 326         int ret;
 327         int actual_slots = slots_num;
 328
 329         /*
 330          * Alloc buffer array for commands (Tx or other types of commands).
 331          * For the command queue (#4), allocate command space + one big
 332          * command for scan, since scan command is very huge; the system will
 333          * not have two scans at the same time, so only one is needed.
 334          * For normal Tx queues (all other queues), no super-size command
 335          * space is needed.
 336          */
 337         if (txq_id == IWL_CMD_QUEUE_NUM)
 338                 actual_slots++;
 339
 340         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
 341                             GFP_KERNEL);
 342         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
 343                            GFP_KERNEL);
 344
 345         if (!txq->meta || !txq->cmd)
 346                 goto out_free_arrays;
 347
 348         len = sizeof(struct iwl_device_cmd);
 349         for (i = 0; i < actual_slots; i++) {
 350                 /* only happens for cmd queue */
 351                 if (i == slots_num)
 352                         len += IWL_MAX_SCAN_SIZE;
 353
 354                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
 355                 if (!txq->cmd[i])
 356                         goto err;
 357         }
 358
 359         /* Alloc driver data array and TFD circular buffer */
 360         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
 361         if (ret)
 362                 goto err;
 363
 364         txq->need_update = 0;
 365
 366         /* aggregation TX queues will get their ID when aggregation begins */
 367         if (txq_id <= IWL_TX_FIFO_AC3)
 368                 txq->swq_id = txq_id;
 369
 370         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
 371          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
 372         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
 373
 374         /* Initialize queue's high/low-water marks, and head/tail indexes */
 375         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
 376
 377         /* Tell device where to find queue */
 378         priv->cfg->ops->lib->txq_init(priv, txq);
 379
 380         return 0;
 381 err:
 382         for (i = 0; i < actual_slots; i++)
 383                 kfree(txq->cmd[i]);
 384 out_free_arrays:
 385         kfree(txq->meta);
 386         kfree(txq->cmd);
 387
 388         return -ENOMEM;
 389 }
 390 EXPORT_SYMBOL(iwl_tx_queue_init);
 391
 392 /**
 393  * iwl_hw_txq_ctx_free - Free TXQ Context
 394  *
 395  * Destroy all TX DMA queues and structures
 396  */
 397 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
 398 {
 399         int txq_id;
 400
 401         /* Tx queues */
 402         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
 403                 if (txq_id == IWL_CMD_QUEUE_NUM)
 404                         iwl_cmd_queue_free(priv);
 405                 else
 406                         iwl_tx_queue_free(priv, txq_id);
 407
 408         iwl_free_dma_ptr(priv, &priv->kw);
 409
 410         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
 411 }
 412 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
 413
 414 /**
 415  * iwl_txq_ctx_reset - Reset TX queue context
 416  * Destroys all DMA structures and initialize them again
 417  *
 418  * @param priv
 419  * @return error code
 420  */
 421 int iwl_txq_ctx_reset(struct iwl_priv *priv)
 422 {
 423         int ret = 0;
 424         int txq_id, slots_num;
 425         unsigned long flags;
 426
 427         /* Free all tx/cmd queues and keep-warm buffer */
 428         iwl_hw_txq_ctx_free(priv);
 429
 430         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
 431                                 priv->hw_params.scd_bc_tbls_size);
 432         if (ret) {
 433                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
 434                 goto error_bc_tbls;
 435         }
 436         /* Alloc keep-warm buffer */
 437         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
 438         if (ret) {
 439                 IWL_ERR(priv, "Keep Warm allocation failed\n");
 440                 goto error_kw;
 441         }
 442         spin_lock_irqsave(&priv->lock, flags);
 443
 444         /* Turn off all Tx DMA fifos */
 445         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 446
 447         /* Tell NIC where to find the "keep warm" buffer */
 448         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 449
 450         spin_unlock_irqrestore(&priv->lock, flags);
 451
 452         /* Alloc and init all Tx queues, including the command queue (#4) */
 453         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 454                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
 455                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 456                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
 457                                        txq_id);
 458                 if (ret) {
 459                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
 460                         goto error;
 461                 }
 462         }
 463
 464         return ret;
 465
 466  error:
 467         iwl_hw_txq_ctx_free(priv);
 468         iwl_free_dma_ptr(priv, &priv->kw);
 469  error_kw:
 470         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
 471  error_bc_tbls:
 472         return ret;
 473 }
 474
 475 /**
 476  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
 477  */
 478 void iwl_txq_ctx_stop(struct iwl_priv *priv)
 479 {
 480         int ch;
 481         unsigned long flags;
 482
 483         /* Turn off all Tx DMA fifos */
 484         spin_lock_irqsave(&priv->lock, flags);
 485
 486         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 487
 488         /* Stop each Tx DMA channel, and wait for it to be idle */
 489         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
 490                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
 491                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
 492                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
 493                                     1000);
 494         }
 495         spin_unlock_irqrestore(&priv->lock, flags);
 496
 497         /* Deallocate memory for all Tx queues */
 498         iwl_hw_txq_ctx_free(priv);
 499 }
 500 EXPORT_SYMBOL(iwl_txq_ctx_stop);
 501
 502 /*
 503  * handle build REPLY_TX command notification.
 504  */
 505 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
 506                                   struct iwl_tx_cmd *tx_cmd,
 507                                   struct ieee80211_tx_info *info,
 508                                   struct ieee80211_hdr *hdr,
 509                                   u8 std_id)
 510 {
 511         __le16 fc = hdr->frame_control;
 512         __le32 tx_flags = tx_cmd->tx_flags;
 513
 514         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
 515         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
 516                 tx_flags |= TX_CMD_FLG_ACK_MSK;
 517                 if (ieee80211_is_mgmt(fc))
 518                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 519                 if (ieee80211_is_probe_resp(fc) &&
 520                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
 521                         tx_flags |= TX_CMD_FLG_TSF_MSK;
 522         } else {
 523                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
 524                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 525         }
 526
 527         if (ieee80211_is_back_req(fc))
 528                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
 529
 530
 531         tx_cmd->sta_id = std_id;
 532         if (ieee80211_has_morefrags(fc))
 533                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
 534
 535         if (ieee80211_is_data_qos(fc)) {
 536                 u8 *qc = ieee80211_get_qos_ctl(hdr);
 537                 tx_cmd->tid_tspec = qc[0] & 0xf;
 538                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
 539         } else {
 540                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 541         }
 542
 543         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
 544
 545         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
 546                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
 547
 548         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
 549         if (ieee80211_is_mgmt(fc)) {
 550                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
 551                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
 552                 else
 553                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
 554         } else {
 555                 tx_cmd->timeout.pm_frame_timeout = 0;
 556         }
 557
 558         tx_cmd->driver_txop = 0;
 559         tx_cmd->tx_flags = tx_flags;
 560         tx_cmd->next_frame_len = 0;
 561 }
 562
 563 #define RTS_HCCA_RETRY_LIMIT            3
 564 #define RTS_DFAULT_RETRY_LIMIT          60
 565
 566 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
 567                               struct iwl_tx_cmd *tx_cmd,
 568                               struct ieee80211_tx_info *info,
 569                               __le16 fc, int is_hcca)
 570 {
 571         u32 rate_flags;
 572         int rate_idx;
 573         u8 rts_retry_limit;
 574         u8 data_retry_limit;
 575         u8 rate_plcp;
 576
 577         /* Set retry limit on DATA packets and Probe Responses*/
 578         if (priv->data_retry_limit != -1)
 579                 data_retry_limit = priv->data_retry_limit;
 580         else if (ieee80211_is_probe_resp(fc))
 581                 data_retry_limit = 3;
 582         else
 583                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
 584         tx_cmd->data_retry_limit = data_retry_limit;
 585
 586         /* Set retry limit on RTS packets */
 587         rts_retry_limit = (is_hcca) ?  RTS_HCCA_RETRY_LIMIT :
 588                 RTS_DFAULT_RETRY_LIMIT;
 589         if (data_retry_limit < rts_retry_limit)
 590                 rts_retry_limit = data_retry_limit;
 591         tx_cmd->rts_retry_limit = rts_retry_limit;
 592
 593         /* DATA packets will use the uCode station table for rate/antenna
 594          * selection */
 595         if (ieee80211_is_data(fc)) {
 596                 tx_cmd->initial_rate_index = 0;
 597                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
 598                 return;
 599         }
 600
 601         /**
 602          * If the current TX rate stored in mac80211 has the MCS bit set, it's
 603          * not really a TX rate.  Thus, we use the lowest supported rate for
 604          * this band.  Also use the lowest supported rate if the stored rate
 605          * index is invalid.
 606          */
 607         rate_idx = info->control.rates[0].idx;
 608         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
 609                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
 610                 rate_idx = rate_lowest_index(&priv->bands[info->band],
 611                                 info->control.sta);
 612         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
 613         if (info->band == IEEE80211_BAND_5GHZ)
 614                 rate_idx += IWL_FIRST_OFDM_RATE;
 615         /* Get PLCP rate for tx_cmd->rate_n_flags */
 616         rate_plcp = iwl_rates[rate_idx].plcp;
 617         /* Zero out flags for this packet */
 618         rate_flags = 0;
 619
 620         /* Set CCK flag as needed */
 621         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
 622                 rate_flags |= RATE_MCS_CCK_MSK;
 623
 624         /* Set up RTS and CTS flags for certain packets */
 625         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
 626         case cpu_to_le16(IEEE80211_STYPE_AUTH):
 627         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
 628         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
 629         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
 630                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
 631                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
 632                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
 633                 }
 634                 break;
 635         default:
 636                 break;
 637         }
 638
 639         /* Set up antennas */
 640         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
 641         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
 642
 643         /* Set the rate in the TX cmd */
 644         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
 645 }
 646
 647 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
 648                                       struct ieee80211_tx_info *info,
 649                                       struct iwl_tx_cmd *tx_cmd,
 650                                       struct sk_buff *skb_frag,
 651                                       int sta_id)
 652 {
 653         struct ieee80211_key_conf *keyconf = info->control.hw_key;
 654
 655         switch (keyconf->alg) {
 656         case ALG_CCMP:
 657                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
 658                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
 659                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 660                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
 661                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
 662                 break;
 663
 664         case ALG_TKIP:
 665                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
 666                 ieee80211_get_tkip_key(keyconf, skb_frag,
 667                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
 668                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
 669                 break;
 670
 671         case ALG_WEP:
 672                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
 673                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
 674
 675                 if (keyconf->keylen == WEP_KEY_LEN_128)
 676                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
 677
 678                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
 679
 680                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
 681                              "with key %d\n", keyconf->keyidx);
 682                 break;
 683
 684         default:
 685                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
 686                 break;
 687         }
 688 }
 689
 690 /*
 691  * start REPLY_TX command process
 692  */
 693 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
 694 {
 695         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
 696         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 697         struct iwl_tx_queue *txq;
 698         struct iwl_queue *q;
 699         struct iwl_device_cmd *out_cmd;
 700         struct iwl_cmd_meta *out_meta;
 701         struct iwl_tx_cmd *tx_cmd;
 702         int swq_id, txq_id;
 703         dma_addr_t phys_addr;
 704         dma_addr_t txcmd_phys;
 705         dma_addr_t scratch_phys;
 706         u16 len, len_org;
 707         u16 seq_number = 0;
 708         __le16 fc;
 709         u8 hdr_len;
 710         u8 sta_id;
 711         u8 wait_write_ptr = 0;
 712         u8 tid = 0;
 713         u8 *qc = NULL;
 714         unsigned long flags;
 715         int ret;
 716
 717         spin_lock_irqsave(&priv->lock, flags);
 718         if (iwl_is_rfkill(priv)) {
 719                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
 720                 goto drop_unlock;
 721         }
 722
 723         fc = hdr->frame_control;
 724
 725 #ifdef CONFIG_IWLWIFI_DEBUG
 726         if (ieee80211_is_auth(fc))
 727                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
 728         else if (ieee80211_is_assoc_req(fc))
 729                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
 730         else if (ieee80211_is_reassoc_req(fc))
 731                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
 732 #endif
 733
 734         /* drop all non-injected data frame if we are not associated */
 735         if (ieee80211_is_data(fc) &&
 736             !(info->flags & IEEE80211_TX_CTL_INJECTED) &&
 737             (!iwl_is_associated(priv) ||
 738              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
 739              !priv->assoc_station_added)) {
 740                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
 741                 goto drop_unlock;
 742         }
 743
 744         hdr_len = ieee80211_hdrlen(fc);
 745
 746         /* Find (or create) index into station table for destination station */
 747         if (info->flags & IEEE80211_TX_CTL_INJECTED)
 748                 sta_id = priv->hw_params.bcast_sta_id;
 749         else
 750                 sta_id = iwl_get_sta_id(priv, hdr);
 751         if (sta_id == IWL_INVALID_STATION) {
 752                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
 753                                hdr->addr1);
 754                 goto drop_unlock;
 755         }
 756
 757         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
 758
 759         txq_id = skb_get_queue_mapping(skb);
 760         if (ieee80211_is_data_qos(fc)) {
 761                 qc = ieee80211_get_qos_ctl(hdr);
 762                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
 763                 if (unlikely(tid >= MAX_TID_COUNT))
 764                         goto drop_unlock;
 765                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
 766                 seq_number &= IEEE80211_SCTL_SEQ;
 767                 hdr->seq_ctrl = hdr->seq_ctrl &
 768                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
 769                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
 770                 seq_number += 0x10;
 771                 /* aggregation is on for this <sta,tid> */
 772                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 773                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
 774         }
 775
 776         txq = &priv->txq[txq_id];
 777         swq_id = txq->swq_id;
 778         q = &txq->q;
 779
 780         if (unlikely(iwl_queue_space(q) < q->high_mark))
 781                 goto drop_unlock;
 782
 783         if (ieee80211_is_data_qos(fc))
 784                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
 785
 786         /* Set up driver data for this TFD */
 787         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
 788         txq->txb[q->write_ptr].skb[0] = skb;
 789
 790         /* Set up first empty entry in queue's array of Tx/cmd buffers */
 791         out_cmd = txq->cmd[q->write_ptr];
 792         out_meta = &txq->meta[q->write_ptr];
 793         tx_cmd = &out_cmd->cmd.tx;
 794         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
 795         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
 796
 797         /*
 798          * Set up the Tx-command (not MAC!) header.
 799          * Store the chosen Tx queue and TFD index within the sequence field;
 800          * after Tx, uCode's Tx response will return this value so driver can
 801          * locate the frame within the tx queue and do post-tx processing.
 802          */
 803         out_cmd->hdr.cmd = REPLY_TX;
 804         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
 805                                 INDEX_TO_SEQ(q->write_ptr)));
 806
 807         /* Copy MAC header from skb into command buffer */
 808         memcpy(tx_cmd->hdr, hdr, hdr_len);
 809
 810
 811         /* Total # bytes to be transmitted */
 812         len = (u16)skb->len;
 813         tx_cmd->len = cpu_to_le16(len);
 814
 815         if (info->control.hw_key)
 816                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
 817
 818         /* TODO need this for burst mode later on */
 819         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
 820         iwl_dbg_log_tx_data_frame(priv, len, hdr);
 821
 822         /* set is_hcca to 0; it probably will never be implemented */
 823         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, 0);
 824
 825         iwl_update_stats(priv, true, fc, len);
 826         /*
 827          * Use the first empty entry in this queue's command buffer array
 828          * to contain the Tx command and MAC header concatenated together
 829          * (payload data will be in another buffer).
 830          * Size of this varies, due to varying MAC header length.
 831          * If end is not dword aligned, we'll have 2 extra bytes at the end
 832          * of the MAC header (device reads on dword boundaries).
 833          * We'll tell device about this padding later.
 834          */
 835         len = sizeof(struct iwl_tx_cmd) +
 836                 sizeof(struct iwl_cmd_header) + hdr_len;
 837
 838         len_org = len;
 839         len = (len + 3) & ~3;
 840
 841         if (len_org != len)
 842                 len_org = 1;
 843         else
 844                 len_org = 0;
 845
 846         /* Tell NIC about any 2-byte padding after MAC header */
 847         if (len_org)
 848                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
 849
 850         /* Physical address of this Tx command's header (not MAC header!),
 851          * within command buffer array. */
 852         txcmd_phys = pci_map_single(priv->pci_dev,
 853                                     &out_cmd->hdr, len,
 854                                     PCI_DMA_BIDIRECTIONAL);
 855         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
 856         pci_unmap_len_set(out_meta, len, len);
 857         /* Add buffer containing Tx command and MAC(!) header to TFD's
 858          * first entry */
 859         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 860                                                    txcmd_phys, len, 1, 0);
 861
 862         if (!ieee80211_has_morefrags(hdr->frame_control)) {
 863                 txq->need_update = 1;
 864                 if (qc)
 865                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
 866         } else {
 867                 wait_write_ptr = 1;
 868                 txq->need_update = 0;
 869         }
 870
 871         /* Set up TFD's 2nd entry to point directly to remainder of skb,
 872          * if any (802.11 null frames have no payload). */
 873         len = skb->len - hdr_len;
 874         if (len) {
 875                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
 876                                            len, PCI_DMA_TODEVICE);
 877                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 878                                                            phys_addr, len,
 879                                                            0, 0);
 880         }
 881
 882         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
 883                                 offsetof(struct iwl_tx_cmd, scratch);
 884
 885         len = sizeof(struct iwl_tx_cmd) +
 886                 sizeof(struct iwl_cmd_header) + hdr_len;
 887         /* take back ownership of DMA buffer to enable update */
 888         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
 889                                     len, PCI_DMA_BIDIRECTIONAL);
 890         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
 891         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
 892
 893         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
 894                      le16_to_cpu(out_cmd->hdr.sequence));
 895         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
 896         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
 897         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
 898
 899         /* Set up entry for this TFD in Tx byte-count array */
 900         if (info->flags & IEEE80211_TX_CTL_AMPDU)
 901                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
 902                                                      le16_to_cpu(tx_cmd->len));
 903
 904         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
 905                                        len, PCI_DMA_BIDIRECTIONAL);
 906
 907         /* Tell device the write index *just past* this latest filled TFD */
 908         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
 909         ret = iwl_txq_update_write_ptr(priv, txq);
 910         spin_unlock_irqrestore(&priv->lock, flags);
 911
 912         if (ret)
 913                 return ret;
 914
 915         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
 916                 if (wait_write_ptr) {
 917                         spin_lock_irqsave(&priv->lock, flags);
 918                         txq->need_update = 1;
 919                         iwl_txq_update_write_ptr(priv, txq);
 920                         spin_unlock_irqrestore(&priv->lock, flags);
 921                 } else {
 922                         iwl_stop_queue(priv, txq->swq_id);
 923                 }
 924         }
 925
 926         return 0;
 927
 928 drop_unlock:
 929         spin_unlock_irqrestore(&priv->lock, flags);
 930         return -1;
 931 }
 932 EXPORT_SYMBOL(iwl_tx_skb);
 933
 934 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
 935
 936 /**
 937  * iwl_enqueue_hcmd - enqueue a uCode command
 938  * @priv: device private data point
 939  * @cmd: a point to the ucode command structure
 940  *
 941  * The function returns < 0 values to indicate the operation is
 942  * failed. On success, it turns the index (> 0) of command in the
 943  * command queue.
 944  */
 945 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
 946 {
 947         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
 948         struct iwl_queue *q = &txq->q;
 949         struct iwl_device_cmd *out_cmd;
 950         struct iwl_cmd_meta *out_meta;
 951         dma_addr_t phys_addr;
 952         unsigned long flags;
 953         int len, ret;
 954         u32 idx;
 955         u16 fix_size;
 956
 957         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
 958         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
 959
 960         /* If any of the command structures end up being larger than
 961          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
 962          * we will need to increase the size of the TFD entries */
 963         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
 964                !(cmd->flags & CMD_SIZE_HUGE));
 965
 966         if (iwl_is_rfkill(priv)) {
 967                 IWL_DEBUG_INFO(priv, "Not sending command - RF KILL\n");
 968                 return -EIO;
 969         }
 970
 971         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
 972                 IWL_ERR(priv, "No space for Tx\n");
 973                 return -ENOSPC;
 974         }
 975
 976         spin_lock_irqsave(&priv->hcmd_lock, flags);
 977
 978         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
 979         out_cmd = txq->cmd[idx];
 980         out_meta = &txq->meta[idx];
 981
 982         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
 983         out_meta->flags = cmd->flags;
 984         if (cmd->flags & CMD_WANT_SKB)
 985                 out_meta->source = cmd;
 986         if (cmd->flags & CMD_ASYNC)
 987                 out_meta->callback = cmd->callback;
 988
 989         out_cmd->hdr.cmd = cmd->id;
 990         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
 991
 992         /* At this point, the out_cmd now has all of the incoming cmd
 993          * information */
 994
 995         out_cmd->hdr.flags = 0;
 996         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
 997                         INDEX_TO_SEQ(q->write_ptr));
 998         if (cmd->flags & CMD_SIZE_HUGE)
 999                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1000         len = sizeof(struct iwl_device_cmd);
1001         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
1002
1003
1004 #ifdef CONFIG_IWLWIFI_DEBUG
1005         switch (out_cmd->hdr.cmd) {
1006         case REPLY_TX_LINK_QUALITY_CMD:
1007         case SENSITIVITY_CMD:
1008                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1009                                 "%d bytes at %d[%d]:%d\n",
1010                                 get_cmd_string(out_cmd->hdr.cmd),
1011                                 out_cmd->hdr.cmd,
1012                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1013                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1014                                 break;
1015         default:
1016                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1017                                 "%d bytes at %d[%d]:%d\n",
1018                                 get_cmd_string(out_cmd->hdr.cmd),
1019                                 out_cmd->hdr.cmd,
1020                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1021                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1022         }
1023 #endif
1024         txq->need_update = 1;
1025
1026         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1027                 /* Set up entry in queue's byte count circular buffer */
1028                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1029
1030         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1031                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1032         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1033         pci_unmap_len_set(out_meta, len, fix_size);
1034
1035         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1036                                                    phys_addr, fix_size, 1,
1037                                                    U32_PAD(cmd->len));
1038
1039         /* Increment and update queue's write index */
1040         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1041         ret = iwl_txq_update_write_ptr(priv, txq);
1042
1043         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1044         return ret ? ret : idx;
1045 }
1046
1047 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1048 {
1049         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1050         struct iwl_queue *q = &txq->q;
1051         struct iwl_tx_info *tx_info;
1052         int nfreed = 0;
1053
1054         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1055                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1056                           "is out of range [0-%d] %d %d.\n", txq_id,
1057                           index, q->n_bd, q->write_ptr, q->read_ptr);
1058                 return 0;
1059         }
1060
1061         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1062              q->read_ptr != index;
1063              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1064
1065                 tx_info = &txq->txb[txq->q.read_ptr];
1066                 ieee80211_tx_status_irqsafe(priv->hw, tx_info->skb[0]);
1067                 tx_info->skb[0] = NULL;
1068
1069                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1070                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1071
1072                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1073                 nfreed++;
1074         }
1075         return nfreed;
1076 }
1077 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1078
1079
1080 /**
1081  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1082  *
1083  * When FW advances 'R' index, all entries between old and new 'R' index
1084  * need to be reclaimed. As result, some free space forms.  If there is
1085  * enough free space (> low mark), wake the stack that feeds us.
1086  */
1087 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1088                                    int idx, int cmd_idx)
1089 {
1090         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1091         struct iwl_queue *q = &txq->q;
1092         int nfreed = 0;
1093
1094         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1095                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1096                           "is out of range [0-%d] %d %d.\n", txq_id,
1097                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1098                 return;
1099         }
1100
1101         pci_unmap_single(priv->pci_dev,
1102                 pci_unmap_addr(&txq->meta[cmd_idx], mapping),
1103                 pci_unmap_len(&txq->meta[cmd_idx], len),
1104                 PCI_DMA_BIDIRECTIONAL);
1105
1106         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1107              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1108
1109                 if (nfreed++ > 0) {
1110                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1111                                         q->write_ptr, q->read_ptr);
1112                         queue_work(priv->workqueue, &priv->restart);
1113                 }
1114
1115         }
1116 }
1117
1118 /**
1119  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1120  * @rxb: Rx buffer to reclaim
1121  *
1122  * If an Rx buffer has an async callback associated with it the callback
1123  * will be executed.  The attached skb (if present) will only be freed
1124  * if the callback returns 1
1125  */
1126 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1127 {
1128         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1129         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1130         int txq_id = SEQ_TO_QUEUE(sequence);
1131         int index = SEQ_TO_INDEX(sequence);
1132         int cmd_index;
1133         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1134         struct iwl_device_cmd *cmd;
1135         struct iwl_cmd_meta *meta;
1136
1137         /* If a Tx command is being handled and it isn't in the actual
1138          * command queue then there a command routing bug has been introduced
1139          * in the queue management code. */
1140         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1141                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1142                   txq_id, sequence,
1143                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1144                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1145                 iwl_print_hex_error(priv, pkt, 32);
1146                 return;
1147         }
1148
1149         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1150         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1151         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1152
1153         /* Input error checking is done when commands are added to queue. */
1154         if (meta->flags & CMD_WANT_SKB) {
1155                 meta->source->reply_skb = rxb->skb;
1156                 rxb->skb = NULL;
1157         } else if (meta->callback)
1158                 meta->callback(priv, cmd, rxb->skb);
1159
1160         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1161
1162         if (!(meta->flags & CMD_ASYNC)) {
1163                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1164                 wake_up_interruptible(&priv->wait_command_queue);
1165         }
1166 }
1167 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1168
1169 /*
1170  * Find first available (lowest unused) Tx Queue, mark it "active".
1171  * Called only when finding queue for aggregation.
1172  * Should never return anything < 7, because they should already
1173  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1174  */
1175 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1176 {
1177         int txq_id;
1178
1179         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1180                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1181                         return txq_id;
1182         return -1;
1183 }
1184
1185 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1186 {
1187         int sta_id;
1188         int tx_fifo;
1189         int txq_id;
1190         int ret;
1191         unsigned long flags;
1192         struct iwl_tid_data *tid_data;
1193
1194         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1195                 tx_fifo = default_tid_to_tx_fifo[tid];
1196         else
1197                 return -EINVAL;
1198
1199         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1200                         __func__, ra, tid);
1201
1202         sta_id = iwl_find_station(priv, ra);
1203         if (sta_id == IWL_INVALID_STATION) {
1204                 IWL_ERR(priv, "Start AGG on invalid station\n");
1205                 return -ENXIO;
1206         }
1207         if (unlikely(tid >= MAX_TID_COUNT))
1208                 return -EINVAL;
1209
1210         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1211                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1212                 return -ENXIO;
1213         }
1214
1215         txq_id = iwl_txq_ctx_activate_free(priv);
1216         if (txq_id == -1) {
1217                 IWL_ERR(priv, "No free aggregation queue available\n");
1218                 return -ENXIO;
1219         }
1220
1221         spin_lock_irqsave(&priv->sta_lock, flags);
1222         tid_data = &priv->stations[sta_id].tid[tid];
1223         *ssn = SEQ_TO_SN(tid_data->seq_number);
1224         tid_data->agg.txq_id = txq_id;
1225         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1226         spin_unlock_irqrestore(&priv->sta_lock, flags);
1227
1228         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1229                                                   sta_id, tid, *ssn);
1230         if (ret)
1231                 return ret;
1232
1233         if (tid_data->tfds_in_queue == 0) {
1234                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1235                 tid_data->agg.state = IWL_AGG_ON;
1236                 ieee80211_start_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1237         } else {
1238                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1239                              tid_data->tfds_in_queue);
1240                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1241         }
1242         return ret;
1243 }
1244 EXPORT_SYMBOL(iwl_tx_agg_start);
1245
1246 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1247 {
1248         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1249         struct iwl_tid_data *tid_data;
1250         int ret, write_ptr, read_ptr;
1251         unsigned long flags;
1252
1253         if (!ra) {
1254                 IWL_ERR(priv, "ra = NULL\n");
1255                 return -EINVAL;
1256         }
1257
1258         if (unlikely(tid >= MAX_TID_COUNT))
1259                 return -EINVAL;
1260
1261         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1262                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1263         else
1264                 return -EINVAL;
1265
1266         sta_id = iwl_find_station(priv, ra);
1267
1268         if (sta_id == IWL_INVALID_STATION) {
1269                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1270                 return -ENXIO;
1271         }
1272
1273         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1274                 IWL_WARN(priv, "Stopping AGG while state not IWL_AGG_ON\n");
1275
1276         tid_data = &priv->stations[sta_id].tid[tid];
1277         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1278         txq_id = tid_data->agg.txq_id;
1279         write_ptr = priv->txq[txq_id].q.write_ptr;
1280         read_ptr = priv->txq[txq_id].q.read_ptr;
1281
1282         /* The queue is not empty */
1283         if (write_ptr != read_ptr) {
1284                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1285                 priv->stations[sta_id].tid[tid].agg.state =
1286                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1287                 return 0;
1288         }
1289
1290         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1291         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1292
1293         spin_lock_irqsave(&priv->lock, flags);
1294         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1295                                                    tx_fifo_id);
1296         spin_unlock_irqrestore(&priv->lock, flags);
1297
1298         if (ret)
1299                 return ret;
1300
1301         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1302
1303         return 0;
1304 }
1305 EXPORT_SYMBOL(iwl_tx_agg_stop);
1306
1307 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1308 {
1309         struct iwl_queue *q = &priv->txq[txq_id].q;
1310         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1311         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1312
1313         switch (priv->stations[sta_id].tid[tid].agg.state) {
1314         case IWL_EMPTYING_HW_QUEUE_DELBA:
1315                 /* We are reclaiming the last packet of the */
1316                 /* aggregated HW queue */
1317                 if ((txq_id  == tid_data->agg.txq_id) &&
1318                     (q->read_ptr == q->write_ptr)) {
1319                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1320                         int tx_fifo = default_tid_to_tx_fifo[tid];
1321                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1322                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1323                                                              ssn, tx_fifo);
1324                         tid_data->agg.state = IWL_AGG_OFF;
1325                         ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1326                 }
1327                 break;
1328         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1329                 /* We are reclaiming the last packet of the queue */
1330                 if (tid_data->tfds_in_queue == 0) {
1331                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1332                         tid_data->agg.state = IWL_AGG_ON;
1333                         ieee80211_start_tx_ba_cb_irqsafe(priv->hw, addr, tid);
1334                 }
1335                 break;
1336         }
1337         return 0;
1338 }
1339 EXPORT_SYMBOL(iwl_txq_check_empty);
1340
1341 /**
1342  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1343  *
1344  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1345  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1346  */
1347 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1348                                  struct iwl_ht_agg *agg,
1349                                  struct iwl_compressed_ba_resp *ba_resp)
1350
1351 {
1352         int i, sh, ack;
1353         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1354         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1355         u64 bitmap;
1356         int successes = 0;
1357         struct ieee80211_tx_info *info;
1358
1359         if (unlikely(!agg->wait_for_ba))  {
1360                 IWL_ERR(priv, "Received BA when not expected\n");
1361                 return -EINVAL;
1362         }
1363
1364         /* Mark that the expected block-ack response arrived */
1365         agg->wait_for_ba = 0;
1366         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1367
1368         /* Calculate shift to align block-ack bits with our Tx window bits */
1369         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1370         if (sh < 0) /* tbw something is wrong with indices */
1371                 sh += 0x100;
1372
1373         /* don't use 64-bit values for now */
1374         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1375
1376         if (agg->frame_count > (64 - sh)) {
1377                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1378                 return -1;
1379         }
1380
1381         /* check for success or failure according to the
1382          * transmitted bitmap and block-ack bitmap */
1383         bitmap &= agg->bitmap;
1384
1385         /* For each frame attempted in aggregation,
1386          * update driver's record of tx frame's status. */
1387         for (i = 0; i < agg->frame_count ; i++) {
1388                 ack = bitmap & (1ULL << i);
1389                 successes += !!ack;
1390                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1391                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1392                         agg->start_idx + i);
1393         }
1394
1395         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1396         memset(&info->status, 0, sizeof(info->status));
1397         info->flags = IEEE80211_TX_STAT_ACK;
1398         info->flags |= IEEE80211_TX_STAT_AMPDU;
1399         info->status.ampdu_ack_map = successes;
1400         info->status.ampdu_ack_len = agg->frame_count;
1401         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1402
1403         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1404
1405         return 0;
1406 }
1407
1408 /**
1409  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1410  *
1411  * Handles block-acknowledge notification from device, which reports success
1412  * of frames sent via aggregation.
1413  */
1414 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1415                                            struct iwl_rx_mem_buffer *rxb)
1416 {
1417         struct iwl_rx_packet *pkt = (struct iwl_rx_packet *)rxb->skb->data;
1418         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1419         struct iwl_tx_queue *txq = NULL;
1420         struct iwl_ht_agg *agg;
1421         int index;
1422         int sta_id;
1423         int tid;
1424
1425         /* "flow" corresponds to Tx queue */
1426         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1427
1428         /* "ssn" is start of block-ack Tx window, corresponds to index
1429          * (in Tx queue's circular buffer) of first TFD/frame in window */
1430         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1431
1432         if (scd_flow >= priv->hw_params.max_txq_num) {
1433                 IWL_ERR(priv,
1434                         "BUG_ON scd_flow is bigger than number of queues\n");
1435                 return;
1436         }
1437
1438         txq = &priv->txq[scd_flow];
1439         sta_id = ba_resp->sta_id;
1440         tid = ba_resp->tid;
1441         agg = &priv->stations[sta_id].tid[tid].agg;
1442
1443         /* Find index just before block-ack window */
1444         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1445
1446         /* TODO: Need to get this copy more safely - now good for debug */
1447
1448         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1449                            "sta_id = %d\n",
1450                            agg->wait_for_ba,
1451                            (u8 *) &ba_resp->sta_addr_lo32,
1452                            ba_resp->sta_id);
1453         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1454                            "%d, scd_ssn = %d\n",
1455                            ba_resp->tid,
1456                            ba_resp->seq_ctl,
1457                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1458                            ba_resp->scd_flow,
1459                            ba_resp->scd_ssn);
1460         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1461                            agg->start_idx,
1462                            (unsigned long long)agg->bitmap);
1463
1464         /* Update driver's record of ACK vs. not for each frame in window */
1465         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1466
1467         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1468          * block-ack window (we assume that they've been successfully
1469          * transmitted ... if not, it's too late anyway). */
1470         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1471                 /* calculate mac80211 ampdu sw queue to wake */
1472                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1473                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1474
1475                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1476                     priv->mac80211_registered &&
1477                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1478                         iwl_wake_queue(priv, txq->swq_id);
1479
1480                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1481         }
1482 }
1483 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1484
1485 #ifdef CONFIG_IWLWIFI_DEBUG
1486 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1487
1488 const char *iwl_get_tx_fail_reason(u32 status)
1489 {
1490         switch (status & TX_STATUS_MSK) {
1491         case TX_STATUS_SUCCESS:
1492                 return "SUCCESS";
1493                 TX_STATUS_ENTRY(SHORT_LIMIT);
1494                 TX_STATUS_ENTRY(LONG_LIMIT);
1495                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1496                 TX_STATUS_ENTRY(MGMNT_ABORT);
1497                 TX_STATUS_ENTRY(NEXT_FRAG);
1498                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1499                 TX_STATUS_ENTRY(DEST_PS);
1500                 TX_STATUS_ENTRY(ABORTED);
1501                 TX_STATUS_ENTRY(BT_RETRY);
1502                 TX_STATUS_ENTRY(STA_INVALID);
1503                 TX_STATUS_ENTRY(FRAG_DROPPED);
1504                 TX_STATUS_ENTRY(TID_DISABLE);
1505                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1506                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1507                 TX_STATUS_ENTRY(TX_LOCKED);
1508                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1509         }
1510
1511         return "UNKNOWN";
1512 }
1513 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1514 #endif /* CONFIG_IWLWIFI_DEBUG */