drivers/video/omap2/dss/sdi.c

   1 /*
   2  * linux/drivers/video/omap2/dss/sdi.c
   3  *
   4  * Copyright (C) 2009 Nokia Corporation
   5  * Author: Tomi Valkeinen <tomi.valkeinen@nokia.com>
   6  *
   7  * This program is free software; you can redistribute it and/or modify it
   8  * under the terms of the GNU General Public License version 2 as published by
   9  * the Free Software Foundation.
  10  *
  11  * This program is distributed in the hope that it will be useful, but WITHOUT
  12  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  13  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  14  * more details.
  15  *
  16  * You should have received a copy of the GNU General Public License along with
  17  * this program.  If not, see <http://www.gnu.org/licenses/>.
  18  */
  19
  20 #define DSS_SUBSYS_NAME "SDI"
  21
  22 #include <linux/kernel.h>
  23 #include <linux/delay.h>
  24 #include <linux/err.h>
  25 #include <linux/regulator/consumer.h>
  26 #include <linux/export.h>
  27 #include <linux/platform_device.h>
  28 #include <linux/string.h>
  29
  30 #include <video/omapdss.h>
  31 #include "dss.h"
  32
  33 static struct {
  34         struct platform_device *pdev;
  35
  36         bool update_enabled;
  37         struct regulator *vdds_sdi_reg;
  38
  39         struct dss_lcd_mgr_config mgr_config;
  40         struct omap_video_timings timings;
  41         int datapairs;
  42
  43         struct omap_dss_device output;
  44 } sdi;
  45
  46 struct sdi_clk_calc_ctx {
  47         unsigned long pck_min, pck_max;
  48
  49         unsigned long fck;
  50         struct dispc_clock_info dispc_cinfo;
  51 };
  52
  53 static bool dpi_calc_dispc_cb(int lckd, int pckd, unsigned long lck,
  54                 unsigned long pck, void *data)
  55 {
  56         struct sdi_clk_calc_ctx *ctx = data;
  57
  58         ctx->dispc_cinfo.lck_div = lckd;
  59         ctx->dispc_cinfo.pck_div = pckd;
  60         ctx->dispc_cinfo.lck = lck;
  61         ctx->dispc_cinfo.pck = pck;
  62
  63         return true;
  64 }
  65
  66 static bool dpi_calc_dss_cb(unsigned long fck, void *data)
  67 {
  68         struct sdi_clk_calc_ctx *ctx = data;
  69
  70         ctx->fck = fck;
  71
  72         return dispc_div_calc(fck, ctx->pck_min, ctx->pck_max,
  73                         dpi_calc_dispc_cb, ctx);
  74 }
  75
  76 static int sdi_calc_clock_div(unsigned long pclk,
  77                 unsigned long *fck,
  78                 struct dispc_clock_info *dispc_cinfo)
  79 {
  80         int i;
  81         struct sdi_clk_calc_ctx ctx;
  82
  83         /*
  84          * DSS fclk gives us very few possibilities, so finding a good pixel
  85          * clock may not be possible. We try multiple times to find the clock,
  86          * each time widening the pixel clock range we look for, up to
  87          * +/- 1MHz.
  88          */
  89
  90         for (i = 0; i < 10; ++i) {
  91                 bool ok;
  92
  93                 memset(&ctx, 0, sizeof(ctx));
  94                 if (pclk > 1000 * i * i * i)
  95                         ctx.pck_min = max(pclk - 1000 * i * i * i, 0lu);
  96                 else
  97                         ctx.pck_min = 0;
  98                 ctx.pck_max = pclk + 1000 * i * i * i;
  99
 100                 ok = dss_div_calc(pclk, ctx.pck_min, dpi_calc_dss_cb, &ctx);
 101                 if (ok) {
 102                         *fck = ctx.fck;
 103                         *dispc_cinfo = ctx.dispc_cinfo;
 104                         return 0;
 105                 }
 106         }
 107
 108         return -EINVAL;
 109 }
 110
 111 static void sdi_config_lcd_manager(struct omap_dss_device *dssdev)
 112 {
 113         struct omap_overlay_manager *mgr = sdi.output.manager;
 114
 115         sdi.mgr_config.io_pad_mode = DSS_IO_PAD_MODE_BYPASS;
 116
 117         sdi.mgr_config.stallmode = false;
 118         sdi.mgr_config.fifohandcheck = false;
 119
 120         sdi.mgr_config.video_port_width = 24;
 121         sdi.mgr_config.lcden_sig_polarity = 1;
 122
 123         dss_mgr_set_lcd_config(mgr, &sdi.mgr_config);
 124 }
 125
 126 static int sdi_display_enable(struct omap_dss_device *dssdev)
 127 {
 128         struct omap_dss_device *out = &sdi.output;
 129         struct omap_video_timings *t = &sdi.timings;
 130         unsigned long fck;
 131         struct dispc_clock_info dispc_cinfo;
 132         unsigned long pck;
 133         int r;
 134
 135         if (out == NULL || out->manager == NULL) {
 136                 DSSERR("failed to enable display: no output/manager\n");
 137                 return -ENODEV;
 138         }
 139
 140         r = regulator_enable(sdi.vdds_sdi_reg);
 141         if (r)
 142                 goto err_reg_enable;
 143
 144         r = dispc_runtime_get();
 145         if (r)
 146                 goto err_get_dispc;
 147
 148         /* 15.5.9.1.2 */
 149         t->data_pclk_edge = OMAPDSS_DRIVE_SIG_RISING_EDGE;
 150         t->sync_pclk_edge = OMAPDSS_DRIVE_SIG_RISING_EDGE;
 151
 152         r = sdi_calc_clock_div(t->pixelclock, &fck, &dispc_cinfo);
 153         if (r)
 154                 goto err_calc_clock_div;
 155
 156         sdi.mgr_config.clock_info = dispc_cinfo;
 157
 158         pck = fck / dispc_cinfo.lck_div / dispc_cinfo.pck_div;
 159
 160         if (pck != t->pixelclock) {
 161                 DSSWARN("Could not find exact pixel clock. Requested %d Hz, got %lu Hz\n",
 162                         t->pixelclock, pck);
 163
 164                 t->pixelclock = pck;
 165         }
 166
 167
 168         dss_mgr_set_timings(out->manager, t);
 169
 170         r = dss_set_fck_rate(fck);
 171         if (r)
 172                 goto err_set_dss_clock_div;
 173
 174         sdi_config_lcd_manager(dssdev);
 175
 176         /*
 177          * LCLK and PCLK divisors are located in shadow registers, and we
 178          * normally write them to DISPC registers when enabling the output.
 179          * However, SDI uses pck-free as source clock for its PLL, and pck-free
 180          * is affected by the divisors. And as we need the PLL before enabling
 181          * the output, we need to write the divisors early.
 182          *
 183          * It seems just writing to the DISPC register is enough, and we don't
 184          * need to care about the shadow register mechanism for pck-free. The
 185          * exact reason for this is unknown.
 186          */
 187         dispc_mgr_set_clock_div(out->manager->id, &sdi.mgr_config.clock_info);
 188
 189         dss_sdi_init(sdi.datapairs);
 190         r = dss_sdi_enable();
 191         if (r)
 192                 goto err_sdi_enable;
 193         mdelay(2);
 194
 195         r = dss_mgr_enable(out->manager);
 196         if (r)
 197                 goto err_mgr_enable;
 198
 199         return 0;
 200
 201 err_mgr_enable:
 202         dss_sdi_disable();
 203 err_sdi_enable:
 204 err_set_dss_clock_div:
 205 err_calc_clock_div:
 206         dispc_runtime_put();
 207 err_get_dispc:
 208         regulator_disable(sdi.vdds_sdi_reg);
 209 err_reg_enable:
 210         return r;
 211 }
 212
 213 static void sdi_display_disable(struct omap_dss_device *dssdev)
 214 {
 215         struct omap_overlay_manager *mgr = sdi.output.manager;
 216
 217         dss_mgr_disable(mgr);
 218
 219         dss_sdi_disable();
 220
 221         dispc_runtime_put();
 222
 223         regulator_disable(sdi.vdds_sdi_reg);
 224 }
 225
 226 static void sdi_set_timings(struct omap_dss_device *dssdev,
 227                 struct omap_video_timings *timings)
 228 {
 229         sdi.timings = *timings;
 230 }
 231
 232 static void sdi_get_timings(struct omap_dss_device *dssdev,
 233                 struct omap_video_timings *timings)
 234 {
 235         *timings = sdi.timings;
 236 }
 237
 238 static int sdi_check_timings(struct omap_dss_device *dssdev,
 239                         struct omap_video_timings *timings)
 240 {
 241         struct omap_overlay_manager *mgr = sdi.output.manager;
 242
 243         if (mgr && !dispc_mgr_timings_ok(mgr->id, timings))
 244                 return -EINVAL;
 245
 246         if (timings->pixelclock == 0)
 247                 return -EINVAL;
 248
 249         return 0;
 250 }
 251
 252 static void sdi_set_datapairs(struct omap_dss_device *dssdev, int datapairs)
 253 {
 254         sdi.datapairs = datapairs;
 255 }
 256
 257 static int sdi_init_regulator(void)
 258 {
 259         struct regulator *vdds_sdi;
 260
 261         if (sdi.vdds_sdi_reg)
 262                 return 0;
 263
 264         vdds_sdi = devm_regulator_get(&sdi.pdev->dev, "vdds_sdi");
 265         if (IS_ERR(vdds_sdi)) {
 266                 if (PTR_ERR(vdds_sdi) != -EPROBE_DEFER)
 267                         DSSERR("can't get VDDS_SDI regulator\n");
 268                 return PTR_ERR(vdds_sdi);
 269         }
 270
 271         sdi.vdds_sdi_reg = vdds_sdi;
 272
 273         return 0;
 274 }
 275
 276 static int sdi_connect(struct omap_dss_device *dssdev,
 277                 struct omap_dss_device *dst)
 278 {
 279         struct omap_overlay_manager *mgr;
 280         int r;
 281
 282         r = sdi_init_regulator();
 283         if (r)
 284                 return r;
 285
 286         mgr = omap_dss_get_overlay_manager(dssdev->dispc_channel);
 287         if (!mgr)
 288                 return -ENODEV;
 289
 290         r = dss_mgr_connect(mgr, dssdev);
 291         if (r)
 292                 return r;
 293
 294         r = omapdss_output_set_device(dssdev, dst);
 295         if (r) {
 296                 DSSERR("failed to connect output to new device: %s\n",
 297                                 dst->name);
 298                 dss_mgr_disconnect(mgr, dssdev);
 299                 return r;
 300         }
 301
 302         return 0;
 303 }
 304
 305 static void sdi_disconnect(struct omap_dss_device *dssdev,
 306                 struct omap_dss_device *dst)
 307 {
 308         WARN_ON(dst != dssdev->dst);
 309
 310         if (dst != dssdev->dst)
 311                 return;
 312
 313         omapdss_output_unset_device(dssdev);
 314
 315         if (dssdev->manager)
 316                 dss_mgr_disconnect(dssdev->manager, dssdev);
 317 }
 318
 319 static const struct omapdss_sdi_ops sdi_ops = {
 320         .connect = sdi_connect,
 321         .disconnect = sdi_disconnect,
 322
 323         .enable = sdi_display_enable,
 324         .disable = sdi_display_disable,
 325
 326         .check_timings = sdi_check_timings,
 327         .set_timings = sdi_set_timings,
 328         .get_timings = sdi_get_timings,
 329
 330         .set_datapairs = sdi_set_datapairs,
 331 };
 332
 333 static void sdi_init_output(struct platform_device *pdev)
 334 {
 335         struct omap_dss_device *out = &sdi.output;
 336
 337         out->dev = &pdev->dev;
 338         out->id = OMAP_DSS_OUTPUT_SDI;
 339         out->output_type = OMAP_DISPLAY_TYPE_SDI;
 340         out->name = "sdi.0";
 341         out->dispc_channel = OMAP_DSS_CHANNEL_LCD;
 342         out->ops.sdi = &sdi_ops;
 343         out->owner = THIS_MODULE;
 344
 345         omapdss_register_output(out);
 346 }
 347
 348 static void __exit sdi_uninit_output(struct platform_device *pdev)
 349 {
 350         struct omap_dss_device *out = &sdi.output;
 351
 352         omapdss_unregister_output(out);
 353 }
 354
 355 static int omap_sdi_probe(struct platform_device *pdev)
 356 {
 357         sdi.pdev = pdev;
 358
 359         sdi_init_output(pdev);
 360
 361         return 0;
 362 }
 363
 364 static int __exit omap_sdi_remove(struct platform_device *pdev)
 365 {
 366         sdi_uninit_output(pdev);
 367
 368         return 0;
 369 }
 370
 371 static struct platform_driver omap_sdi_driver = {
 372         .probe          = omap_sdi_probe,
 373         .remove         = __exit_p(omap_sdi_remove),
 374         .driver         = {
 375                 .name   = "omapdss_sdi",
 376                 .owner  = THIS_MODULE,
 377         },
 378 };
 379
 380 int __init sdi_init_platform_driver(void)
 381 {
 382         return platform_driver_register(&omap_sdi_driver);
 383 }
 384
 385 void __exit sdi_uninit_platform_driver(void)
 386 {
 387         platform_driver_unregister(&omap_sdi_driver);
 388 }