include/linux/pci.h

   1 /*
   2  *      pci.h
   3  *
   4  *      PCI defines and function prototypes
   5  *      Copyright 1994, Drew Eckhardt
   6  *      Copyright 1997--1999 Martin Mares <mj@ucw.cz>
   7  *
   8  *      For more information, please consult the following manuals (look at
   9  *      http://www.pcisig.com/ for how to get them):
  10  *
  11  *      PCI BIOS Specification
  12  *      PCI Local Bus Specification
  13  *      PCI to PCI Bridge Specification
  14  *      PCI System Design Guide
  15  */
  16 #ifndef LINUX_PCI_H
  17 #define LINUX_PCI_H
  18
  19
  20 #include <linux/mod_devicetable.h>
  21
  22 #include <linux/types.h>
  23 #include <linux/init.h>
  24 #include <linux/ioport.h>
  25 #include <linux/list.h>
  26 #include <linux/compiler.h>
  27 #include <linux/errno.h>
  28 #include <linux/kobject.h>
  29 #include <linux/atomic.h>
  30 #include <linux/device.h>
  31 #include <linux/io.h>
  32 #include <linux/resource_ext.h>
  33 #include <uapi/linux/pci.h>
  34
  35 #include <linux/pci_ids.h>
  36
  37 /*
  38  * The PCI interface treats multi-function devices as independent
  39  * devices.  The slot/function address of each device is encoded
  40  * in a single byte as follows:
  41  *
  42  *      7:3 = slot
  43  *      2:0 = function
  44  *
  45  * PCI_DEVFN(), PCI_SLOT(), and PCI_FUNC() are defined in uapi/linux/pci.h.
  46  * In the interest of not exposing interfaces to user-space unnecessarily,
  47  * the following kernel-only defines are being added here.
  48  */
  49 #define PCI_DEVID(bus, devfn)  ((((u16)(bus)) << 8) | (devfn))
  50 /* return bus from PCI devid = ((u16)bus_number) << 8) | devfn */
  51 #define PCI_BUS_NUM(x) (((x) >> 8) & 0xff)
  52
  53 /* pci_slot represents a physical slot */
  54 struct pci_slot {
  55         struct pci_bus *bus;            /* The bus this slot is on */
  56         struct list_head list;          /* node in list of slots on this bus */
  57         struct hotplug_slot *hotplug;   /* Hotplug info (migrate over time) */
  58         unsigned char number;           /* PCI_SLOT(pci_dev->devfn) */
  59         struct kobject kobj;
  60 };
  61
  62 static inline const char *pci_slot_name(const struct pci_slot *slot)
  63 {
  64         return kobject_name(&slot->kobj);
  65 }
  66
  67 /* File state for mmap()s on /proc/bus/pci/X/Y */
  68 enum pci_mmap_state {
  69         pci_mmap_io,
  70         pci_mmap_mem
  71 };
  72
  73 /*
  74  *  For PCI devices, the region numbers are assigned this way:
  75  */
  76 enum {
  77         /* #0-5: standard PCI resources */
  78         PCI_STD_RESOURCES,
  79         PCI_STD_RESOURCE_END = 5,
  80
  81         /* #6: expansion ROM resource */
  82         PCI_ROM_RESOURCE,
  83
  84         /* device specific resources */
  85 #ifdef CONFIG_PCI_IOV
  86         PCI_IOV_RESOURCES,
  87         PCI_IOV_RESOURCE_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,
  88 #endif
  89
  90         /* resources assigned to buses behind the bridge */
  91 #define PCI_BRIDGE_RESOURCE_NUM 4
  92
  93         PCI_BRIDGE_RESOURCES,
  94         PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES +
  95                                   PCI_BRIDGE_RESOURCE_NUM - 1,
  96
  97         /* total resources associated with a PCI device */
  98         PCI_NUM_RESOURCES,
  99
 100         /* preserve this for compatibility */
 101         DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,
 102 };
 103
 104 /*
 105  * pci_power_t values must match the bits in the Capabilities PME_Support
 106  * and Control/Status PowerState fields in the Power Management capability.
 107  */
 108 typedef int __bitwise pci_power_t;
 109
 110 #define PCI_D0          ((pci_power_t __force) 0)
 111 #define PCI_D1          ((pci_power_t __force) 1)
 112 #define PCI_D2          ((pci_power_t __force) 2)
 113 #define PCI_D3hot       ((pci_power_t __force) 3)
 114 #define PCI_D3cold      ((pci_power_t __force) 4)
 115 #define PCI_UNKNOWN     ((pci_power_t __force) 5)
 116 #define PCI_POWER_ERROR ((pci_power_t __force) -1)
 117
 118 /* Remember to update this when the list above changes! */
 119 extern const char *pci_power_names[];
 120
 121 static inline const char *pci_power_name(pci_power_t state)
 122 {
 123         return pci_power_names[1 + (__force int) state];
 124 }
 125
 126 #define PCI_PM_D2_DELAY         200
 127 #define PCI_PM_D3_WAIT          10
 128 #define PCI_PM_D3COLD_WAIT      100
 129 #define PCI_PM_BUS_WAIT         50
 130
 131 /** The pci_channel state describes connectivity between the CPU and
 132  *  the pci device.  If some PCI bus between here and the pci device
 133  *  has crashed or locked up, this info is reflected here.
 134  */
 135 typedef unsigned int __bitwise pci_channel_state_t;
 136
 137 enum pci_channel_state {
 138         /* I/O channel is in normal state */
 139         pci_channel_io_normal = (__force pci_channel_state_t) 1,
 140
 141         /* I/O to channel is blocked */
 142         pci_channel_io_frozen = (__force pci_channel_state_t) 2,
 143
 144         /* PCI card is dead */
 145         pci_channel_io_perm_failure = (__force pci_channel_state_t) 3,
 146 };
 147
 148 typedef unsigned int __bitwise pcie_reset_state_t;
 149
 150 enum pcie_reset_state {
 151         /* Reset is NOT asserted (Use to deassert reset) */
 152         pcie_deassert_reset = (__force pcie_reset_state_t) 1,
 153
 154         /* Use #PERST to reset PCIe device */
 155         pcie_warm_reset = (__force pcie_reset_state_t) 2,
 156
 157         /* Use PCIe Hot Reset to reset device */
 158         pcie_hot_reset = (__force pcie_reset_state_t) 3
 159 };
 160
 161 typedef unsigned short __bitwise pci_dev_flags_t;
 162 enum pci_dev_flags {
 163         /* INTX_DISABLE in PCI_COMMAND register disables MSI
 164          * generation too.
 165          */
 166         PCI_DEV_FLAGS_MSI_INTX_DISABLE_BUG = (__force pci_dev_flags_t) (1 << 0),
 167         /* Device configuration is irrevocably lost if disabled into D3 */
 168         PCI_DEV_FLAGS_NO_D3 = (__force pci_dev_flags_t) (1 << 1),
 169         /* Provide indication device is assigned by a Virtual Machine Manager */
 170         PCI_DEV_FLAGS_ASSIGNED = (__force pci_dev_flags_t) (1 << 2),
 171         /* Flag for quirk use to store if quirk-specific ACS is enabled */
 172         PCI_DEV_FLAGS_ACS_ENABLED_QUIRK = (__force pci_dev_flags_t) (1 << 3),
 173         /* Use a PCIe-to-PCI bridge alias even if !pci_is_pcie */
 174         PCI_DEV_FLAG_PCIE_BRIDGE_ALIAS = (__force pci_dev_flags_t) (1 << 5),
 175         /* Do not use bus resets for device */
 176         PCI_DEV_FLAGS_NO_BUS_RESET = (__force pci_dev_flags_t) (1 << 6),
 177         /* Do not use PM reset even if device advertises NoSoftRst- */
 178         PCI_DEV_FLAGS_NO_PM_RESET = (__force pci_dev_flags_t) (1 << 7),
 179         /* Get VPD from function 0 VPD */
 180         PCI_DEV_FLAGS_VPD_REF_F0 = (__force pci_dev_flags_t) (1 << 8),
 181 };
 182
 183 enum pci_irq_reroute_variant {
 184         INTEL_IRQ_REROUTE_VARIANT = 1,
 185         MAX_IRQ_REROUTE_VARIANTS = 3
 186 };
 187
 188 typedef unsigned short __bitwise pci_bus_flags_t;
 189 enum pci_bus_flags {
 190         PCI_BUS_FLAGS_NO_MSI   = (__force pci_bus_flags_t) 1,
 191         PCI_BUS_FLAGS_NO_MMRBC = (__force pci_bus_flags_t) 2,
 192 };
 193
 194 /* These values come from the PCI Express Spec */
 195 enum pcie_link_width {
 196         PCIE_LNK_WIDTH_RESRV    = 0x00,
 197         PCIE_LNK_X1             = 0x01,
 198         PCIE_LNK_X2             = 0x02,
 199         PCIE_LNK_X4             = 0x04,
 200         PCIE_LNK_X8             = 0x08,
 201         PCIE_LNK_X12            = 0x0C,
 202         PCIE_LNK_X16            = 0x10,
 203         PCIE_LNK_X32            = 0x20,
 204         PCIE_LNK_WIDTH_UNKNOWN  = 0xFF,
 205 };
 206
 207 /* Based on the PCI Hotplug Spec, but some values are made up by us */
 208 enum pci_bus_speed {
 209         PCI_SPEED_33MHz                 = 0x00,
 210         PCI_SPEED_66MHz                 = 0x01,
 211         PCI_SPEED_66MHz_PCIX            = 0x02,
 212         PCI_SPEED_100MHz_PCIX           = 0x03,
 213         PCI_SPEED_133MHz_PCIX           = 0x04,
 214         PCI_SPEED_66MHz_PCIX_ECC        = 0x05,
 215         PCI_SPEED_100MHz_PCIX_ECC       = 0x06,
 216         PCI_SPEED_133MHz_PCIX_ECC       = 0x07,
 217         PCI_SPEED_66MHz_PCIX_266        = 0x09,
 218         PCI_SPEED_100MHz_PCIX_266       = 0x0a,
 219         PCI_SPEED_133MHz_PCIX_266       = 0x0b,
 220         AGP_UNKNOWN                     = 0x0c,
 221         AGP_1X                          = 0x0d,
 222         AGP_2X                          = 0x0e,
 223         AGP_4X                          = 0x0f,
 224         AGP_8X                          = 0x10,
 225         PCI_SPEED_66MHz_PCIX_533        = 0x11,
 226         PCI_SPEED_100MHz_PCIX_533       = 0x12,
 227         PCI_SPEED_133MHz_PCIX_533       = 0x13,
 228         PCIE_SPEED_2_5GT                = 0x14,
 229         PCIE_SPEED_5_0GT                = 0x15,
 230         PCIE_SPEED_8_0GT                = 0x16,
 231         PCI_SPEED_UNKNOWN               = 0xff,
 232 };
 233
 234 struct pci_cap_saved_data {
 235         u16 cap_nr;
 236         bool cap_extended;
 237         unsigned int size;
 238         u32 data[0];
 239 };
 240
 241 struct pci_cap_saved_state {
 242         struct hlist_node next;
 243         struct pci_cap_saved_data cap;
 244 };
 245
 246 struct pcie_link_state;
 247 struct pci_vpd;
 248 struct pci_sriov;
 249 struct pci_ats;
 250
 251 /*
 252  * The pci_dev structure is used to describe PCI devices.
 253  */
 254 struct pci_dev {
 255         struct list_head bus_list;      /* node in per-bus list */
 256         struct pci_bus  *bus;           /* bus this device is on */
 257         struct pci_bus  *subordinate;   /* bus this device bridges to */
 258
 259         void            *sysdata;       /* hook for sys-specific extension */
 260         struct proc_dir_entry *procent; /* device entry in /proc/bus/pci */
 261         struct pci_slot *slot;          /* Physical slot this device is in */
 262
 263         unsigned int    devfn;          /* encoded device & function index */
 264         unsigned short  vendor;
 265         unsigned short  device;
 266         unsigned short  subsystem_vendor;
 267         unsigned short  subsystem_device;
 268         unsigned int    class;          /* 3 bytes: (base,sub,prog-if) */
 269         u8              revision;       /* PCI revision, low byte of class word */
 270         u8              hdr_type;       /* PCI header type (`multi' flag masked out) */
 271         u8              pcie_cap;       /* PCIe capability offset */
 272         u8              msi_cap;        /* MSI capability offset */
 273         u8              msix_cap;       /* MSI-X capability offset */
 274         u8              pcie_mpss:3;    /* PCIe Max Payload Size Supported */
 275         u8              rom_base_reg;   /* which config register controls the ROM */
 276         u8              pin;            /* which interrupt pin this device uses */
 277         u16             pcie_flags_reg; /* cached PCIe Capabilities Register */
 278         unsigned long   *dma_alias_mask;/* mask of enabled devfn aliases */
 279
 280         struct pci_driver *driver;      /* which driver has allocated this device */
 281         u64             dma_mask;       /* Mask of the bits of bus address this
 282                                            device implements.  Normally this is
 283                                            0xffffffff.  You only need to change
 284                                            this if your device has broken DMA
 285                                            or supports 64-bit transfers.  */
 286
 287         struct device_dma_parameters dma_parms;
 288
 289         pci_power_t     current_state;  /* Current operating state. In ACPI-speak,
 290                                            this is D0-D3, D0 being fully functional,
 291                                            and D3 being off. */
 292         u8              pm_cap;         /* PM capability offset */
 293         unsigned int    pme_support:5;  /* Bitmask of states from which PME#
 294                                            can be generated */
 295         unsigned int    pme_interrupt:1;
 296         unsigned int    pme_poll:1;     /* Poll device's PME status bit */
 297         unsigned int    d1_support:1;   /* Low power state D1 is supported */
 298         unsigned int    d2_support:1;   /* Low power state D2 is supported */
 299         unsigned int    no_d1d2:1;      /* D1 and D2 are forbidden */
 300         unsigned int    no_d3cold:1;    /* D3cold is forbidden */
 301         unsigned int    bridge_d3:1;    /* Allow D3 for bridge */
 302         unsigned int    d3cold_allowed:1;       /* D3cold is allowed by user */
 303         unsigned int    mmio_always_on:1;       /* disallow turning off io/mem
 304                                                    decoding during bar sizing */
 305         unsigned int    wakeup_prepared:1;
 306         unsigned int    runtime_d3cold:1;       /* whether go through runtime
 307                                                    D3cold, not set for devices
 308                                                    powered on/off by the
 309                                                    corresponding bridge */
 310         unsigned int    ignore_hotplug:1;       /* Ignore hotplug events */
 311         unsigned int    d3_delay;       /* D3->D0 transition time in ms */
 312         unsigned int    d3cold_delay;   /* D3cold->D0 transition time in ms */
 313
 314 #ifdef CONFIG_PCIEASPM
 315         struct pcie_link_state  *link_state;    /* ASPM link state */
 316 #endif
 317
 318         pci_channel_state_t error_state;        /* current connectivity state */
 319         struct  device  dev;            /* Generic device interface */
 320
 321         int             cfg_size;       /* Size of configuration space */
 322
 323         /*
 324          * Instead of touching interrupt line and base address registers
 325          * directly, use the values stored here. They might be different!
 326          */
 327         unsigned int    irq;
 328         struct cpumask  *irq_affinity;
 329         struct resource resource[DEVICE_COUNT_RESOURCE]; /* I/O and memory regions + expansion ROMs */
 330
 331         bool match_driver;              /* Skip attaching driver */
 332         /* These fields are used by common fixups */
 333         unsigned int    transparent:1;  /* Subtractive decode PCI bridge */
 334         unsigned int    multifunction:1;/* Part of multi-function device */
 335         /* keep track of device state */
 336         unsigned int    is_added:1;
 337         unsigned int    is_busmaster:1; /* device is busmaster */
 338         unsigned int    no_msi:1;       /* device may not use msi */
 339         unsigned int    no_64bit_msi:1; /* device may only use 32-bit MSIs */
 340         unsigned int    block_cfg_access:1;     /* config space access is blocked */
 341         unsigned int    broken_parity_status:1; /* Device generates false positive parity */
 342         unsigned int    irq_reroute_variant:2;  /* device needs IRQ rerouting variant */
 343         unsigned int    msi_enabled:1;
 344         unsigned int    msix_enabled:1;
 345         unsigned int    ari_enabled:1;  /* ARI forwarding */
 346         unsigned int    ats_enabled:1;  /* Address Translation Service */
 347         unsigned int    is_managed:1;
 348         unsigned int    needs_freset:1; /* Dev requires fundamental reset */
 349         unsigned int    state_saved:1;
 350         unsigned int    is_physfn:1;
 351         unsigned int    is_virtfn:1;
 352         unsigned int    reset_fn:1;
 353         unsigned int    is_hotplug_bridge:1;
 354         unsigned int    __aer_firmware_first_valid:1;
 355         unsigned int    __aer_firmware_first:1;
 356         unsigned int    broken_intx_masking:1;
 357         unsigned int    io_window_1k:1; /* Intel P2P bridge 1K I/O windows */
 358         unsigned int    irq_managed:1;
 359         unsigned int    has_secondary_link:1;
 360         unsigned int    non_compliant_bars:1;   /* broken BARs; ignore them */
 361         pci_dev_flags_t dev_flags;
 362         atomic_t        enable_cnt;     /* pci_enable_device has been called */
 363
 364         u32             saved_config_space[16]; /* config space saved at suspend time */
 365         struct hlist_head saved_cap_space;
 366         struct bin_attribute *rom_attr; /* attribute descriptor for sysfs ROM entry */
 367         int rom_attr_enabled;           /* has display of the rom attribute been enabled? */
 368         struct bin_attribute *res_attr[DEVICE_COUNT_RESOURCE]; /* sysfs file for resources */
 369         struct bin_attribute *res_attr_wc[DEVICE_COUNT_RESOURCE]; /* sysfs file for WC mapping of resources */
 370 #ifdef CONFIG_PCI_MSI
 371         const struct attribute_group **msi_irq_groups;
 372 #endif
 373         struct pci_vpd *vpd;
 374 #ifdef CONFIG_PCI_ATS
 375         union {
 376                 struct pci_sriov *sriov;        /* SR-IOV capability related */
 377                 struct pci_dev *physfn; /* the PF this VF is associated with */
 378         };
 379         u16             ats_cap;        /* ATS Capability offset */
 380         u8              ats_stu;        /* ATS Smallest Translation Unit */
 381         atomic_t        ats_ref_cnt;    /* number of VFs with ATS enabled */
 382 #endif
 383         phys_addr_t rom; /* Physical address of ROM if it's not from the BAR */
 384         size_t romlen; /* Length of ROM if it's not from the BAR */
 385         char *driver_override; /* Driver name to force a match */
 386 };
 387
 388 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 389 {
 390 #ifdef CONFIG_PCI_IOV
 391         if (dev->is_virtfn)
 392                 dev = dev->physfn;
 393 #endif
 394         return dev;
 395 }
 396
 397 struct pci_dev *pci_alloc_dev(struct pci_bus *bus);
 398
 399 #define to_pci_dev(n) container_of(n, struct pci_dev, dev)
 400 #define for_each_pci_dev(d) while ((d = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, d)) != NULL)
 401
 402 static inline int pci_channel_offline(struct pci_dev *pdev)
 403 {
 404         return (pdev->error_state != pci_channel_io_normal);
 405 }
 406
 407 struct pci_host_bridge {
 408         struct device dev;
 409         struct pci_bus *bus;            /* root bus */
 410         struct list_head windows;       /* resource_entry */
 411         void (*release_fn)(struct pci_host_bridge *);
 412         void *release_data;
 413         unsigned int ignore_reset_delay:1;      /* for entire hierarchy */
 414         /* Resource alignment requirements */
 415         resource_size_t (*align_resource)(struct pci_dev *dev,
 416                         const struct resource *res,
 417                         resource_size_t start,
 418                         resource_size_t size,
 419                         resource_size_t align);
 420 };
 421
 422 #define to_pci_host_bridge(n) container_of(n, struct pci_host_bridge, dev)
 423
 424 struct pci_host_bridge *pci_find_host_bridge(struct pci_bus *bus);
 425
 426 void pci_set_host_bridge_release(struct pci_host_bridge *bridge,
 427                      void (*release_fn)(struct pci_host_bridge *),
 428                      void *release_data);
 429
 430 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge);
 431
 432 /*
 433  * The first PCI_BRIDGE_RESOURCE_NUM PCI bus resources (those that correspond
 434  * to P2P or CardBus bridge windows) go in a table.  Additional ones (for
 435  * buses below host bridges or subtractive decode bridges) go in the list.
 436  * Use pci_bus_for_each_resource() to iterate through all the resources.
 437  */
 438
 439 /*
 440  * PCI_SUBTRACTIVE_DECODE means the bridge forwards the window implicitly
 441  * and there's no way to program the bridge with the details of the window.
 442  * This does not apply to ACPI _CRS windows, even with the _DEC subtractive-
 443  * decode bit set, because they are explicit and can be programmed with _SRS.
 444  */
 445 #define PCI_SUBTRACTIVE_DECODE  0x1
 446
 447 struct pci_bus_resource {
 448         struct list_head list;
 449         struct resource *res;
 450         unsigned int flags;
 451 };
 452
 453 #define PCI_REGION_FLAG_MASK    0x0fU   /* These bits of resource flags tell us the PCI region flags */
 454
 455 struct pci_bus {
 456         struct list_head node;          /* node in list of buses */
 457         struct pci_bus  *parent;        /* parent bus this bridge is on */
 458         struct list_head children;      /* list of child buses */
 459         struct list_head devices;       /* list of devices on this bus */
 460         struct pci_dev  *self;          /* bridge device as seen by parent */
 461         struct list_head slots;         /* list of slots on this bus;
 462                                            protected by pci_slot_mutex */
 463         struct resource *resource[PCI_BRIDGE_RESOURCE_NUM];
 464         struct list_head resources;     /* address space routed to this bus */
 465         struct resource busn_res;       /* bus numbers routed to this bus */
 466
 467         struct pci_ops  *ops;           /* configuration access functions */
 468         struct msi_controller *msi;     /* MSI controller */
 469         void            *sysdata;       /* hook for sys-specific extension */
 470         struct proc_dir_entry *procdir; /* directory entry in /proc/bus/pci */
 471
 472         unsigned char   number;         /* bus number */
 473         unsigned char   primary;        /* number of primary bridge */
 474         unsigned char   max_bus_speed;  /* enum pci_bus_speed */
 475         unsigned char   cur_bus_speed;  /* enum pci_bus_speed */
 476 #ifdef CONFIG_PCI_DOMAINS_GENERIC
 477         int             domain_nr;
 478 #endif
 479
 480         char            name[48];
 481
 482         unsigned short  bridge_ctl;     /* manage NO_ISA/FBB/et al behaviors */
 483         pci_bus_flags_t bus_flags;      /* inherited by child buses */
 484         struct device           *bridge;
 485         struct device           dev;
 486         struct bin_attribute    *legacy_io; /* legacy I/O for this bus */
 487         struct bin_attribute    *legacy_mem; /* legacy mem */
 488         unsigned int            is_added:1;
 489 };
 490
 491 #define to_pci_bus(n)   container_of(n, struct pci_bus, dev)
 492
 493 /*
 494  * Returns true if the PCI bus is root (behind host-PCI bridge),
 495  * false otherwise
 496  *
 497  * Some code assumes that "bus->self == NULL" means that bus is a root bus.
 498  * This is incorrect because "virtual" buses added for SR-IOV (via
 499  * virtfn_add_bus()) have "bus->self == NULL" but are not root buses.
 500  */
 501 static inline bool pci_is_root_bus(struct pci_bus *pbus)
 502 {
 503         return !(pbus->parent);
 504 }
 505
 506 /**
 507  * pci_is_bridge - check if the PCI device is a bridge
 508  * @dev: PCI device
 509  *
 510  * Return true if the PCI device is bridge whether it has subordinate
 511  * or not.
 512  */
 513 static inline bool pci_is_bridge(struct pci_dev *dev)
 514 {
 515         return dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 516                 dev->hdr_type == PCI_HEADER_TYPE_CARDBUS;
 517 }
 518
 519 static inline struct pci_dev *pci_upstream_bridge(struct pci_dev *dev)
 520 {
 521         dev = pci_physfn(dev);
 522         if (pci_is_root_bus(dev->bus))
 523                 return NULL;
 524
 525         return dev->bus->self;
 526 }
 527
 528 struct device *pci_get_host_bridge_device(struct pci_dev *dev);
 529 void pci_put_host_bridge_device(struct device *dev);
 530
 531 #ifdef CONFIG_PCI_MSI
 532 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev)
 533 {
 534         return pci_dev->msi_enabled || pci_dev->msix_enabled;
 535 }
 536 #else
 537 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev) { return false; }
 538 #endif
 539
 540 /*
 541  * Error values that may be returned by PCI functions.
 542  */
 543 #define PCIBIOS_SUCCESSFUL              0x00
 544 #define PCIBIOS_FUNC_NOT_SUPPORTED      0x81
 545 #define PCIBIOS_BAD_VENDOR_ID           0x83
 546 #define PCIBIOS_DEVICE_NOT_FOUND        0x86
 547 #define PCIBIOS_BAD_REGISTER_NUMBER     0x87
 548 #define PCIBIOS_SET_FAILED              0x88
 549 #define PCIBIOS_BUFFER_TOO_SMALL        0x89
 550
 551 /*
 552  * Translate above to generic errno for passing back through non-PCI code.
 553  */
 554 static inline int pcibios_err_to_errno(int err)
 555 {
 556         if (err <= PCIBIOS_SUCCESSFUL)
 557                 return err; /* Assume already errno */
 558
 559         switch (err) {
 560         case PCIBIOS_FUNC_NOT_SUPPORTED:
 561                 return -ENOENT;
 562         case PCIBIOS_BAD_VENDOR_ID:
 563                 return -ENOTTY;
 564         case PCIBIOS_DEVICE_NOT_FOUND:
 565                 return -ENODEV;
 566         case PCIBIOS_BAD_REGISTER_NUMBER:
 567                 return -EFAULT;
 568         case PCIBIOS_SET_FAILED:
 569                 return -EIO;
 570         case PCIBIOS_BUFFER_TOO_SMALL:
 571                 return -ENOSPC;
 572         }
 573
 574         return -ERANGE;
 575 }
 576
 577 /* Low-level architecture-dependent routines */
 578
 579 struct pci_ops {
 580         int (*add_bus)(struct pci_bus *bus);
 581         void (*remove_bus)(struct pci_bus *bus);
 582         void __iomem *(*map_bus)(struct pci_bus *bus, unsigned int devfn, int where);
 583         int (*read)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *val);
 584         int (*write)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 val);
 585 };
 586
 587 /*
 588  * ACPI needs to be able to access PCI config space before we've done a
 589  * PCI bus scan and created pci_bus structures.
 590  */
 591 int raw_pci_read(unsigned int domain, unsigned int bus, unsigned int devfn,
 592                  int reg, int len, u32 *val);
 593 int raw_pci_write(unsigned int domain, unsigned int bus, unsigned int devfn,
 594                   int reg, int len, u32 val);
 595
 596 #ifdef CONFIG_PCI_BUS_ADDR_T_64BIT
 597 typedef u64 pci_bus_addr_t;
 598 #else
 599 typedef u32 pci_bus_addr_t;
 600 #endif
 601
 602 struct pci_bus_region {
 603         pci_bus_addr_t start;
 604         pci_bus_addr_t end;
 605 };
 606
 607 struct pci_dynids {
 608         spinlock_t lock;            /* protects list, index */
 609         struct list_head list;      /* for IDs added at runtime */
 610 };
 611
 612
 613 /*
 614  * PCI Error Recovery System (PCI-ERS).  If a PCI device driver provides
 615  * a set of callbacks in struct pci_error_handlers, that device driver
 616  * will be notified of PCI bus errors, and will be driven to recovery
 617  * when an error occurs.
 618  */
 619
 620 typedef unsigned int __bitwise pci_ers_result_t;
 621
 622 enum pci_ers_result {
 623         /* no result/none/not supported in device driver */
 624         PCI_ERS_RESULT_NONE = (__force pci_ers_result_t) 1,
 625
 626         /* Device driver can recover without slot reset */
 627         PCI_ERS_RESULT_CAN_RECOVER = (__force pci_ers_result_t) 2,
 628
 629         /* Device driver wants slot to be reset. */
 630         PCI_ERS_RESULT_NEED_RESET = (__force pci_ers_result_t) 3,
 631
 632         /* Device has completely failed, is unrecoverable */
 633         PCI_ERS_RESULT_DISCONNECT = (__force pci_ers_result_t) 4,
 634
 635         /* Device driver is fully recovered and operational */
 636         PCI_ERS_RESULT_RECOVERED = (__force pci_ers_result_t) 5,
 637
 638         /* No AER capabilities registered for the driver */
 639         PCI_ERS_RESULT_NO_AER_DRIVER = (__force pci_ers_result_t) 6,
 640 };
 641
 642 /* PCI bus error event callbacks */
 643 struct pci_error_handlers {
 644         /* PCI bus error detected on this device */
 645         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 646                                            enum pci_channel_state error);
 647
 648         /* MMIO has been re-enabled, but not DMA */
 649         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 650
 651         /* PCI Express link has been reset */
 652         pci_ers_result_t (*link_reset)(struct pci_dev *dev);
 653
 654         /* PCI slot has been reset */
 655         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 656
 657         /* PCI function reset prepare or completed */
 658         void (*reset_notify)(struct pci_dev *dev, bool prepare);
 659
 660         /* Device driver may resume normal operations */
 661         void (*resume)(struct pci_dev *dev);
 662 };
 663
 664
 665 struct module;
 666 struct pci_driver {
 667         struct list_head node;
 668         const char *name;
 669         const struct pci_device_id *id_table;   /* must be non-NULL for probe to be called */
 670         int  (*probe)  (struct pci_dev *dev, const struct pci_device_id *id);   /* New device inserted */
 671         void (*remove) (struct pci_dev *dev);   /* Device removed (NULL if not a hot-plug capable driver) */
 672         int  (*suspend) (struct pci_dev *dev, pm_message_t state);      /* Device suspended */
 673         int  (*suspend_late) (struct pci_dev *dev, pm_message_t state);
 674         int  (*resume_early) (struct pci_dev *dev);
 675         int  (*resume) (struct pci_dev *dev);                   /* Device woken up */
 676         void (*shutdown) (struct pci_dev *dev);
 677         int (*sriov_configure) (struct pci_dev *dev, int num_vfs); /* PF pdev */
 678         const struct pci_error_handlers *err_handler;
 679         struct device_driver    driver;
 680         struct pci_dynids dynids;
 681 };
 682
 683 #define to_pci_driver(drv) container_of(drv, struct pci_driver, driver)
 684
 685 /**
 686  * DEFINE_PCI_DEVICE_TABLE - macro used to describe a pci device table
 687  * @_table: device table name
 688  *
 689  * This macro is deprecated and should not be used in new code.
 690  */
 691 #define DEFINE_PCI_DEVICE_TABLE(_table) \
 692         const struct pci_device_id _table[]
 693
 694 /**
 695  * PCI_DEVICE - macro used to describe a specific pci device
 696  * @vend: the 16 bit PCI Vendor ID
 697  * @dev: the 16 bit PCI Device ID
 698  *
 699  * This macro is used to create a struct pci_device_id that matches a
 700  * specific device.  The subvendor and subdevice fields will be set to
 701  * PCI_ANY_ID.
 702  */
 703 #define PCI_DEVICE(vend,dev) \
 704         .vendor = (vend), .device = (dev), \
 705         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 706
 707 /**
 708  * PCI_DEVICE_SUB - macro used to describe a specific pci device with subsystem
 709  * @vend: the 16 bit PCI Vendor ID
 710  * @dev: the 16 bit PCI Device ID
 711  * @subvend: the 16 bit PCI Subvendor ID
 712  * @subdev: the 16 bit PCI Subdevice ID
 713  *
 714  * This macro is used to create a struct pci_device_id that matches a
 715  * specific device with subsystem information.
 716  */
 717 #define PCI_DEVICE_SUB(vend, dev, subvend, subdev) \
 718         .vendor = (vend), .device = (dev), \
 719         .subvendor = (subvend), .subdevice = (subdev)
 720
 721 /**
 722  * PCI_DEVICE_CLASS - macro used to describe a specific pci device class
 723  * @dev_class: the class, subclass, prog-if triple for this device
 724  * @dev_class_mask: the class mask for this device
 725  *
 726  * This macro is used to create a struct pci_device_id that matches a
 727  * specific PCI class.  The vendor, device, subvendor, and subdevice
 728  * fields will be set to PCI_ANY_ID.
 729  */
 730 #define PCI_DEVICE_CLASS(dev_class,dev_class_mask) \
 731         .class = (dev_class), .class_mask = (dev_class_mask), \
 732         .vendor = PCI_ANY_ID, .device = PCI_ANY_ID, \
 733         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 734
 735 /**
 736  * PCI_VDEVICE - macro used to describe a specific pci device in short form
 737  * @vend: the vendor name
 738  * @dev: the 16 bit PCI Device ID
 739  *
 740  * This macro is used to create a struct pci_device_id that matches a
 741  * specific PCI device.  The subvendor, and subdevice fields will be set
 742  * to PCI_ANY_ID. The macro allows the next field to follow as the device
 743  * private data.
 744  */
 745
 746 #define PCI_VDEVICE(vend, dev) \
 747         .vendor = PCI_VENDOR_ID_##vend, .device = (dev), \
 748         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0
 749
 750 enum {
 751         PCI_REASSIGN_ALL_RSRC   = 0x00000001,   /* ignore firmware setup */
 752         PCI_REASSIGN_ALL_BUS    = 0x00000002,   /* reassign all bus numbers */
 753         PCI_PROBE_ONLY          = 0x00000004,   /* use existing setup */
 754         PCI_CAN_SKIP_ISA_ALIGN  = 0x00000008,   /* don't do ISA alignment */
 755         PCI_ENABLE_PROC_DOMAINS = 0x00000010,   /* enable domains in /proc */
 756         PCI_COMPAT_DOMAIN_0     = 0x00000020,   /* ... except domain 0 */
 757         PCI_SCAN_ALL_PCIE_DEVS  = 0x00000040,   /* scan all, not just dev 0 */
 758 };
 759
 760 /* these external functions are only available when PCI support is enabled */
 761 #ifdef CONFIG_PCI
 762
 763 extern unsigned int pci_flags;
 764
 765 static inline void pci_set_flags(int flags) { pci_flags = flags; }
 766 static inline void pci_add_flags(int flags) { pci_flags |= flags; }
 767 static inline void pci_clear_flags(int flags) { pci_flags &= ~flags; }
 768 static inline int pci_has_flag(int flag) { return pci_flags & flag; }
 769
 770 void pcie_bus_configure_settings(struct pci_bus *bus);
 771
 772 enum pcie_bus_config_types {
 773         PCIE_BUS_TUNE_OFF,      /* don't touch MPS at all */
 774         PCIE_BUS_DEFAULT,       /* ensure MPS matches upstream bridge */
 775         PCIE_BUS_SAFE,          /* use largest MPS boot-time devices support */
 776         PCIE_BUS_PERFORMANCE,   /* use MPS and MRRS for best performance */
 777         PCIE_BUS_PEER2PEER,     /* set MPS = 128 for all devices */
 778 };
 779
 780 extern enum pcie_bus_config_types pcie_bus_config;
 781
 782 extern struct bus_type pci_bus_type;
 783
 784 /* Do NOT directly access these two variables, unless you are arch-specific PCI
 785  * code, or PCI core code. */
 786 extern struct list_head pci_root_buses; /* list of all known PCI buses */
 787 /* Some device drivers need know if PCI is initiated */
 788 int no_pci_devices(void);
 789
 790 void pcibios_resource_survey_bus(struct pci_bus *bus);
 791 void pcibios_bus_add_device(struct pci_dev *pdev);
 792 void pcibios_add_bus(struct pci_bus *bus);
 793 void pcibios_remove_bus(struct pci_bus *bus);
 794 void pcibios_fixup_bus(struct pci_bus *);
 795 int __must_check pcibios_enable_device(struct pci_dev *, int mask);
 796 /* Architecture-specific versions may override this (weak) */
 797 char *pcibios_setup(char *str);
 798
 799 /* Used only when drivers/pci/setup.c is used */
 800 resource_size_t pcibios_align_resource(void *, const struct resource *,
 801                                 resource_size_t,
 802                                 resource_size_t);
 803 void pcibios_update_irq(struct pci_dev *, int irq);
 804
 805 /* Weak but can be overriden by arch */
 806 void pci_fixup_cardbus(struct pci_bus *);
 807
 808 /* Generic PCI functions used internally */
 809
 810 void pcibios_resource_to_bus(struct pci_bus *bus, struct pci_bus_region *region,
 811                              struct resource *res);
 812 void pcibios_bus_to_resource(struct pci_bus *bus, struct resource *res,
 813                              struct pci_bus_region *region);
 814 void pcibios_scan_specific_bus(int busn);
 815 struct pci_bus *pci_find_bus(int domain, int busnr);
 816 void pci_bus_add_devices(const struct pci_bus *bus);
 817 struct pci_bus *pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata);
 818 struct pci_bus *pci_create_root_bus(struct device *parent, int bus,
 819                                     struct pci_ops *ops, void *sysdata,
 820                                     struct list_head *resources);
 821 int pci_bus_insert_busn_res(struct pci_bus *b, int bus, int busmax);
 822 int pci_bus_update_busn_res_end(struct pci_bus *b, int busmax);
 823 void pci_bus_release_busn_res(struct pci_bus *b);
 824 struct pci_bus *pci_scan_root_bus_msi(struct device *parent, int bus,
 825                                       struct pci_ops *ops, void *sysdata,
 826                                       struct list_head *resources,
 827                                       struct msi_controller *msi);
 828 struct pci_bus *pci_scan_root_bus(struct device *parent, int bus,
 829                                              struct pci_ops *ops, void *sysdata,
 830                                              struct list_head *resources);
 831 struct pci_bus *pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev,
 832                                 int busnr);
 833 void pcie_update_link_speed(struct pci_bus *bus, u16 link_status);
 834 struct pci_slot *pci_create_slot(struct pci_bus *parent, int slot_nr,
 835                                  const char *name,
 836                                  struct hotplug_slot *hotplug);
 837 void pci_destroy_slot(struct pci_slot *slot);
 838 #ifdef CONFIG_SYSFS
 839 void pci_dev_assign_slot(struct pci_dev *dev);
 840 #else
 841 static inline void pci_dev_assign_slot(struct pci_dev *dev) { }
 842 #endif
 843 int pci_scan_slot(struct pci_bus *bus, int devfn);
 844 struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn);
 845 void pci_device_add(struct pci_dev *dev, struct pci_bus *bus);
 846 unsigned int pci_scan_child_bus(struct pci_bus *bus);
 847 void pci_bus_add_device(struct pci_dev *dev);
 848 void pci_read_bridge_bases(struct pci_bus *child);
 849 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
 850                                           struct resource *res);
 851 struct pci_dev *pci_find_pcie_root_port(struct pci_dev *dev);
 852 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin);
 853 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge);
 854 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp);
 855 struct pci_dev *pci_dev_get(struct pci_dev *dev);
 856 void pci_dev_put(struct pci_dev *dev);
 857 void pci_remove_bus(struct pci_bus *b);
 858 void pci_stop_and_remove_bus_device(struct pci_dev *dev);
 859 void pci_stop_and_remove_bus_device_locked(struct pci_dev *dev);
 860 void pci_stop_root_bus(struct pci_bus *bus);
 861 void pci_remove_root_bus(struct pci_bus *bus);
 862 void pci_setup_cardbus(struct pci_bus *bus);
 863 void pcibios_setup_bridge(struct pci_bus *bus, unsigned long type);
 864 void pci_sort_breadthfirst(void);
 865 #define dev_is_pci(d) ((d)->bus == &pci_bus_type)
 866 #define dev_is_pf(d) ((dev_is_pci(d) ? to_pci_dev(d)->is_physfn : false))
 867 #define dev_num_vf(d) ((dev_is_pci(d) ? pci_num_vf(to_pci_dev(d)) : 0))
 868
 869 /* Generic PCI functions exported to card drivers */
 870
 871 enum pci_lost_interrupt_reason {
 872         PCI_LOST_IRQ_NO_INFORMATION = 0,
 873         PCI_LOST_IRQ_DISABLE_MSI,
 874         PCI_LOST_IRQ_DISABLE_MSIX,
 875         PCI_LOST_IRQ_DISABLE_ACPI,
 876 };
 877 enum pci_lost_interrupt_reason pci_lost_interrupt(struct pci_dev *dev);
 878 int pci_find_capability(struct pci_dev *dev, int cap);
 879 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap);
 880 int pci_find_ext_capability(struct pci_dev *dev, int cap);
 881 int pci_find_next_ext_capability(struct pci_dev *dev, int pos, int cap);
 882 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap);
 883 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap);
 884 struct pci_bus *pci_find_next_bus(const struct pci_bus *from);
 885
 886 struct pci_dev *pci_get_device(unsigned int vendor, unsigned int device,
 887                                 struct pci_dev *from);
 888 struct pci_dev *pci_get_subsys(unsigned int vendor, unsigned int device,
 889                                 unsigned int ss_vendor, unsigned int ss_device,
 890                                 struct pci_dev *from);
 891 struct pci_dev *pci_get_slot(struct pci_bus *bus, unsigned int devfn);
 892 struct pci_dev *pci_get_domain_bus_and_slot(int domain, unsigned int bus,
 893                                             unsigned int devfn);
 894 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
 895                                                    unsigned int devfn)
 896 {
 897         return pci_get_domain_bus_and_slot(0, bus, devfn);
 898 }
 899 struct pci_dev *pci_get_class(unsigned int class, struct pci_dev *from);
 900 int pci_dev_present(const struct pci_device_id *ids);
 901
 902 int pci_bus_read_config_byte(struct pci_bus *bus, unsigned int devfn,
 903                              int where, u8 *val);
 904 int pci_bus_read_config_word(struct pci_bus *bus, unsigned int devfn,
 905                              int where, u16 *val);
 906 int pci_bus_read_config_dword(struct pci_bus *bus, unsigned int devfn,
 907                               int where, u32 *val);
 908 int pci_bus_write_config_byte(struct pci_bus *bus, unsigned int devfn,
 909                               int where, u8 val);
 910 int pci_bus_write_config_word(struct pci_bus *bus, unsigned int devfn,
 911                               int where, u16 val);
 912 int pci_bus_write_config_dword(struct pci_bus *bus, unsigned int devfn,
 913                                int where, u32 val);
 914
 915 int pci_generic_config_read(struct pci_bus *bus, unsigned int devfn,
 916                             int where, int size, u32 *val);
 917 int pci_generic_config_write(struct pci_bus *bus, unsigned int devfn,
 918                             int where, int size, u32 val);
 919 int pci_generic_config_read32(struct pci_bus *bus, unsigned int devfn,
 920                               int where, int size, u32 *val);
 921 int pci_generic_config_write32(struct pci_bus *bus, unsigned int devfn,
 922                                int where, int size, u32 val);
 923
 924 struct pci_ops *pci_bus_set_ops(struct pci_bus *bus, struct pci_ops *ops);
 925
 926 static inline int pci_read_config_byte(const struct pci_dev *dev, int where, u8 *val)
 927 {
 928         return pci_bus_read_config_byte(dev->bus, dev->devfn, where, val);
 929 }
 930 static inline int pci_read_config_word(const struct pci_dev *dev, int where, u16 *val)
 931 {
 932         return pci_bus_read_config_word(dev->bus, dev->devfn, where, val);
 933 }
 934 static inline int pci_read_config_dword(const struct pci_dev *dev, int where,
 935                                         u32 *val)
 936 {
 937         return pci_bus_read_config_dword(dev->bus, dev->devfn, where, val);
 938 }
 939 static inline int pci_write_config_byte(const struct pci_dev *dev, int where, u8 val)
 940 {
 941         return pci_bus_write_config_byte(dev->bus, dev->devfn, where, val);
 942 }
 943 static inline int pci_write_config_word(const struct pci_dev *dev, int where, u16 val)
 944 {
 945         return pci_bus_write_config_word(dev->bus, dev->devfn, where, val);
 946 }
 947 static inline int pci_write_config_dword(const struct pci_dev *dev, int where,
 948                                          u32 val)
 949 {
 950         return pci_bus_write_config_dword(dev->bus, dev->devfn, where, val);
 951 }
 952
 953 int pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *val);
 954 int pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *val);
 955 int pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val);
 956 int pcie_capability_write_dword(struct pci_dev *dev, int pos, u32 val);
 957 int pcie_capability_clear_and_set_word(struct pci_dev *dev, int pos,
 958                                        u16 clear, u16 set);
 959 int pcie_capability_clear_and_set_dword(struct pci_dev *dev, int pos,
 960                                         u32 clear, u32 set);
 961
 962 static inline int pcie_capability_set_word(struct pci_dev *dev, int pos,
 963                                            u16 set)
 964 {
 965         return pcie_capability_clear_and_set_word(dev, pos, 0, set);
 966 }
 967
 968 static inline int pcie_capability_set_dword(struct pci_dev *dev, int pos,
 969                                             u32 set)
 970 {
 971         return pcie_capability_clear_and_set_dword(dev, pos, 0, set);
 972 }
 973
 974 static inline int pcie_capability_clear_word(struct pci_dev *dev, int pos,
 975                                              u16 clear)
 976 {
 977         return pcie_capability_clear_and_set_word(dev, pos, clear, 0);
 978 }
 979
 980 static inline int pcie_capability_clear_dword(struct pci_dev *dev, int pos,
 981                                               u32 clear)
 982 {
 983         return pcie_capability_clear_and_set_dword(dev, pos, clear, 0);
 984 }
 985
 986 /* user-space driven config access */
 987 int pci_user_read_config_byte(struct pci_dev *dev, int where, u8 *val);
 988 int pci_user_read_config_word(struct pci_dev *dev, int where, u16 *val);
 989 int pci_user_read_config_dword(struct pci_dev *dev, int where, u32 *val);
 990 int pci_user_write_config_byte(struct pci_dev *dev, int where, u8 val);
 991 int pci_user_write_config_word(struct pci_dev *dev, int where, u16 val);
 992 int pci_user_write_config_dword(struct pci_dev *dev, int where, u32 val);
 993
 994 int __must_check pci_enable_device(struct pci_dev *dev);
 995 int __must_check pci_enable_device_io(struct pci_dev *dev);
 996 int __must_check pci_enable_device_mem(struct pci_dev *dev);
 997 int __must_check pci_reenable_device(struct pci_dev *);
 998 int __must_check pcim_enable_device(struct pci_dev *pdev);
 999 void pcim_pin_device(struct pci_dev *pdev);
1000
1001 static inline int pci_is_enabled(struct pci_dev *pdev)
1002 {
1003         return (atomic_read(&pdev->enable_cnt) > 0);
1004 }
1005
1006 static inline int pci_is_managed(struct pci_dev *pdev)
1007 {
1008         return pdev->is_managed;
1009 }
1010
1011 void pci_disable_device(struct pci_dev *dev);
1012
1013 extern unsigned int pcibios_max_latency;
1014 void pci_set_master(struct pci_dev *dev);
1015 void pci_clear_master(struct pci_dev *dev);
1016
1017 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state);
1018 int pci_set_cacheline_size(struct pci_dev *dev);
1019 #define HAVE_PCI_SET_MWI
1020 int __must_check pci_set_mwi(struct pci_dev *dev);
1021 int pci_try_set_mwi(struct pci_dev *dev);
1022 void pci_clear_mwi(struct pci_dev *dev);
1023 void pci_intx(struct pci_dev *dev, int enable);
1024 bool pci_intx_mask_supported(struct pci_dev *dev);
1025 bool pci_check_and_mask_intx(struct pci_dev *dev);
1026 bool pci_check_and_unmask_intx(struct pci_dev *dev);
1027 int pci_wait_for_pending(struct pci_dev *dev, int pos, u16 mask);
1028 int pci_wait_for_pending_transaction(struct pci_dev *dev);
1029 int pcix_get_max_mmrbc(struct pci_dev *dev);
1030 int pcix_get_mmrbc(struct pci_dev *dev);
1031 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc);
1032 int pcie_get_readrq(struct pci_dev *dev);
1033 int pcie_set_readrq(struct pci_dev *dev, int rq);
1034 int pcie_get_mps(struct pci_dev *dev);
1035 int pcie_set_mps(struct pci_dev *dev, int mps);
1036 int pcie_get_minimum_link(struct pci_dev *dev, enum pci_bus_speed *speed,
1037                           enum pcie_link_width *width);
1038 int __pci_reset_function(struct pci_dev *dev);
1039 int __pci_reset_function_locked(struct pci_dev *dev);
1040 int pci_reset_function(struct pci_dev *dev);
1041 int pci_try_reset_function(struct pci_dev *dev);
1042 int pci_probe_reset_slot(struct pci_slot *slot);
1043 int pci_reset_slot(struct pci_slot *slot);
1044 int pci_try_reset_slot(struct pci_slot *slot);
1045 int pci_probe_reset_bus(struct pci_bus *bus);
1046 int pci_reset_bus(struct pci_bus *bus);
1047 int pci_try_reset_bus(struct pci_bus *bus);
1048 void pci_reset_secondary_bus(struct pci_dev *dev);
1049 void pcibios_reset_secondary_bus(struct pci_dev *dev);
1050 void pci_reset_bridge_secondary_bus(struct pci_dev *dev);
1051 void pci_update_resource(struct pci_dev *dev, int resno);
1052 int __must_check pci_assign_resource(struct pci_dev *dev, int i);
1053 int __must_check pci_reassign_resource(struct pci_dev *dev, int i, resource_size_t add_size, resource_size_t align);
1054 int pci_select_bars(struct pci_dev *dev, unsigned long flags);
1055 bool pci_device_is_present(struct pci_dev *pdev);
1056 void pci_ignore_hotplug(struct pci_dev *dev);
1057
1058 /* ROM control related routines */
1059 int pci_enable_rom(struct pci_dev *pdev);
1060 void pci_disable_rom(struct pci_dev *pdev);
1061 void __iomem __must_check *pci_map_rom(struct pci_dev *pdev, size_t *size);
1062 void pci_unmap_rom(struct pci_dev *pdev, void __iomem *rom);
1063 size_t pci_get_rom_size(struct pci_dev *pdev, void __iomem *rom, size_t size);
1064 void __iomem __must_check *pci_platform_rom(struct pci_dev *pdev, size_t *size);
1065
1066 /* Power management related routines */
1067 int pci_save_state(struct pci_dev *dev);
1068 void pci_restore_state(struct pci_dev *dev);
1069 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev);
1070 int pci_load_saved_state(struct pci_dev *dev,
1071                          struct pci_saved_state *state);
1072 int pci_load_and_free_saved_state(struct pci_dev *dev,
1073                                   struct pci_saved_state **state);
1074 struct pci_cap_saved_state *pci_find_saved_cap(struct pci_dev *dev, char cap);
1075 struct pci_cap_saved_state *pci_find_saved_ext_cap(struct pci_dev *dev,
1076                                                    u16 cap);
1077 int pci_add_cap_save_buffer(struct pci_dev *dev, char cap, unsigned int size);
1078 int pci_add_ext_cap_save_buffer(struct pci_dev *dev,
1079                                 u16 cap, unsigned int size);
1080 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state);
1081 int pci_set_power_state(struct pci_dev *dev, pci_power_t state);
1082 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state);
1083 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state);
1084 void pci_pme_active(struct pci_dev *dev, bool enable);
1085 int __pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1086                       bool runtime, bool enable);
1087 int pci_wake_from_d3(struct pci_dev *dev, bool enable);
1088 int pci_prepare_to_sleep(struct pci_dev *dev);
1089 int pci_back_from_sleep(struct pci_dev *dev);
1090 bool pci_dev_run_wake(struct pci_dev *dev);
1091 bool pci_check_pme_status(struct pci_dev *dev);
1092 void pci_pme_wakeup_bus(struct pci_bus *bus);
1093 void pci_d3cold_enable(struct pci_dev *dev);
1094 void pci_d3cold_disable(struct pci_dev *dev);
1095
1096 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1097                                   bool enable)
1098 {
1099         return __pci_enable_wake(dev, state, false, enable);
1100 }
1101
1102 /* PCI Virtual Channel */
1103 int pci_save_vc_state(struct pci_dev *dev);
1104 void pci_restore_vc_state(struct pci_dev *dev);
1105 void pci_allocate_vc_save_buffers(struct pci_dev *dev);
1106
1107 /* For use by arch with custom probe code */
1108 void set_pcie_port_type(struct pci_dev *pdev);
1109 void set_pcie_hotplug_bridge(struct pci_dev *pdev);
1110
1111 /* Functions for PCI Hotplug drivers to use */
1112 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap);
1113 unsigned int pci_rescan_bus_bridge_resize(struct pci_dev *bridge);
1114 unsigned int pci_rescan_bus(struct pci_bus *bus);
1115 void pci_lock_rescan_remove(void);
1116 void pci_unlock_rescan_remove(void);
1117
1118 /* Vital product data routines */
1119 ssize_t pci_read_vpd(struct pci_dev *dev, loff_t pos, size_t count, void *buf);
1120 ssize_t pci_write_vpd(struct pci_dev *dev, loff_t pos, size_t count, const void *buf);
1121 int pci_set_vpd_size(struct pci_dev *dev, size_t len);
1122
1123 /* Helper functions for low-level code (drivers/pci/setup-[bus,res].c) */
1124 resource_size_t pcibios_retrieve_fw_addr(struct pci_dev *dev, int idx);
1125 void pci_bus_assign_resources(const struct pci_bus *bus);
1126 void pci_bus_claim_resources(struct pci_bus *bus);
1127 void pci_bus_size_bridges(struct pci_bus *bus);
1128 int pci_claim_resource(struct pci_dev *, int);
1129 int pci_claim_bridge_resource(struct pci_dev *bridge, int i);
1130 void pci_assign_unassigned_resources(void);
1131 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge);
1132 void pci_assign_unassigned_bus_resources(struct pci_bus *bus);
1133 void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus);
1134 void pdev_enable_device(struct pci_dev *);
1135 int pci_enable_resources(struct pci_dev *, int mask);
1136 void pci_fixup_irqs(u8 (*)(struct pci_dev *, u8 *),
1137                     int (*)(const struct pci_dev *, u8, u8));
1138 #define HAVE_PCI_REQ_REGIONS    2
1139 int __must_check pci_request_regions(struct pci_dev *, const char *);
1140 int __must_check pci_request_regions_exclusive(struct pci_dev *, const char *);
1141 void pci_release_regions(struct pci_dev *);
1142 int __must_check pci_request_region(struct pci_dev *, int, const char *);
1143 int __must_check pci_request_region_exclusive(struct pci_dev *, int, const char *);
1144 void pci_release_region(struct pci_dev *, int);
1145 int pci_request_selected_regions(struct pci_dev *, int, const char *);
1146 int pci_request_selected_regions_exclusive(struct pci_dev *, int, const char *);
1147 void pci_release_selected_regions(struct pci_dev *, int);
1148
1149 /* drivers/pci/bus.c */
1150 struct pci_bus *pci_bus_get(struct pci_bus *bus);
1151 void pci_bus_put(struct pci_bus *bus);
1152 void pci_add_resource(struct list_head *resources, struct resource *res);
1153 void pci_add_resource_offset(struct list_head *resources, struct resource *res,
1154                              resource_size_t offset);
1155 void pci_free_resource_list(struct list_head *resources);
1156 void pci_bus_add_resource(struct pci_bus *bus, struct resource *res,
1157                           unsigned int flags);
1158 struct resource *pci_bus_resource_n(const struct pci_bus *bus, int n);
1159 void pci_bus_remove_resources(struct pci_bus *bus);
1160 int devm_request_pci_bus_resources(struct device *dev,
1161                                    struct list_head *resources);
1162
1163 #define pci_bus_for_each_resource(bus, res, i)                          \
1164         for (i = 0;                                                     \
1165             (res = pci_bus_resource_n(bus, i)) || i < PCI_BRIDGE_RESOURCE_NUM; \
1166              i++)
1167
1168 int __must_check pci_bus_alloc_resource(struct pci_bus *bus,
1169                         struct resource *res, resource_size_t size,
1170                         resource_size_t align, resource_size_t min,
1171                         unsigned long type_mask,
1172                         resource_size_t (*alignf)(void *,
1173                                                   const struct resource *,
1174                                                   resource_size_t,
1175                                                   resource_size_t),
1176                         void *alignf_data);
1177
1178
1179 int pci_register_io_range(phys_addr_t addr, resource_size_t size);
1180 unsigned long pci_address_to_pio(phys_addr_t addr);
1181 phys_addr_t pci_pio_to_address(unsigned long pio);
1182 int pci_remap_iospace(const struct resource *res, phys_addr_t phys_addr);
1183 void pci_unmap_iospace(struct resource *res);
1184
1185 static inline pci_bus_addr_t pci_bus_address(struct pci_dev *pdev, int bar)
1186 {
1187         struct pci_bus_region region;
1188
1189         pcibios_resource_to_bus(pdev->bus, &region, &pdev->resource[bar]);
1190         return region.start;
1191 }
1192
1193 /* Proper probing supporting hot-pluggable devices */
1194 int __must_check __pci_register_driver(struct pci_driver *, struct module *,
1195                                        const char *mod_name);
1196
1197 /*
1198  * pci_register_driver must be a macro so that KBUILD_MODNAME can be expanded
1199  */
1200 #define pci_register_driver(driver)             \
1201         __pci_register_driver(driver, THIS_MODULE, KBUILD_MODNAME)
1202
1203 void pci_unregister_driver(struct pci_driver *dev);
1204
1205 /**
1206  * module_pci_driver() - Helper macro for registering a PCI driver
1207  * @__pci_driver: pci_driver struct
1208  *
1209  * Helper macro for PCI drivers which do not do anything special in module
1210  * init/exit. This eliminates a lot of boilerplate. Each module may only
1211  * use this macro once, and calling it replaces module_init() and module_exit()
1212  */
1213 #define module_pci_driver(__pci_driver) \
1214         module_driver(__pci_driver, pci_register_driver, \
1215                        pci_unregister_driver)
1216
1217 /**
1218  * builtin_pci_driver() - Helper macro for registering a PCI driver
1219  * @__pci_driver: pci_driver struct
1220  *
1221  * Helper macro for PCI drivers which do not do anything special in their
1222  * init code. This eliminates a lot of boilerplate. Each driver may only
1223  * use this macro once, and calling it replaces device_initcall(...)
1224  */
1225 #define builtin_pci_driver(__pci_driver) \
1226         builtin_driver(__pci_driver, pci_register_driver)
1227
1228 struct pci_driver *pci_dev_driver(const struct pci_dev *dev);
1229 int pci_add_dynid(struct pci_driver *drv,
1230                   unsigned int vendor, unsigned int device,
1231                   unsigned int subvendor, unsigned int subdevice,
1232                   unsigned int class, unsigned int class_mask,
1233                   unsigned long driver_data);
1234 const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1235                                          struct pci_dev *dev);
1236 int pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max,
1237                     int pass);
1238
1239 void pci_walk_bus(struct pci_bus *top, int (*cb)(struct pci_dev *, void *),
1240                   void *userdata);
1241 int pci_cfg_space_size(struct pci_dev *dev);
1242 unsigned char pci_bus_max_busnr(struct pci_bus *bus);
1243 void pci_setup_bridge(struct pci_bus *bus);
1244 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
1245                                          unsigned long type);
1246 resource_size_t pcibios_iov_resource_alignment(struct pci_dev *dev, int resno);
1247
1248 #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
1249 #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
1250
1251 int pci_set_vga_state(struct pci_dev *pdev, bool decode,
1252                       unsigned int command_bits, u32 flags);
1253
1254 #define PCI_IRQ_LEGACY          (1 << 0) /* allow legacy interrupts */
1255 #define PCI_IRQ_MSI             (1 << 1) /* allow MSI interrupts */
1256 #define PCI_IRQ_MSIX            (1 << 2) /* allow MSI-X interrupts */
1257 #define PCI_IRQ_AFFINITY        (1 << 3) /* auto-assign affinity */
1258 #define PCI_IRQ_ALL_TYPES \
1259         (PCI_IRQ_LEGACY | PCI_IRQ_MSI | PCI_IRQ_MSIX)
1260
1261 /* kmem_cache style wrapper around pci_alloc_consistent() */
1262
1263 #include <linux/pci-dma.h>
1264 #include <linux/dmapool.h>
1265
1266 #define pci_pool dma_pool
1267 #define pci_pool_create(name, pdev, size, align, allocation) \
1268                 dma_pool_create(name, &pdev->dev, size, align, allocation)
1269 #define pci_pool_destroy(pool) dma_pool_destroy(pool)
1270 #define pci_pool_alloc(pool, flags, handle) dma_pool_alloc(pool, flags, handle)
1271 #define pci_pool_zalloc(pool, flags, handle) \
1272                 dma_pool_zalloc(pool, flags, handle)
1273 #define pci_pool_free(pool, vaddr, addr) dma_pool_free(pool, vaddr, addr)
1274
1275 struct msix_entry {
1276         u32     vector; /* kernel uses to write allocated vector */
1277         u16     entry;  /* driver uses to specify entry, OS writes */
1278 };
1279
1280 #ifdef CONFIG_PCI_MSI
1281 int pci_msi_vec_count(struct pci_dev *dev);
1282 void pci_msi_shutdown(struct pci_dev *dev);
1283 void pci_disable_msi(struct pci_dev *dev);
1284 int pci_msix_vec_count(struct pci_dev *dev);
1285 int pci_enable_msix(struct pci_dev *dev, struct msix_entry *entries, int nvec);
1286 void pci_msix_shutdown(struct pci_dev *dev);
1287 void pci_disable_msix(struct pci_dev *dev);
1288 void pci_restore_msi_state(struct pci_dev *dev);
1289 int pci_msi_enabled(void);
1290 int pci_enable_msi_range(struct pci_dev *dev, int minvec, int maxvec);
1291 static inline int pci_enable_msi_exact(struct pci_dev *dev, int nvec)
1292 {
1293         int rc = pci_enable_msi_range(dev, nvec, nvec);
1294         if (rc < 0)
1295                 return rc;
1296         return 0;
1297 }
1298 int pci_enable_msix_range(struct pci_dev *dev, struct msix_entry *entries,
1299                           int minvec, int maxvec);
1300 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1301                                         struct msix_entry *entries, int nvec)
1302 {
1303         int rc = pci_enable_msix_range(dev, entries, nvec, nvec);
1304         if (rc < 0)
1305                 return rc;
1306         return 0;
1307 }
1308 int pci_alloc_irq_vectors(struct pci_dev *dev, unsigned int min_vecs,
1309                 unsigned int max_vecs, unsigned int flags);
1310 void pci_free_irq_vectors(struct pci_dev *dev);
1311 int pci_irq_vector(struct pci_dev *dev, unsigned int nr);
1312
1313 #else
1314 static inline int pci_msi_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1315 static inline void pci_msi_shutdown(struct pci_dev *dev) { }
1316 static inline void pci_disable_msi(struct pci_dev *dev) { }
1317 static inline int pci_msix_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1318 static inline int pci_enable_msix(struct pci_dev *dev,
1319                                   struct msix_entry *entries, int nvec)
1320 { return -ENOSYS; }
1321 static inline void pci_msix_shutdown(struct pci_dev *dev) { }
1322 static inline void pci_disable_msix(struct pci_dev *dev) { }
1323 static inline void pci_restore_msi_state(struct pci_dev *dev) { }
1324 static inline int pci_msi_enabled(void) { return 0; }
1325 static inline int pci_enable_msi_range(struct pci_dev *dev, int minvec,
1326                                        int maxvec)
1327 { return -ENOSYS; }
1328 static inline int pci_enable_msi_exact(struct pci_dev *dev, int nvec)
1329 { return -ENOSYS; }
1330 static inline int pci_enable_msix_range(struct pci_dev *dev,
1331                       struct msix_entry *entries, int minvec, int maxvec)
1332 { return -ENOSYS; }
1333 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1334                       struct msix_entry *entries, int nvec)
1335 { return -ENOSYS; }
1336 static inline int pci_alloc_irq_vectors(struct pci_dev *dev,
1337                 unsigned int min_vecs, unsigned int max_vecs,
1338                 unsigned int flags)
1339 {
1340         if (min_vecs > 1)
1341                 return -EINVAL;
1342         return 1;
1343 }
1344 static inline void pci_free_irq_vectors(struct pci_dev *dev)
1345 {
1346 }
1347
1348 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1349 {
1350         if (WARN_ON_ONCE(nr > 0))
1351                 return -EINVAL;
1352         return dev->irq;
1353 }
1354 #endif
1355
1356 #ifdef CONFIG_PCIEPORTBUS
1357 extern bool pcie_ports_disabled;
1358 extern bool pcie_ports_auto;
1359 #else
1360 #define pcie_ports_disabled     true
1361 #define pcie_ports_auto         false
1362 #endif
1363
1364 #ifdef CONFIG_PCIEASPM
1365 bool pcie_aspm_support_enabled(void);
1366 #else
1367 static inline bool pcie_aspm_support_enabled(void) { return false; }
1368 #endif
1369
1370 #ifdef CONFIG_PCIEAER
1371 void pci_no_aer(void);
1372 bool pci_aer_available(void);
1373 #else
1374 static inline void pci_no_aer(void) { }
1375 static inline bool pci_aer_available(void) { return false; }
1376 #endif
1377
1378 #ifdef CONFIG_PCIE_ECRC
1379 void pcie_set_ecrc_checking(struct pci_dev *dev);
1380 void pcie_ecrc_get_policy(char *str);
1381 #else
1382 static inline void pcie_set_ecrc_checking(struct pci_dev *dev) { }
1383 static inline void pcie_ecrc_get_policy(char *str) { }
1384 #endif
1385
1386 #define pci_enable_msi(pdev)    pci_enable_msi_exact(pdev, 1)
1387
1388 #ifdef CONFIG_HT_IRQ
1389 /* The functions a driver should call */
1390 int  ht_create_irq(struct pci_dev *dev, int idx);
1391 void ht_destroy_irq(unsigned int irq);
1392 #endif /* CONFIG_HT_IRQ */
1393
1394 #ifdef CONFIG_PCI_ATS
1395 /* Address Translation Service */
1396 void pci_ats_init(struct pci_dev *dev);
1397 int pci_enable_ats(struct pci_dev *dev, int ps);
1398 void pci_disable_ats(struct pci_dev *dev);
1399 int pci_ats_queue_depth(struct pci_dev *dev);
1400 #else
1401 static inline void pci_ats_init(struct pci_dev *d) { }
1402 static inline int pci_enable_ats(struct pci_dev *d, int ps) { return -ENODEV; }
1403 static inline void pci_disable_ats(struct pci_dev *d) { }
1404 static inline int pci_ats_queue_depth(struct pci_dev *d) { return -ENODEV; }
1405 #endif
1406
1407 void pci_cfg_access_lock(struct pci_dev *dev);
1408 bool pci_cfg_access_trylock(struct pci_dev *dev);
1409 void pci_cfg_access_unlock(struct pci_dev *dev);
1410
1411 /*
1412  * PCI domain support.  Sometimes called PCI segment (eg by ACPI),
1413  * a PCI domain is defined to be a set of PCI buses which share
1414  * configuration space.
1415  */
1416 #ifdef CONFIG_PCI_DOMAINS
1417 extern int pci_domains_supported;
1418 int pci_get_new_domain_nr(void);
1419 #else
1420 enum { pci_domains_supported = 0 };
1421 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1422 static inline int pci_proc_domain(struct pci_bus *bus) { return 0; }
1423 static inline int pci_get_new_domain_nr(void) { return -ENOSYS; }
1424 #endif /* CONFIG_PCI_DOMAINS */
1425
1426 /*
1427  * Generic implementation for PCI domain support. If your
1428  * architecture does not need custom management of PCI
1429  * domains then this implementation will be used
1430  */
1431 #ifdef CONFIG_PCI_DOMAINS_GENERIC
1432 static inline int pci_domain_nr(struct pci_bus *bus)
1433 {
1434         return bus->domain_nr;
1435 }
1436 #ifdef CONFIG_ACPI
1437 int acpi_pci_bus_find_domain_nr(struct pci_bus *bus);
1438 #else
1439 static inline int acpi_pci_bus_find_domain_nr(struct pci_bus *bus)
1440 { return 0; }
1441 #endif
1442 int pci_bus_find_domain_nr(struct pci_bus *bus, struct device *parent);
1443 #endif
1444
1445 /* some architectures require additional setup to direct VGA traffic */
1446 typedef int (*arch_set_vga_state_t)(struct pci_dev *pdev, bool decode,
1447                       unsigned int command_bits, u32 flags);
1448 void pci_register_set_vga_state(arch_set_vga_state_t func);
1449
1450 static inline int
1451 pci_request_io_regions(struct pci_dev *pdev, const char *name)
1452 {
1453         return pci_request_selected_regions(pdev,
1454                             pci_select_bars(pdev, IORESOURCE_IO), name);
1455 }
1456
1457 static inline void
1458 pci_release_io_regions(struct pci_dev *pdev)
1459 {
1460         return pci_release_selected_regions(pdev,
1461                             pci_select_bars(pdev, IORESOURCE_IO));
1462 }
1463
1464 static inline int
1465 pci_request_mem_regions(struct pci_dev *pdev, const char *name)
1466 {
1467         return pci_request_selected_regions(pdev,
1468                             pci_select_bars(pdev, IORESOURCE_MEM), name);
1469 }
1470
1471 static inline void
1472 pci_release_mem_regions(struct pci_dev *pdev)
1473 {
1474         return pci_release_selected_regions(pdev,
1475                             pci_select_bars(pdev, IORESOURCE_MEM));
1476 }
1477
1478 #else /* CONFIG_PCI is not enabled */
1479
1480 static inline void pci_set_flags(int flags) { }
1481 static inline void pci_add_flags(int flags) { }
1482 static inline void pci_clear_flags(int flags) { }
1483 static inline int pci_has_flag(int flag) { return 0; }
1484
1485 /*
1486  *  If the system does not have PCI, clearly these return errors.  Define
1487  *  these as simple inline functions to avoid hair in drivers.
1488  */
1489
1490 #define _PCI_NOP(o, s, t) \
1491         static inline int pci_##o##_config_##s(struct pci_dev *dev, \
1492                                                 int where, t val) \
1493                 { return PCIBIOS_FUNC_NOT_SUPPORTED; }
1494
1495 #define _PCI_NOP_ALL(o, x)      _PCI_NOP(o, byte, u8 x) \
1496                                 _PCI_NOP(o, word, u16 x) \
1497                                 _PCI_NOP(o, dword, u32 x)
1498 _PCI_NOP_ALL(read, *)
1499 _PCI_NOP_ALL(write,)
1500
1501 static inline struct pci_dev *pci_get_device(unsigned int vendor,
1502                                              unsigned int device,
1503                                              struct pci_dev *from)
1504 { return NULL; }
1505
1506 static inline struct pci_dev *pci_get_subsys(unsigned int vendor,
1507                                              unsigned int device,
1508                                              unsigned int ss_vendor,
1509                                              unsigned int ss_device,
1510                                              struct pci_dev *from)
1511 { return NULL; }
1512
1513 static inline struct pci_dev *pci_get_class(unsigned int class,
1514                                             struct pci_dev *from)
1515 { return NULL; }
1516
1517 #define pci_dev_present(ids)    (0)
1518 #define no_pci_devices()        (1)
1519 #define pci_dev_put(dev)        do { } while (0)
1520
1521 static inline void pci_set_master(struct pci_dev *dev) { }
1522 static inline int pci_enable_device(struct pci_dev *dev) { return -EIO; }
1523 static inline void pci_disable_device(struct pci_dev *dev) { }
1524 static inline int pci_assign_resource(struct pci_dev *dev, int i)
1525 { return -EBUSY; }
1526 static inline int __pci_register_driver(struct pci_driver *drv,
1527                                         struct module *owner)
1528 { return 0; }
1529 static inline int pci_register_driver(struct pci_driver *drv)
1530 { return 0; }
1531 static inline void pci_unregister_driver(struct pci_driver *drv) { }
1532 static inline int pci_find_capability(struct pci_dev *dev, int cap)
1533 { return 0; }
1534 static inline int pci_find_next_capability(struct pci_dev *dev, u8 post,
1535                                            int cap)
1536 { return 0; }
1537 static inline int pci_find_ext_capability(struct pci_dev *dev, int cap)
1538 { return 0; }
1539
1540 /* Power management related routines */
1541 static inline int pci_save_state(struct pci_dev *dev) { return 0; }
1542 static inline void pci_restore_state(struct pci_dev *dev) { }
1543 static inline int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
1544 { return 0; }
1545 static inline int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1546 { return 0; }
1547 static inline pci_power_t pci_choose_state(struct pci_dev *dev,
1548                                            pm_message_t state)
1549 { return PCI_D0; }
1550 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1551                                   int enable)
1552 { return 0; }
1553
1554 static inline int pci_request_regions(struct pci_dev *dev, const char *res_name)
1555 { return -EIO; }
1556 static inline void pci_release_regions(struct pci_dev *dev) { }
1557
1558 static inline unsigned long pci_address_to_pio(phys_addr_t addr) { return -1; }
1559
1560 static inline void pci_block_cfg_access(struct pci_dev *dev) { }
1561 static inline int pci_block_cfg_access_in_atomic(struct pci_dev *dev)
1562 { return 0; }
1563 static inline void pci_unblock_cfg_access(struct pci_dev *dev) { }
1564
1565 static inline struct pci_bus *pci_find_next_bus(const struct pci_bus *from)
1566 { return NULL; }
1567 static inline struct pci_dev *pci_get_slot(struct pci_bus *bus,
1568                                                 unsigned int devfn)
1569 { return NULL; }
1570 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
1571                                                 unsigned int devfn)
1572 { return NULL; }
1573
1574 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1575 static inline struct pci_dev *pci_dev_get(struct pci_dev *dev) { return NULL; }
1576 static inline int pci_get_new_domain_nr(void) { return -ENOSYS; }
1577
1578 #define dev_is_pci(d) (false)
1579 #define dev_is_pf(d) (false)
1580 #define dev_num_vf(d) (0)
1581 #endif /* CONFIG_PCI */
1582
1583 /* Include architecture-dependent settings and functions */
1584
1585 #include <asm/pci.h>
1586
1587 #ifndef pci_root_bus_fwnode
1588 #define pci_root_bus_fwnode(bus)        NULL
1589 #endif
1590
1591 /* these helpers provide future and backwards compatibility
1592  * for accessing popular PCI BAR info */
1593 #define pci_resource_start(dev, bar)    ((dev)->resource[(bar)].start)
1594 #define pci_resource_end(dev, bar)      ((dev)->resource[(bar)].end)
1595 #define pci_resource_flags(dev, bar)    ((dev)->resource[(bar)].flags)
1596 #define pci_resource_len(dev,bar) \
1597         ((pci_resource_start((dev), (bar)) == 0 &&      \
1598           pci_resource_end((dev), (bar)) ==             \
1599           pci_resource_start((dev), (bar))) ? 0 :       \
1600                                                         \
1601          (pci_resource_end((dev), (bar)) -              \
1602           pci_resource_start((dev), (bar)) + 1))
1603
1604 /* Similar to the helpers above, these manipulate per-pci_dev
1605  * driver-specific data.  They are really just a wrapper around
1606  * the generic device structure functions of these calls.
1607  */
1608 static inline void *pci_get_drvdata(struct pci_dev *pdev)
1609 {
1610         return dev_get_drvdata(&pdev->dev);
1611 }
1612
1613 static inline void pci_set_drvdata(struct pci_dev *pdev, void *data)
1614 {
1615         dev_set_drvdata(&pdev->dev, data);
1616 }
1617
1618 /* If you want to know what to call your pci_dev, ask this function.
1619  * Again, it's a wrapper around the generic device.
1620  */
1621 static inline const char *pci_name(const struct pci_dev *pdev)
1622 {
1623         return dev_name(&pdev->dev);
1624 }
1625
1626
1627 /* Some archs don't want to expose struct resource to userland as-is
1628  * in sysfs and /proc
1629  */
1630 #ifdef HAVE_ARCH_PCI_RESOURCE_TO_USER
1631 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1632                           const struct resource *rsrc,
1633                           resource_size_t *start, resource_size_t *end);
1634 #else
1635 static inline void pci_resource_to_user(const struct pci_dev *dev, int bar,
1636                 const struct resource *rsrc, resource_size_t *start,
1637                 resource_size_t *end)
1638 {
1639         *start = rsrc->start;
1640         *end = rsrc->end;
1641 }
1642 #endif /* HAVE_ARCH_PCI_RESOURCE_TO_USER */
1643
1644
1645 /*
1646  *  The world is not perfect and supplies us with broken PCI devices.
1647  *  For at least a part of these bugs we need a work-around, so both
1648  *  generic (drivers/pci/quirks.c) and per-architecture code can define
1649  *  fixup hooks to be called for particular buggy devices.
1650  */
1651
1652 struct pci_fixup {
1653         u16 vendor;             /* You can use PCI_ANY_ID here of course */
1654         u16 device;             /* You can use PCI_ANY_ID here of course */
1655         u32 class;              /* You can use PCI_ANY_ID here too */
1656         unsigned int class_shift;       /* should be 0, 8, 16 */
1657         void (*hook)(struct pci_dev *dev);
1658 };
1659
1660 enum pci_fixup_pass {
1661         pci_fixup_early,        /* Before probing BARs */
1662         pci_fixup_header,       /* After reading configuration header */
1663         pci_fixup_final,        /* Final phase of device fixups */
1664         pci_fixup_enable,       /* pci_enable_device() time */
1665         pci_fixup_resume,       /* pci_device_resume() */
1666         pci_fixup_suspend,      /* pci_device_suspend() */
1667         pci_fixup_resume_early, /* pci_device_resume_early() */
1668         pci_fixup_suspend_late, /* pci_device_suspend_late() */
1669 };
1670
1671 /* Anonymous variables would be nice... */
1672 #define DECLARE_PCI_FIXUP_SECTION(section, name, vendor, device, class, \
1673                                   class_shift, hook)                    \
1674         static const struct pci_fixup __PASTE(__pci_fixup_##name,__LINE__) __used       \
1675         __attribute__((__section__(#section), aligned((sizeof(void *)))))    \
1676                 = { vendor, device, class, class_shift, hook };
1677
1678 #define DECLARE_PCI_FIXUP_CLASS_EARLY(vendor, device, class,            \
1679                                          class_shift, hook)             \
1680         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1681                 hook, vendor, device, class, class_shift, hook)
1682 #define DECLARE_PCI_FIXUP_CLASS_HEADER(vendor, device, class,           \
1683                                          class_shift, hook)             \
1684         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1685                 hook, vendor, device, class, class_shift, hook)
1686 #define DECLARE_PCI_FIXUP_CLASS_FINAL(vendor, device, class,            \
1687                                          class_shift, hook)             \
1688         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1689                 hook, vendor, device, class, class_shift, hook)
1690 #define DECLARE_PCI_FIXUP_CLASS_ENABLE(vendor, device, class,           \
1691                                          class_shift, hook)             \
1692         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1693                 hook, vendor, device, class, class_shift, hook)
1694 #define DECLARE_PCI_FIXUP_CLASS_RESUME(vendor, device, class,           \
1695                                          class_shift, hook)             \
1696         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1697                 resume##hook, vendor, device, class,    \
1698                 class_shift, hook)
1699 #define DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(vendor, device, class,     \
1700                                          class_shift, hook)             \
1701         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1702                 resume_early##hook, vendor, device,     \
1703                 class, class_shift, hook)
1704 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND(vendor, device, class,          \
1705                                          class_shift, hook)             \
1706         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1707                 suspend##hook, vendor, device, class,   \
1708                 class_shift, hook)
1709 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND_LATE(vendor, device, class,     \
1710                                          class_shift, hook)             \
1711         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
1712                 suspend_late##hook, vendor, device,     \
1713                 class, class_shift, hook)
1714
1715 #define DECLARE_PCI_FIXUP_EARLY(vendor, device, hook)                   \
1716         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1717                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1718 #define DECLARE_PCI_FIXUP_HEADER(vendor, device, hook)                  \
1719         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1720                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1721 #define DECLARE_PCI_FIXUP_FINAL(vendor, device, hook)                   \
1722         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1723                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1724 #define DECLARE_PCI_FIXUP_ENABLE(vendor, device, hook)                  \
1725         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1726                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1727 #define DECLARE_PCI_FIXUP_RESUME(vendor, device, hook)                  \
1728         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1729                 resume##hook, vendor, device,           \
1730                 PCI_ANY_ID, 0, hook)
1731 #define DECLARE_PCI_FIXUP_RESUME_EARLY(vendor, device, hook)            \
1732         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1733                 resume_early##hook, vendor, device,     \
1734                 PCI_ANY_ID, 0, hook)
1735 #define DECLARE_PCI_FIXUP_SUSPEND(vendor, device, hook)                 \
1736         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1737                 suspend##hook, vendor, device,          \
1738                 PCI_ANY_ID, 0, hook)
1739 #define DECLARE_PCI_FIXUP_SUSPEND_LATE(vendor, device, hook)            \
1740         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
1741                 suspend_late##hook, vendor, device,     \
1742                 PCI_ANY_ID, 0, hook)
1743
1744 #ifdef CONFIG_PCI_QUIRKS
1745 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev);
1746 int pci_dev_specific_acs_enabled(struct pci_dev *dev, u16 acs_flags);
1747 int pci_dev_specific_enable_acs(struct pci_dev *dev);
1748 #else
1749 static inline void pci_fixup_device(enum pci_fixup_pass pass,
1750                                     struct pci_dev *dev) { }
1751 static inline int pci_dev_specific_acs_enabled(struct pci_dev *dev,
1752                                                u16 acs_flags)
1753 {
1754         return -ENOTTY;
1755 }
1756 static inline int pci_dev_specific_enable_acs(struct pci_dev *dev)
1757 {
1758         return -ENOTTY;
1759 }
1760 #endif
1761
1762 void __iomem *pcim_iomap(struct pci_dev *pdev, int bar, unsigned long maxlen);
1763 void pcim_iounmap(struct pci_dev *pdev, void __iomem *addr);
1764 void __iomem * const *pcim_iomap_table(struct pci_dev *pdev);
1765 int pcim_iomap_regions(struct pci_dev *pdev, int mask, const char *name);
1766 int pcim_iomap_regions_request_all(struct pci_dev *pdev, int mask,
1767                                    const char *name);
1768 void pcim_iounmap_regions(struct pci_dev *pdev, int mask);
1769
1770 extern int pci_pci_problems;
1771 #define PCIPCI_FAIL             1       /* No PCI PCI DMA */
1772 #define PCIPCI_TRITON           2
1773 #define PCIPCI_NATOMA           4
1774 #define PCIPCI_VIAETBF          8
1775 #define PCIPCI_VSFX             16
1776 #define PCIPCI_ALIMAGIK         32      /* Need low latency setting */
1777 #define PCIAGP_FAIL             64      /* No PCI to AGP DMA */
1778
1779 extern unsigned long pci_cardbus_io_size;
1780 extern unsigned long pci_cardbus_mem_size;
1781 extern u8 pci_dfl_cache_line_size;
1782 extern u8 pci_cache_line_size;
1783
1784 extern unsigned long pci_hotplug_io_size;
1785 extern unsigned long pci_hotplug_mem_size;
1786 extern unsigned long pci_hotplug_bus_size;
1787
1788 /* Architecture-specific versions may override these (weak) */
1789 void pcibios_disable_device(struct pci_dev *dev);
1790 void pcibios_set_master(struct pci_dev *dev);
1791 int pcibios_set_pcie_reset_state(struct pci_dev *dev,
1792                                  enum pcie_reset_state state);
1793 int pcibios_add_device(struct pci_dev *dev);
1794 void pcibios_release_device(struct pci_dev *dev);
1795 void pcibios_penalize_isa_irq(int irq, int active);
1796 int pcibios_alloc_irq(struct pci_dev *dev);
1797 void pcibios_free_irq(struct pci_dev *dev);
1798
1799 #ifdef CONFIG_HIBERNATE_CALLBACKS
1800 extern struct dev_pm_ops pcibios_pm_ops;
1801 #endif
1802
1803 #if defined(CONFIG_PCI_MMCONFIG) || defined(CONFIG_ACPI_MCFG)
1804 void __init pci_mmcfg_early_init(void);
1805 void __init pci_mmcfg_late_init(void);
1806 #else
1807 static inline void pci_mmcfg_early_init(void) { }
1808 static inline void pci_mmcfg_late_init(void) { }
1809 #endif
1810
1811 int pci_ext_cfg_avail(void);
1812
1813 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar);
1814 void __iomem *pci_ioremap_wc_bar(struct pci_dev *pdev, int bar);
1815
1816 #ifdef CONFIG_PCI_IOV
1817 int pci_iov_virtfn_bus(struct pci_dev *dev, int id);
1818 int pci_iov_virtfn_devfn(struct pci_dev *dev, int id);
1819
1820 int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn);
1821 void pci_disable_sriov(struct pci_dev *dev);
1822 int pci_iov_add_virtfn(struct pci_dev *dev, int id, int reset);
1823 void pci_iov_remove_virtfn(struct pci_dev *dev, int id, int reset);
1824 int pci_num_vf(struct pci_dev *dev);
1825 int pci_vfs_assigned(struct pci_dev *dev);
1826 int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs);
1827 int pci_sriov_get_totalvfs(struct pci_dev *dev);
1828 resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno);
1829 #else
1830 static inline int pci_iov_virtfn_bus(struct pci_dev *dev, int id)
1831 {
1832         return -ENOSYS;
1833 }
1834 static inline int pci_iov_virtfn_devfn(struct pci_dev *dev, int id)
1835 {
1836         return -ENOSYS;
1837 }
1838 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
1839 { return -ENODEV; }
1840 static inline int pci_iov_add_virtfn(struct pci_dev *dev, int id, int reset)
1841 {
1842         return -ENOSYS;
1843 }
1844 static inline void pci_iov_remove_virtfn(struct pci_dev *dev,
1845                                          int id, int reset) { }
1846 static inline void pci_disable_sriov(struct pci_dev *dev) { }
1847 static inline int pci_num_vf(struct pci_dev *dev) { return 0; }
1848 static inline int pci_vfs_assigned(struct pci_dev *dev)
1849 { return 0; }
1850 static inline int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs)
1851 { return 0; }
1852 static inline int pci_sriov_get_totalvfs(struct pci_dev *dev)
1853 { return 0; }
1854 static inline resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno)
1855 { return 0; }
1856 #endif
1857
1858 #if defined(CONFIG_HOTPLUG_PCI) || defined(CONFIG_HOTPLUG_PCI_MODULE)
1859 void pci_hp_create_module_link(struct pci_slot *pci_slot);
1860 void pci_hp_remove_module_link(struct pci_slot *pci_slot);
1861 #endif
1862
1863 /**
1864  * pci_pcie_cap - get the saved PCIe capability offset
1865  * @dev: PCI device
1866  *
1867  * PCIe capability offset is calculated at PCI device initialization
1868  * time and saved in the data structure. This function returns saved
1869  * PCIe capability offset. Using this instead of pci_find_capability()
1870  * reduces unnecessary search in the PCI configuration space. If you
1871  * need to calculate PCIe capability offset from raw device for some
1872  * reasons, please use pci_find_capability() instead.
1873  */
1874 static inline int pci_pcie_cap(struct pci_dev *dev)
1875 {
1876         return dev->pcie_cap;
1877 }
1878
1879 /**
1880  * pci_is_pcie - check if the PCI device is PCI Express capable
1881  * @dev: PCI device
1882  *
1883  * Returns: true if the PCI device is PCI Express capable, false otherwise.
1884  */
1885 static inline bool pci_is_pcie(struct pci_dev *dev)
1886 {
1887         return pci_pcie_cap(dev);
1888 }
1889
1890 /**
1891  * pcie_caps_reg - get the PCIe Capabilities Register
1892  * @dev: PCI device
1893  */
1894 static inline u16 pcie_caps_reg(const struct pci_dev *dev)
1895 {
1896         return dev->pcie_flags_reg;
1897 }
1898
1899 /**
1900  * pci_pcie_type - get the PCIe device/port type
1901  * @dev: PCI device
1902  */
1903 static inline int pci_pcie_type(const struct pci_dev *dev)
1904 {
1905         return (pcie_caps_reg(dev) & PCI_EXP_FLAGS_TYPE) >> 4;
1906 }
1907
1908 void pci_request_acs(void);
1909 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags);
1910 bool pci_acs_path_enabled(struct pci_dev *start,
1911                           struct pci_dev *end, u16 acs_flags);
1912
1913 #define PCI_VPD_LRDT                    0x80    /* Large Resource Data Type */
1914 #define PCI_VPD_LRDT_ID(x)              ((x) | PCI_VPD_LRDT)
1915
1916 /* Large Resource Data Type Tag Item Names */
1917 #define PCI_VPD_LTIN_ID_STRING          0x02    /* Identifier String */
1918 #define PCI_VPD_LTIN_RO_DATA            0x10    /* Read-Only Data */
1919 #define PCI_VPD_LTIN_RW_DATA            0x11    /* Read-Write Data */
1920
1921 #define PCI_VPD_LRDT_ID_STRING          PCI_VPD_LRDT_ID(PCI_VPD_LTIN_ID_STRING)
1922 #define PCI_VPD_LRDT_RO_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RO_DATA)
1923 #define PCI_VPD_LRDT_RW_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RW_DATA)
1924
1925 /* Small Resource Data Type Tag Item Names */
1926 #define PCI_VPD_STIN_END                0x0f    /* End */
1927
1928 #define PCI_VPD_SRDT_END                (PCI_VPD_STIN_END << 3)
1929
1930 #define PCI_VPD_SRDT_TIN_MASK           0x78
1931 #define PCI_VPD_SRDT_LEN_MASK           0x07
1932 #define PCI_VPD_LRDT_TIN_MASK           0x7f
1933
1934 #define PCI_VPD_LRDT_TAG_SIZE           3
1935 #define PCI_VPD_SRDT_TAG_SIZE           1
1936
1937 #define PCI_VPD_INFO_FLD_HDR_SIZE       3
1938
1939 #define PCI_VPD_RO_KEYWORD_PARTNO       "PN"
1940 #define PCI_VPD_RO_KEYWORD_MFR_ID       "MN"
1941 #define PCI_VPD_RO_KEYWORD_VENDOR0      "V0"
1942 #define PCI_VPD_RO_KEYWORD_CHKSUM       "RV"
1943
1944 /**
1945  * pci_vpd_lrdt_size - Extracts the Large Resource Data Type length
1946  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
1947  *
1948  * Returns the extracted Large Resource Data Type length.
1949  */
1950 static inline u16 pci_vpd_lrdt_size(const u8 *lrdt)
1951 {
1952         return (u16)lrdt[1] + ((u16)lrdt[2] << 8);
1953 }
1954
1955 /**
1956  * pci_vpd_lrdt_tag - Extracts the Large Resource Data Type Tag Item
1957  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
1958  *
1959  * Returns the extracted Large Resource Data Type Tag item.
1960  */
1961 static inline u16 pci_vpd_lrdt_tag(const u8 *lrdt)
1962 {
1963     return (u16)(lrdt[0] & PCI_VPD_LRDT_TIN_MASK);
1964 }
1965
1966 /**
1967  * pci_vpd_srdt_size - Extracts the Small Resource Data Type length
1968  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
1969  *
1970  * Returns the extracted Small Resource Data Type length.
1971  */
1972 static inline u8 pci_vpd_srdt_size(const u8 *srdt)
1973 {
1974         return (*srdt) & PCI_VPD_SRDT_LEN_MASK;
1975 }
1976
1977 /**
1978  * pci_vpd_srdt_tag - Extracts the Small Resource Data Type Tag Item
1979  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
1980  *
1981  * Returns the extracted Small Resource Data Type Tag Item.
1982  */
1983 static inline u8 pci_vpd_srdt_tag(const u8 *srdt)
1984 {
1985         return ((*srdt) & PCI_VPD_SRDT_TIN_MASK) >> 3;
1986 }
1987
1988 /**
1989  * pci_vpd_info_field_size - Extracts the information field length
1990  * @lrdt: Pointer to the beginning of an information field header
1991  *
1992  * Returns the extracted information field length.
1993  */
1994 static inline u8 pci_vpd_info_field_size(const u8 *info_field)
1995 {
1996         return info_field[2];
1997 }
1998
1999 /**
2000  * pci_vpd_find_tag - Locates the Resource Data Type tag provided
2001  * @buf: Pointer to buffered vpd data
2002  * @off: The offset into the buffer at which to begin the search
2003  * @len: The length of the vpd buffer
2004  * @rdt: The Resource Data Type to search for
2005  *
2006  * Returns the index where the Resource Data Type was found or
2007  * -ENOENT otherwise.
2008  */
2009 int pci_vpd_find_tag(const u8 *buf, unsigned int off, unsigned int len, u8 rdt);
2010
2011 /**
2012  * pci_vpd_find_info_keyword - Locates an information field keyword in the VPD
2013  * @buf: Pointer to buffered vpd data
2014  * @off: The offset into the buffer at which to begin the search
2015  * @len: The length of the buffer area, relative to off, in which to search
2016  * @kw: The keyword to search for
2017  *
2018  * Returns the index where the information field keyword was found or
2019  * -ENOENT otherwise.
2020  */
2021 int pci_vpd_find_info_keyword(const u8 *buf, unsigned int off,
2022                               unsigned int len, const char *kw);
2023
2024 /* PCI <-> OF binding helpers */
2025 #ifdef CONFIG_OF
2026 struct device_node;
2027 struct irq_domain;
2028 void pci_set_of_node(struct pci_dev *dev);
2029 void pci_release_of_node(struct pci_dev *dev);
2030 void pci_set_bus_of_node(struct pci_bus *bus);
2031 void pci_release_bus_of_node(struct pci_bus *bus);
2032 struct irq_domain *pci_host_bridge_of_msi_domain(struct pci_bus *bus);
2033
2034 /* Arch may override this (weak) */
2035 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus);
2036
2037 static inline struct device_node *
2038 pci_device_to_OF_node(const struct pci_dev *pdev)
2039 {
2040         return pdev ? pdev->dev.of_node : NULL;
2041 }
2042
2043 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
2044 {
2045         return bus ? bus->dev.of_node : NULL;
2046 }
2047
2048 #else /* CONFIG_OF */
2049 static inline void pci_set_of_node(struct pci_dev *dev) { }
2050 static inline void pci_release_of_node(struct pci_dev *dev) { }
2051 static inline void pci_set_bus_of_node(struct pci_bus *bus) { }
2052 static inline void pci_release_bus_of_node(struct pci_bus *bus) { }
2053 static inline struct device_node *
2054 pci_device_to_OF_node(const struct pci_dev *pdev) { return NULL; }
2055 static inline struct irq_domain *
2056 pci_host_bridge_of_msi_domain(struct pci_bus *bus) { return NULL; }
2057 #endif  /* CONFIG_OF */
2058
2059 #ifdef CONFIG_ACPI
2060 struct irq_domain *pci_host_bridge_acpi_msi_domain(struct pci_bus *bus);
2061
2062 void
2063 pci_msi_register_fwnode_provider(struct fwnode_handle *(*fn)(struct device *));
2064 #else
2065 static inline struct irq_domain *
2066 pci_host_bridge_acpi_msi_domain(struct pci_bus *bus) { return NULL; }
2067 #endif
2068
2069 #ifdef CONFIG_EEH
2070 static inline struct eeh_dev *pci_dev_to_eeh_dev(struct pci_dev *pdev)
2071 {
2072         return pdev->dev.archdata.edev;
2073 }
2074 #endif
2075
2076 void pci_add_dma_alias(struct pci_dev *dev, u8 devfn);
2077 bool pci_devs_are_dma_aliases(struct pci_dev *dev1, struct pci_dev *dev2);
2078 int pci_for_each_dma_alias(struct pci_dev *pdev,
2079                            int (*fn)(struct pci_dev *pdev,
2080                                      u16 alias, void *data), void *data);
2081
2082 /* helper functions for operation of device flag */
2083 static inline void pci_set_dev_assigned(struct pci_dev *pdev)
2084 {
2085         pdev->dev_flags |= PCI_DEV_FLAGS_ASSIGNED;
2086 }
2087 static inline void pci_clear_dev_assigned(struct pci_dev *pdev)
2088 {
2089         pdev->dev_flags &= ~PCI_DEV_FLAGS_ASSIGNED;
2090 }
2091 static inline bool pci_is_dev_assigned(struct pci_dev *pdev)
2092 {
2093         return (pdev->dev_flags & PCI_DEV_FLAGS_ASSIGNED) == PCI_DEV_FLAGS_ASSIGNED;
2094 }
2095
2096 /**
2097  * pci_ari_enabled - query ARI forwarding status
2098  * @bus: the PCI bus
2099  *
2100  * Returns true if ARI forwarding is enabled.
2101  */
2102 static inline bool pci_ari_enabled(struct pci_bus *bus)
2103 {
2104         return bus->self && bus->self->ari_enabled;
2105 }
2106
2107 /* provide the legacy pci_dma_* API */
2108 #include <linux/pci-dma-compat.h>
2109
2110 #endif /* LINUX_PCI_H */