include/linux/qed/qed_roce_if.h

   1 /* QLogic qed NIC Driver
   2  * Copyright (c) 2015-2016  QLogic Corporation
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and /or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef _QED_ROCE_IF_H
  33 #define _QED_ROCE_IF_H
  34 #include <linux/types.h>
  35 #include <linux/delay.h>
  36 #include <linux/list.h>
  37 #include <linux/mutex.h>
  38 #include <linux/pci.h>
  39 #include <linux/slab.h>
  40 #include <linux/qed/qed_if.h>
  41 #include <linux/qed/qed_ll2_if.h>
  42
  43 #define QED_RDMA_MAX_CNQ_SIZE               (0xFFFF)
  44
  45 /* rdma interface */
  46
  47 enum qed_roce_qp_state {
  48         QED_ROCE_QP_STATE_RESET,
  49         QED_ROCE_QP_STATE_INIT,
  50         QED_ROCE_QP_STATE_RTR,
  51         QED_ROCE_QP_STATE_RTS,
  52         QED_ROCE_QP_STATE_SQD,
  53         QED_ROCE_QP_STATE_ERR,
  54         QED_ROCE_QP_STATE_SQE
  55 };
  56
  57 enum qed_rdma_tid_type {
  58         QED_RDMA_TID_REGISTERED_MR,
  59         QED_RDMA_TID_FMR,
  60         QED_RDMA_TID_MW_TYPE1,
  61         QED_RDMA_TID_MW_TYPE2A
  62 };
  63
  64 struct qed_rdma_events {
  65         void *context;
  66         void (*affiliated_event)(void *context, u8 fw_event_code,
  67                                  void *fw_handle);
  68         void (*unaffiliated_event)(void *context, u8 event_code);
  69 };
  70
  71 struct qed_rdma_device {
  72         u32 vendor_id;
  73         u32 vendor_part_id;
  74         u32 hw_ver;
  75         u64 fw_ver;
  76
  77         u64 node_guid;
  78         u64 sys_image_guid;
  79
  80         u8 max_cnq;
  81         u8 max_sge;
  82         u8 max_srq_sge;
  83         u16 max_inline;
  84         u32 max_wqe;
  85         u32 max_srq_wqe;
  86         u8 max_qp_resp_rd_atomic_resc;
  87         u8 max_qp_req_rd_atomic_resc;
  88         u64 max_dev_resp_rd_atomic_resc;
  89         u32 max_cq;
  90         u32 max_qp;
  91         u32 max_srq;
  92         u32 max_mr;
  93         u64 max_mr_size;
  94         u32 max_cqe;
  95         u32 max_mw;
  96         u32 max_fmr;
  97         u32 max_mr_mw_fmr_pbl;
  98         u64 max_mr_mw_fmr_size;
  99         u32 max_pd;
 100         u32 max_ah;
 101         u8 max_pkey;
 102         u16 max_srq_wr;
 103         u8 max_stats_queues;
 104         u32 dev_caps;
 105
 106         /* Abilty to support RNR-NAK generation */
 107
 108 #define QED_RDMA_DEV_CAP_RNR_NAK_MASK                           0x1
 109 #define QED_RDMA_DEV_CAP_RNR_NAK_SHIFT                  0
 110         /* Abilty to support shutdown port */
 111 #define QED_RDMA_DEV_CAP_SHUTDOWN_PORT_MASK                     0x1
 112 #define QED_RDMA_DEV_CAP_SHUTDOWN_PORT_SHIFT                    1
 113         /* Abilty to support port active event */
 114 #define QED_RDMA_DEV_CAP_PORT_ACTIVE_EVENT_MASK         0x1
 115 #define QED_RDMA_DEV_CAP_PORT_ACTIVE_EVENT_SHIFT                2
 116         /* Abilty to support port change event */
 117 #define QED_RDMA_DEV_CAP_PORT_CHANGE_EVENT_MASK         0x1
 118 #define QED_RDMA_DEV_CAP_PORT_CHANGE_EVENT_SHIFT                3
 119         /* Abilty to support system image GUID */
 120 #define QED_RDMA_DEV_CAP_SYS_IMAGE_MASK                 0x1
 121 #define QED_RDMA_DEV_CAP_SYS_IMAGE_SHIFT                        4
 122         /* Abilty to support bad P_Key counter support */
 123 #define QED_RDMA_DEV_CAP_BAD_PKEY_CNT_MASK                      0x1
 124 #define QED_RDMA_DEV_CAP_BAD_PKEY_CNT_SHIFT                     5
 125         /* Abilty to support atomic operations */
 126 #define QED_RDMA_DEV_CAP_ATOMIC_OP_MASK                 0x1
 127 #define QED_RDMA_DEV_CAP_ATOMIC_OP_SHIFT                        6
 128 #define QED_RDMA_DEV_CAP_RESIZE_CQ_MASK                 0x1
 129 #define QED_RDMA_DEV_CAP_RESIZE_CQ_SHIFT                        7
 130         /* Abilty to support modifying the maximum number of
 131          * outstanding work requests per QP
 132          */
 133 #define QED_RDMA_DEV_CAP_RESIZE_MAX_WR_MASK                     0x1
 134 #define QED_RDMA_DEV_CAP_RESIZE_MAX_WR_SHIFT                    8
 135         /* Abilty to support automatic path migration */
 136 #define QED_RDMA_DEV_CAP_AUTO_PATH_MIG_MASK                     0x1
 137 #define QED_RDMA_DEV_CAP_AUTO_PATH_MIG_SHIFT                    9
 138         /* Abilty to support the base memory management extensions */
 139 #define QED_RDMA_DEV_CAP_BASE_MEMORY_EXT_MASK                   0x1
 140 #define QED_RDMA_DEV_CAP_BASE_MEMORY_EXT_SHIFT          10
 141 #define QED_RDMA_DEV_CAP_BASE_QUEUE_EXT_MASK                    0x1
 142 #define QED_RDMA_DEV_CAP_BASE_QUEUE_EXT_SHIFT                   11
 143         /* Abilty to support multipile page sizes per memory region */
 144 #define QED_RDMA_DEV_CAP_MULTI_PAGE_PER_MR_EXT_MASK             0x1
 145 #define QED_RDMA_DEV_CAP_MULTI_PAGE_PER_MR_EXT_SHIFT            12
 146         /* Abilty to support block list physical buffer list */
 147 #define QED_RDMA_DEV_CAP_BLOCK_MODE_MASK                        0x1
 148 #define QED_RDMA_DEV_CAP_BLOCK_MODE_SHIFT                       13
 149         /* Abilty to support zero based virtual addresses */
 150 #define QED_RDMA_DEV_CAP_ZBVA_MASK                              0x1
 151 #define QED_RDMA_DEV_CAP_ZBVA_SHIFT                             14
 152         /* Abilty to support local invalidate fencing */
 153 #define QED_RDMA_DEV_CAP_LOCAL_INV_FENCE_MASK                   0x1
 154 #define QED_RDMA_DEV_CAP_LOCAL_INV_FENCE_SHIFT          15
 155         /* Abilty to support Loopback on QP */
 156 #define QED_RDMA_DEV_CAP_LB_INDICATOR_MASK                      0x1
 157 #define QED_RDMA_DEV_CAP_LB_INDICATOR_SHIFT                     16
 158         u64 page_size_caps;
 159         u8 dev_ack_delay;
 160         u32 reserved_lkey;
 161         u32 bad_pkey_counter;
 162         struct qed_rdma_events events;
 163 };
 164
 165 enum qed_port_state {
 166         QED_RDMA_PORT_UP,
 167         QED_RDMA_PORT_DOWN,
 168 };
 169
 170 enum qed_roce_capability {
 171         QED_ROCE_V1 = 1 << 0,
 172         QED_ROCE_V2 = 1 << 1,
 173 };
 174
 175 struct qed_rdma_port {
 176         enum qed_port_state port_state;
 177         int link_speed;
 178         u64 max_msg_size;
 179         u8 source_gid_table_len;
 180         void *source_gid_table_ptr;
 181         u8 pkey_table_len;
 182         void *pkey_table_ptr;
 183         u32 pkey_bad_counter;
 184         enum qed_roce_capability capability;
 185 };
 186
 187 struct qed_rdma_cnq_params {
 188         u8 num_pbl_pages;
 189         u64 pbl_ptr;
 190 };
 191
 192 /* The CQ Mode affects the CQ doorbell transaction size.
 193  * 64/32 bit machines should configure to 32/16 bits respectively.
 194  */
 195 enum qed_rdma_cq_mode {
 196         QED_RDMA_CQ_MODE_16_BITS,
 197         QED_RDMA_CQ_MODE_32_BITS,
 198 };
 199
 200 struct qed_roce_dcqcn_params {
 201         u8 notification_point;
 202         u8 reaction_point;
 203
 204         /* fields for notification point */
 205         u32 cnp_send_timeout;
 206
 207         /* fields for reaction point */
 208         u32 rl_bc_rate;
 209         u16 rl_max_rate;
 210         u16 rl_r_ai;
 211         u16 rl_r_hai;
 212         u16 dcqcn_g;
 213         u32 dcqcn_k_us;
 214         u32 dcqcn_timeout_us;
 215 };
 216
 217 struct qed_rdma_start_in_params {
 218         struct qed_rdma_events *events;
 219         struct qed_rdma_cnq_params cnq_pbl_list[128];
 220         u8 desired_cnq;
 221         enum qed_rdma_cq_mode cq_mode;
 222         struct qed_roce_dcqcn_params dcqcn_params;
 223         u16 max_mtu;
 224         u8 mac_addr[ETH_ALEN];
 225         u8 iwarp_flags;
 226 };
 227
 228 struct qed_rdma_add_user_out_params {
 229         u16 dpi;
 230         u64 dpi_addr;
 231         u64 dpi_phys_addr;
 232         u32 dpi_size;
 233 };
 234
 235 enum roce_mode {
 236         ROCE_V1,
 237         ROCE_V2_IPV4,
 238         ROCE_V2_IPV6,
 239         MAX_ROCE_MODE
 240 };
 241
 242 union qed_gid {
 243         u8 bytes[16];
 244         u16 words[8];
 245         u32 dwords[4];
 246         u64 qwords[2];
 247         u32 ipv4_addr;
 248 };
 249
 250 struct qed_rdma_register_tid_in_params {
 251         u32 itid;
 252         enum qed_rdma_tid_type tid_type;
 253         u8 key;
 254         u16 pd;
 255         bool local_read;
 256         bool local_write;
 257         bool remote_read;
 258         bool remote_write;
 259         bool remote_atomic;
 260         bool mw_bind;
 261         u64 pbl_ptr;
 262         bool pbl_two_level;
 263         u8 pbl_page_size_log;
 264         u8 page_size_log;
 265         u32 fbo;
 266         u64 length;
 267         u64 vaddr;
 268         bool zbva;
 269         bool phy_mr;
 270         bool dma_mr;
 271
 272         bool dif_enabled;
 273         u64 dif_error_addr;
 274         u64 dif_runt_addr;
 275 };
 276
 277 struct qed_rdma_create_cq_in_params {
 278         u32 cq_handle_lo;
 279         u32 cq_handle_hi;
 280         u32 cq_size;
 281         u16 dpi;
 282         bool pbl_two_level;
 283         u64 pbl_ptr;
 284         u16 pbl_num_pages;
 285         u8 pbl_page_size_log;
 286         u8 cnq_id;
 287         u16 int_timeout;
 288 };
 289
 290 struct qed_rdma_create_srq_in_params {
 291         u64 pbl_base_addr;
 292         u64 prod_pair_addr;
 293         u16 num_pages;
 294         u16 pd_id;
 295         u16 page_size;
 296 };
 297
 298 struct qed_rdma_destroy_cq_in_params {
 299         u16 icid;
 300 };
 301
 302 struct qed_rdma_destroy_cq_out_params {
 303         u16 num_cq_notif;
 304 };
 305
 306 struct qed_rdma_create_qp_in_params {
 307         u32 qp_handle_lo;
 308         u32 qp_handle_hi;
 309         u32 qp_handle_async_lo;
 310         u32 qp_handle_async_hi;
 311         bool use_srq;
 312         bool signal_all;
 313         bool fmr_and_reserved_lkey;
 314         u16 pd;
 315         u16 dpi;
 316         u16 sq_cq_id;
 317         u16 sq_num_pages;
 318         u64 sq_pbl_ptr;
 319         u8 max_sq_sges;
 320         u16 rq_cq_id;
 321         u16 rq_num_pages;
 322         u64 rq_pbl_ptr;
 323         u16 srq_id;
 324         u8 stats_queue;
 325 };
 326
 327 struct qed_rdma_create_qp_out_params {
 328         u32 qp_id;
 329         u16 icid;
 330         void *rq_pbl_virt;
 331         dma_addr_t rq_pbl_phys;
 332         void *sq_pbl_virt;
 333         dma_addr_t sq_pbl_phys;
 334 };
 335
 336 struct qed_rdma_modify_qp_in_params {
 337         u32 modify_flags;
 338 #define QED_RDMA_MODIFY_QP_VALID_NEW_STATE_MASK               0x1
 339 #define QED_RDMA_MODIFY_QP_VALID_NEW_STATE_SHIFT              0
 340 #define QED_ROCE_MODIFY_QP_VALID_PKEY_MASK                    0x1
 341 #define QED_ROCE_MODIFY_QP_VALID_PKEY_SHIFT                   1
 342 #define QED_RDMA_MODIFY_QP_VALID_RDMA_OPS_EN_MASK             0x1
 343 #define QED_RDMA_MODIFY_QP_VALID_RDMA_OPS_EN_SHIFT            2
 344 #define QED_ROCE_MODIFY_QP_VALID_DEST_QP_MASK                 0x1
 345 #define QED_ROCE_MODIFY_QP_VALID_DEST_QP_SHIFT                3
 346 #define QED_ROCE_MODIFY_QP_VALID_ADDRESS_VECTOR_MASK          0x1
 347 #define QED_ROCE_MODIFY_QP_VALID_ADDRESS_VECTOR_SHIFT         4
 348 #define QED_ROCE_MODIFY_QP_VALID_RQ_PSN_MASK                  0x1
 349 #define QED_ROCE_MODIFY_QP_VALID_RQ_PSN_SHIFT                 5
 350 #define QED_ROCE_MODIFY_QP_VALID_SQ_PSN_MASK                  0x1
 351 #define QED_ROCE_MODIFY_QP_VALID_SQ_PSN_SHIFT                 6
 352 #define QED_RDMA_MODIFY_QP_VALID_MAX_RD_ATOMIC_REQ_MASK       0x1
 353 #define QED_RDMA_MODIFY_QP_VALID_MAX_RD_ATOMIC_REQ_SHIFT      7
 354 #define QED_RDMA_MODIFY_QP_VALID_MAX_RD_ATOMIC_RESP_MASK      0x1
 355 #define QED_RDMA_MODIFY_QP_VALID_MAX_RD_ATOMIC_RESP_SHIFT     8
 356 #define QED_ROCE_MODIFY_QP_VALID_ACK_TIMEOUT_MASK             0x1
 357 #define QED_ROCE_MODIFY_QP_VALID_ACK_TIMEOUT_SHIFT            9
 358 #define QED_ROCE_MODIFY_QP_VALID_RETRY_CNT_MASK               0x1
 359 #define QED_ROCE_MODIFY_QP_VALID_RETRY_CNT_SHIFT              10
 360 #define QED_ROCE_MODIFY_QP_VALID_RNR_RETRY_CNT_MASK           0x1
 361 #define QED_ROCE_MODIFY_QP_VALID_RNR_RETRY_CNT_SHIFT          11
 362 #define QED_ROCE_MODIFY_QP_VALID_MIN_RNR_NAK_TIMER_MASK       0x1
 363 #define QED_ROCE_MODIFY_QP_VALID_MIN_RNR_NAK_TIMER_SHIFT      12
 364 #define QED_ROCE_MODIFY_QP_VALID_E2E_FLOW_CONTROL_EN_MASK     0x1
 365 #define QED_ROCE_MODIFY_QP_VALID_E2E_FLOW_CONTROL_EN_SHIFT    13
 366 #define QED_ROCE_MODIFY_QP_VALID_ROCE_MODE_MASK               0x1
 367 #define QED_ROCE_MODIFY_QP_VALID_ROCE_MODE_SHIFT              14
 368
 369         enum qed_roce_qp_state new_state;
 370         u16 pkey;
 371         bool incoming_rdma_read_en;
 372         bool incoming_rdma_write_en;
 373         bool incoming_atomic_en;
 374         bool e2e_flow_control_en;
 375         u32 dest_qp;
 376         bool lb_indication;
 377         u16 mtu;
 378         u8 traffic_class_tos;
 379         u8 hop_limit_ttl;
 380         u32 flow_label;
 381         union qed_gid sgid;
 382         union qed_gid dgid;
 383         u16 udp_src_port;
 384
 385         u16 vlan_id;
 386
 387         u32 rq_psn;
 388         u32 sq_psn;
 389         u8 max_rd_atomic_resp;
 390         u8 max_rd_atomic_req;
 391         u32 ack_timeout;
 392         u8 retry_cnt;
 393         u8 rnr_retry_cnt;
 394         u8 min_rnr_nak_timer;
 395         bool sqd_async;
 396         u8 remote_mac_addr[6];
 397         u8 local_mac_addr[6];
 398         bool use_local_mac;
 399         enum roce_mode roce_mode;
 400 };
 401
 402 struct qed_rdma_query_qp_out_params {
 403         enum qed_roce_qp_state state;
 404         u32 rq_psn;
 405         u32 sq_psn;
 406         bool draining;
 407         u16 mtu;
 408         u32 dest_qp;
 409         bool incoming_rdma_read_en;
 410         bool incoming_rdma_write_en;
 411         bool incoming_atomic_en;
 412         bool e2e_flow_control_en;
 413         union qed_gid sgid;
 414         union qed_gid dgid;
 415         u32 flow_label;
 416         u8 hop_limit_ttl;
 417         u8 traffic_class_tos;
 418         u32 timeout;
 419         u8 rnr_retry;
 420         u8 retry_cnt;
 421         u8 min_rnr_nak_timer;
 422         u16 pkey_index;
 423         u8 max_rd_atomic;
 424         u8 max_dest_rd_atomic;
 425         bool sqd_async;
 426 };
 427
 428 struct qed_rdma_create_srq_out_params {
 429         u16 srq_id;
 430 };
 431
 432 struct qed_rdma_destroy_srq_in_params {
 433         u16 srq_id;
 434 };
 435
 436 struct qed_rdma_modify_srq_in_params {
 437         u32 wqe_limit;
 438         u16 srq_id;
 439 };
 440
 441 struct qed_rdma_stats_out_params {
 442         u64 sent_bytes;
 443         u64 sent_pkts;
 444         u64 rcv_bytes;
 445         u64 rcv_pkts;
 446 };
 447
 448 struct qed_rdma_counters_out_params {
 449         u64 pd_count;
 450         u64 max_pd;
 451         u64 dpi_count;
 452         u64 max_dpi;
 453         u64 cq_count;
 454         u64 max_cq;
 455         u64 qp_count;
 456         u64 max_qp;
 457         u64 tid_count;
 458         u64 max_tid;
 459 };
 460
 461 #define QED_ROCE_TX_HEAD_FAILURE        (1)
 462 #define QED_ROCE_TX_FRAG_FAILURE        (2)
 463
 464 enum qed_rdma_type {
 465         QED_RDMA_TYPE_ROCE,
 466 };
 467
 468 struct qed_dev_rdma_info {
 469         struct qed_dev_info common;
 470         enum qed_rdma_type rdma_type;
 471 };
 472
 473 struct qed_rdma_ops {
 474         const struct qed_common_ops *common;
 475
 476         int (*fill_dev_info)(struct qed_dev *cdev,
 477                              struct qed_dev_rdma_info *info);
 478         void *(*rdma_get_rdma_ctx)(struct qed_dev *cdev);
 479
 480         int (*rdma_init)(struct qed_dev *dev,
 481                          struct qed_rdma_start_in_params *iparams);
 482
 483         int (*rdma_add_user)(void *rdma_cxt,
 484                              struct qed_rdma_add_user_out_params *oparams);
 485
 486         void (*rdma_remove_user)(void *rdma_cxt, u16 dpi);
 487         int (*rdma_stop)(void *rdma_cxt);
 488         struct qed_rdma_device* (*rdma_query_device)(void *rdma_cxt);
 489         struct qed_rdma_port* (*rdma_query_port)(void *rdma_cxt);
 490         int (*rdma_get_start_sb)(struct qed_dev *cdev);
 491         int (*rdma_get_min_cnq_msix)(struct qed_dev *cdev);
 492         void (*rdma_cnq_prod_update)(void *rdma_cxt, u8 cnq_index, u16 prod);
 493         int (*rdma_get_rdma_int)(struct qed_dev *cdev,
 494                                  struct qed_int_info *info);
 495         int (*rdma_set_rdma_int)(struct qed_dev *cdev, u16 cnt);
 496         int (*rdma_alloc_pd)(void *rdma_cxt, u16 *pd);
 497         void (*rdma_dealloc_pd)(void *rdma_cxt, u16 pd);
 498         int (*rdma_create_cq)(void *rdma_cxt,
 499                               struct qed_rdma_create_cq_in_params *params,
 500                               u16 *icid);
 501         int (*rdma_destroy_cq)(void *rdma_cxt,
 502                                struct qed_rdma_destroy_cq_in_params *iparams,
 503                                struct qed_rdma_destroy_cq_out_params *oparams);
 504         struct qed_rdma_qp *
 505         (*rdma_create_qp)(void *rdma_cxt,
 506                           struct qed_rdma_create_qp_in_params *iparams,
 507                           struct qed_rdma_create_qp_out_params *oparams);
 508
 509         int (*rdma_modify_qp)(void *roce_cxt, struct qed_rdma_qp *qp,
 510                               struct qed_rdma_modify_qp_in_params *iparams);
 511
 512         int (*rdma_query_qp)(void *rdma_cxt, struct qed_rdma_qp *qp,
 513                              struct qed_rdma_query_qp_out_params *oparams);
 514         int (*rdma_destroy_qp)(void *rdma_cxt, struct qed_rdma_qp *qp);
 515 };
 516
 517 const struct qed_rdma_ops *qed_get_rdma_ops(void);
 518
 519 #endif